


การออกแบบวงจรอนาล็อกฟังก์ชันบล็อกด้วยซีมอส

CMOS ANALOG FUNCTION CIRCUIT BLOCK DESIGN



ชัชรินทร์ สุณีย์ชัน

CHATCHARIN SOONYEEKAN

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ.2541

ISBN 974-622-229-5

เลขหมู่.....
เลขทะเบียน.....30969
วัน, เดือน, ปี..... 4 มิ.ย. 2541

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

CMOS ANALOG FUNCTION CIRCUIT BLOCK DESIGN



A THESIS SUBMITTED IN PARTIAL FULFILLMENT
OF THE REQUIREMENT FOR THE DEGREE OF
MASTER OF ENGINEERING IN ELECTRICAL ENGINEERING
SCHOOL OF GRADUATE STUDIES
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG
1998

ISBN 974-622-229-5

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



COPYRIGHT 1998

SCHOOL OF GRADUATE STUDIES


KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์	การออกแบบวงจรมัลติฟังก์ชันบล็อกด้วยซิมูเลชัน
นักศึกษา	นางสาวชัชรินทร์ สุณีย์ชั้น
อาจารย์ผู้ควบคุมวิทยานิพนธ์	รศ.ดร.กอบชัย เดชหาญ
หลักสูตร	วิศวกรรมศาสตรมหาบัณฑิต
สาขาวิชา	วิศวกรรมไฟฟ้า
พ.ศ.	2541

บทคัดย่อ

วิทยานิพนธ์นี้เกี่ยวข้องกับการออกแบบวงจรมัลติฟังก์ชัน ในรูปแบบบล็อกโดยวงจรทั้งหมดสามารถทำหน้าที่เป็นระบบย่อยของระบบใหญ่ วงจรในรูปบล็อกในวิทยานิพนธ์นี้คือ วงจรที่วัดความถี่เป็นสองเท่า วงจรคูณสัญญาณ วงจรถอดรหัสดิจิทัล วงจรควบคุมความดันแบบลอยและแบบต่อลงดินโดยใช้ศักดาควบคุม วงจรถูกออกแบบด้วยเทคโนโลยีเอ็มเอสซึ่งจะเหมาะสมกับการออกแบบ อนุภาคสำหรับวงจรรวมขนาดใหญ่ ผลลัพธ์ทั้งหมดได้แสดงด้วยการใช้โปรแกรม Pspice จำลองการทำงาน



Thesis Title	CMOS Analog Function Circuit Block Design
Student	Miss Chatcharin Soonyeeekan
Thesis Advisor	Assoc.Prof.Dr.Kobchai Dejhan
Degree	Master of Engineering in Electrical Engineering
Year	1998

ABSTRACT

This thesis concerns with the analog circuit designs as analog building blocks. All of the circuits can be used as subsystem. The circuit blocks in this thesis are frequency doubler circuit, multiplier circuit, square-rooting circuit, voltage-controlled grounded resistor and voltage-controlled floating resistor. All of the circuits are designed with MOS technology, they are suitable for analog VLSI circuit design. The results are shown by using Pspice simulation program.

กิตติกรรมประกาศ

ขอกราบขอบพระคุณต่อคุณพ่อเจลีวและคุณแม่สุนันท์ สุนย์ขัน ที่สนับสนุนการศึกษามาโดยตลอดและให้กำลังใจเสมอมาจนประสบความสำเร็จ และขอขอบคุณรองศาสตราจารย์ ดร. กอบชัย เดชหาญ อาจารย์ที่ปรึกษา ขอขอบคุณรองศาสตราจารย์ ดร. พุศศักดิ์ ชิวสุวิทย์ คุณสมpong วิเศษพานิชกิจ คุณไพบูรณ์ ผู้ประกาย ที่ช่วยตรวจทานต้นฉบับวิทยานิพนธ์

ขอขอบคุณมหาวิทยาลัยเกษมบัณฑิตที่สนับสนุนในด้านเวลาให้มาศึกษาต่อ



สารบัญ

หน้า

บทคัดย่อภาษาไทย	I
บทคัดย่อภาษาอังกฤษ	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญตาราง	VI
สารบัญภาพ	VII
บทที่ 1 บทนำ.....	1
1.1 กล่าวนำ.....	1
1.2 วัตถุประสงค์ของวิทยานิพนธ์.....	1
1.3 หลักการใหม่ในวิทยานิพนธ์.....	1
1.4 รายละเอียดในวิทยานิพนธ์.....	2
บทที่ 2 การออกแบบวงจรที่ควบคุมความถี่สองเท่า.....	3
2.1 บทนำ.....	3
2.2 ทฤษฎี.....	3
2.3 หลักการนำเสนอ.....	3
2.4 ผลการทดสอบ.....	6
2.5 สรุป.....	20
บทที่ 3 การออกแบบวงจรคูณสัญญาณ.....	22
3.1 บทนำ.....	22
3.2 ทฤษฎี.....	22
3.3 หลักการนำเสนอ.....	23
3.4 ผลการทดสอบ.....	28

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ (ต่อ)

หน้า

3.5 สรุป.....	36
บทที่ 4 การออกแบบวงจรอดครากของสัญญาณ.....	37
4.1 บทนำ.....	37
4.2 ทฤษฎี.....	38
4.3 หลักการนำเสนอ.....	39
4.4 ผลการทดสอบ.....	41
4.5 สรุป.....	45
บทที่ 5 การออกแบบวงจรควบคุมความต้านทานแบบลอยและแบบต่อลงดิน.....	46
5.1 บทนำ.....	46
5.2 ทฤษฎี.....	46
5.2.1 การออกแบบวงจรความต้านทานแบบต่อลงกราวด์.....	46
5.2.1.1 หลักการนำเสนอ.....	47
5.2.1.2 ผลการทดสอบ.....	52
5.2.1.3 สรุป.....	55
5.2.2 การออกแบบวงจรความต้านทานแบบลอยตัว.....	55
5.2.2.1 หลักการนำเสนอ.....	55
5.2.2.2 ผลการทดสอบ.....	60
5.2.2.3 สรุป.....	63
บทที่ 6 สรุปผลการวิจัย.....	64
บรรณานุกรม	66

สารบัญ (ต่อ)

หน้า

ภาคผนวก.....	69
ก. การทำงานของมอส.....	70
ข. การคำนวณหาค่า I_0 ของวงจรรูปที่ 2.1.....	76
ค. ผลงานที่ได้รับการตีพิมพ์.....	79
ประวัติผู้เขียน.....	80



สารบัญตาราง

ตารางที่

หน้า

3.1 แสดงค่า Total Harmonics Distortion ที่ความถี่ 1 kHz.....	31
3.2 แสดงค่า Total Harmonics Distortion ที่ความถี่ 1 MHz.....	32
3.3 แสดงค่า Total Harmonics Distortion ที่ความถี่ 10 MHz.....	33



สารบัญญภาพ

ภาพที่	หน้า
2.1 วงจรทวิคูณความถี่สองเท่าที่เสนอ.....	4
2.2 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 1 kHz.....	7
2.3 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 10 kHz.....	7
2.4 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 100 kHz.....	8
2.5 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 1 MHz.....	8
2.6 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 10 MHz.....	9
2.7 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 100 MHz.....	10
2.8 แสดงผลตอบสนองทางความถี่ของวงจร ในรูปที่ 2.1.....	10
2.9 แสดงความสัมพันธ์ระหว่างความถี่ของสัญญาณด้านอินพุตและความถี่ของสัญญาณด้าน เอาต์พุตที่ความถี่ 100 MHz.....	11
2.10 แสดงความสัมพันธ์ระหว่างความถี่ของสัญญาณด้านอินพุตและความถี่ของสัญญาณ ด้านเอาต์พุตที่ความถี่ 300 MHz.....	11
2.11 แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = I_B = 50,$ 100, 150, 200, 250, 300, 350, 400, 450 และ 500 μA_{p-p} ที่ความถี่ 1 MHz.....	12
2.12 แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = I_B = 50,$ 100, 150, 200, 250 μA_{p-p} ที่ความถี่ 1 MHz.....	12
2.13 แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = I_B = 300,$ 350, 400, 450 และ 500 μA_{p-p} ที่ความถี่ 1 MHz.....	13

สารบัญภาพ (ต่อ)

ภาพที่

หน้า

2.14	เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 1 kHz เมื่อตัด M4 ออก.....	14
2.15	เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 10 kHz เมื่อตัด M4 ออก.....	14
2.16	เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 100 kHz เมื่อตัด M4 ออก.....	15
2.17	เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 1 MHz เมื่อตัด M4 ออก.....	15
2.18	เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 10 MHz เมื่อตัด M4 ออก.....	16
2.19	เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 100 MHz เมื่อตัด M4 ออก.....	16
2.20	แสดงผลตอบสนองทางความถี่ของวงจรในรูปที่ 2.1 เมื่อตัด M4 ออก.....	17
2.21	แสดงเฟสที่เลื่อนไประหว่างความถี่ของสัญญาณด้านอินพุตและความถี่ของสัญญาณด้านเอาต์พุต ที่ความถี่ 300 MHz เมื่อตัด M4 ออก.....	17
2.22	แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = I_B = 50, 100, 150, 200, 250, 300, 350, 400, 450$ และ $500 \mu A_{p-p}$ ที่ความถี่ 1 MHz เมื่อตัด M4 ออก.....	18
2.23	แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = I_B = 50, 100, 150, 200, 250 \mu A_{p-p}$ ที่ความถี่ 1 MHz เมื่อตัด M4 ออก.....	18
2.24	แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = I_B = 300, 350, 400, 450$ และ $500 \mu A_{p-p}$ ที่ความถี่ 1 MHz เมื่อตัด M4 ออก.....	19
2.25	แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = I_B = 10, 15, 20, 25, 30, 35, 40, 45$ และ $50 \mu A_{p-p}$ ที่ความถี่ 1 MHz เมื่อตัด M4 ออก.....	19

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญภาพ (ต่อ)

ภาพที่	หน้า
2.26 แสดงคุณสมบัติทางด้านไฟตรงเมื่อตัด M4 ออก.....	20
3.1 บล็อกไดอะแกรมวงจรคุณสมบัติ.....	22
3.2 วงจรสมบูรณื์ของวงจรคุณสมบัติแบบ 4 ควอดแดนซ์ที่เสนอ.....	23
3.3 แสดงความสัมพันธ์ของสมการ (3.20).....	28
3.4 คุณสมบัติไฟตรงของวงจรในรูปที่ 3.2.....	29
3.5 แสดงค่า Total Harmonics Distortion ที่ความถี่ 1 kHz.....	30
3.6 แสดงค่า Total Harmonics Distortion ที่ความถี่ 1 MHz.....	31
3.7 แสดงค่า Total Harmonics Distortion ที่ความถี่ 10 MHz.....	32
3.8 แสดงผลตอบสนองทางความถี่ของวงจรในรูปที่ 3.2 ของค่า V_x	33
3.9 แสดงผลตอบสนองทางความถี่ของวงจรในรูปที่ 3.2 ของค่า V_y	34
3.10 การใช้งานของวงจรคุณสมบัติเป็นวงจรยกกำลังสองของสัญญาณ.....	34
3.11 แสดง Double Frequency ที่ 1 kHz.....	35
3.12 แสดง Double Frequency ที่ 1 MHz.....	35
4.1 แสดงบล็อกไดอะแกรมของวงจรถอดราก็สองของสัญญาณ.....	37
4.2 วงจรสะท้อนกระแสแบบบวก.....	38
4.3 วงจรถอดราก็สองของสัญญาณที่นำเสนอ.....	39
4.4 วงจรสมบูรณื์ของวงจรถอดราก็สองของสัญญาณ.....	40
4.5 ความสัมพันธ์ของศักคาคาที่ด้านเอาต์พุตกับค่ากระแสที่ด้านอินพุต.....	41
4.6 ความสัมพันธ์ระหว่างกระแสอินพุตและศักคาคาเอาต์พุตที่ 1 kHz.....	42
4.7 ความสัมพันธ์ระหว่างกระแสอินพุตและศักคาคาเอาต์พุตที่ 100 kHz.....	42
4.8 ความสัมพันธ์ระหว่างกระแสอินพุตและศักคาคาเอาต์พุตที่ 1 MHz.....	43
4.9 ความสัมพันธ์ระหว่างกระแสอินพุตและศักคาคาเอาต์พุตที่ 10 MHz.....	43
4.10 แสดงผลตอบสนองทางความถี่.....	44
4.11 ความสัมพันธ์ระหว่างกระแสอินพุตและศักคาคาเอาต์พุตที่ 10 MHz โดยปรับขนาดของ มอสทรานซิสเตอร์ลดลง 10 เท่า.....	44

สารบัญญภาพ (ต่อ)

ภาพที่	หน้า
4.12 แสดงผลตอบสนองทางความถี่โดยปรับขนาดของมอสทรานซิสเตอร์ลดลง 10 เท่า...45	
5.1 แสดงคุณสมบัติด้วย V-I ของมอสทรานซิสเตอร์.....47	
5.2 หลักการจำกัดเทอมไม่เป็นเชิงเส้นทั้ง.....48	
5.3 วงจรรวมสัญญาณ.....49	
5.4 วงจรสะท้อนกระแสแบบลบ.....49	
5.5 วงจรที่ต้องการเลียนแบบเพื่อเป็นตัวต้านทาน.....51	
5.6 วงจรสมมูลย์ที่เสนอของวงจรความต้านทานแบบต่อลงกราวด์ควบคุมด้วยศักดา.....52	
5.7 ความสัมพันธ์ของ V_{in} กับ I_{in}53	
5.8 วงจรที่ทดสอบหาย่านความถี่ของการทำงานของตัวต้านทาน.....53	
5.9 ผลการตอบสนองด้านความถี่ของวงจรในรูปที่ 5.6.....54	
5.10 แสดงความสัมพันธ์ระหว่างค่าความต้านทานกับแหล่งจ่ายไฟ ($V_{DD} = -V_{SS}$).....54	
5.11 วงจรความต้านทานเชิงบวกแบบลอยตัว.....56	
5.12 วงจรความต้านทานเชิงลบแบบลอยตัว.....56	
5.13 หลักการวงจรถานส์คอนดัคเตอร์ที่มีค่าเชิงเส้นสูง.....57	
5.14 วงจรบวก/ลบสัญญาณ.....58	
5.15 วงจรที่สมมูลย์ของวงจรถานส์คอนดัคเตอร์ที่มีค่าเชิงเส้นสูง.....58	
5.16 วงจรความต้านทานเชิงบวกลอยตัวที่ปรับค่าได้ด้วยศักดา.....59	
5.17 วงจรความต้านทานเชิงลบลอยตัวที่ปรับค่าได้ด้วยศักดา.....59	
5.18 ความสัมพันธ์ของค่า V_{in} กับ I_o (ความต้านทานเชิงบวก).....60	
5.19 ความสัมพันธ์ของค่า V_{in} กับ I_o (ความต้านทานเชิงลบ).....61	
5.20 ผลตอบสนองด้านความถี่ของวงจรในรูปที่ 5.16 ซึ่งเป็นความต้านทานเชิงบวกแบบ ลอยตัว.....61	
5.21 ผลตอบสนองด้านความถี่ของวงจรในรูปที่ 5.16 ซึ่งเป็นความต้านทานเชิงลบแบบ ลอยตัว.....62	

สารบัญภาพ (ต่อ)

ภาพที่

หน้า

5.22 แสดงความสัมพันธ์ระหว่างความต้านทานกับแหล่งจ่ายไฟของวงจรในรูปที่ 5.16.....	62
6.1 วิธีการตีทศยอดขนาดของสัญญาณรูปซายน์.....	64
6.2 การจัดการเป็นเซลของบล็อคนิในรูปที่ 6.1.....	65



บทที่ 1

บทนำ

1.1 กล่าวนำ

วิทยานิพนธ์นี้เสนอการออกแบบวงจรอนาล็อกซึ่งทำงานอยู่ในรูปแบบของฟังก์ชันต่าง ๆ โดยพิจารณาว่าแต่ละฟังก์ชันเสมือนถูกแทนด้วยแต่ละบล็อก โดยโครงสร้างแต่ละบล็อกถูกออกแบบด้วยเทคโนโลยีซีมอส ซึ่งเป็นเทคโนโลยีที่ใช้มากในปัจจุบันเพื่อการทำเป็นวงจรรวม

1.2 วัตถุประสงค์ของวิทยานิพนธ์

การออกแบบวงจรทั้งหมดในวิทยานิพนธ์นี้เป็นการออกแบบอยู่ในลักษณะของบล็อก โดยแต่ละบล็อกถูกนำไปใช้งานในรูปแบบของวงจรรย่อยหรือระบบย่อยของระบบใหญ่ ซึ่งจะให้ประโยชน์มากและสะดวกในการใช้งาน โดยแต่ละวงจรอยู่ในรูปแบบของวงจรรวม โดยพร้อมที่จะถูกตัดแปลงให้เป็นวงจรที่ถูกเก็บไว้ในฐานข้อมูลของการออกแบบวงจรอนาล็อก ในรูปแบบของห้องสมุดหรือที่เรียกว่า Library cell เมื่อต้องการใช้ก็เรียกออกมาทำการเชื่อมโยงสัญญาณ อินพุต เอาท์พุต ระบบจ่ายไฟ เข้าด้วยกัน จะทำให้การออกแบบเป็นไปได้อย่างรวดเร็ว แต่ก็มีปัญหาคือขนาดของชิป (Chip) วงจรมีพื้นที่มาก การออกแบบอาจจะทำเป็นแบบ Analog standard cell ได้ โดยขนาดของเซลล์ (Cell) ต้องมีความยาวเท่ากันต่างกันอยู่ที่ความกว้างของเซลล์เท่านั้น

1.3 หลักการใหม่ในวิทยานิพนธ์

ในวิทยานิพนธ์นี้เสนอการออกแบบวงจรอยู่จำนวน 4 วงจร ซึ่งเป็นหลักการใหม่ทั้งหมด (ขณะที่ตีพิมพ์บทความ) โดยวงจรทั้ง 4 ประกอบด้วยวงจรทวีคูณความถี่สองเท่า วงจรคูณสัญญาณ วงจรถอดรอกของสัญญาณและวงจรควบคุมความต้านทานแบบลอสต์วและแบบต่อลงดิน ฉะนั้นจะทำให้ได้วงจรซึ่งอยู่ในรูปของฟังก์ชันจำนวน 4 ฟังก์ชัน ซึ่งนอกเหนือไปจากบล็อกพื้นฐานอื่นเช่น วงจรสวิช วงจรแหล่งจ่ายกระแสคงที่ วงจรสะท้อนกระแส วงจรศักดาอ้างอิงและวงจรกระแสอ้างอิง [6] วนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1.4 รายละเอียดในวิทยานิพนธ์

ดังที่ได้กล่าวในหัวข้อ 1.3 ว่าการออกแบบได้ทำไว้ 4 วงจร ฉะนั้นการเสนอลำดับเนื้อหา จึงเสนอเป็นลักษณะวงจรละหนึ่งบทและในแต่ละบทเป็นการเสนอทฤษฎีทั่วไป หลักการที่นำเสนอของแต่ละวงจรและผลการทดสอบด้วยการเลียนแบบการทำงานพร้อมเปรียบเทียบผลที่ได้ของแต่ละบทและในบทสุดท้ายเป็นการเสนอการสรุปผลการวิจัย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

การออกแบบวงจรวีคูณความถี่สองเท่า

2.1 บทนำ

วงจรวีคูณความถี่สองเท่าเป็นที่นิยมใช้กันอย่างแพร่หลายในระบบสื่อสาร และเครื่องมือวัดต่าง ๆ โดยใช้เป็นระบบย่อย ๆ วิธีการออกแบบจำแนกได้ 2 ประเภท คือ การใช้วงจรพาสซีฟ โดยการใช้พวกตัว L และ C ประกอบกันเป็นวงจรจูน (tuned) [1] ซึ่งง่ายในการออกแบบแต่มีข้อด้อยมักจะได้ช่วงการทำงานของแถบความถี่แคบซึ่งไม่ค่อยเหมาะสมนักในการจะนำมาออกแบบอยู่ในรูปแบบวงจรรวม ซึ่งมักไม่นิยมการสร้าง L และ C ลงในชิปวงจรรวมเนื่องจากต้องใช้พื้นที่ของชิปมาก อีกวิธีที่ใช้คือการนำเอาวงจรคูณสัญญาณ (multiplier) มาประยุกต์ใช้เพื่อคูณสัญญาณเดียวกันจะได้ความถี่ของสัญญาณใหม่เป็น 2 เท่า แต่ค่อนข้างไม่สะดวก [2] โดยทั้งสองวิธีจะมีอุปกรณ์พาสซีฟ (passive element) คือตัวความต้านทานอยู่ในวงจร ซึ่งทำให้การออกแบบตัวความต้านทานลงในชิปใช้พื้นที่มากเช่นกัน หรือจะเลี่ยงไม่ออกแบบให้มีตัวความต้านทานในชิป แต่ต้องต่อออกชิป (off-chip) ซึ่งไม่สะดวกในการใช้งานในรูปแบบบล็อกหรือโมดูลเช่นกัน

2.2 ทฤษฎี


เทคนิคการออกแบบที่เสนอง่ายในการสร้างเป็นวงจรรวมและไม่มีอุปกรณ์พาสซีฟอยู่ในวงจร และมีวัตถุประสงค์เพื่อจะลดจำนวนอุปกรณ์ให้น้อยลง และส่งผลทำให้พื้นที่ของชิปมีขนาดเล็กลง แต่ยังคงให้ประสิทธิภาพการทำงานของวงจรที่ดี หรือดีกว่าเดิม

2.3 หลักการนำเสนอ

ในการออกแบบวงจรวีคูณความถี่ โดยการประยุกต์วงจรสะท้อนกระแส (current mirror) พร้อมกับนำหลักการของกฎกำลังสองของมอสทรานซิสเตอร์ (Square's law) ซึ่งเป็นคุณสมบัติ แล้วนำมารวมกับกระแสตรง [3] จากวิธีนี้ทำให้ไม่มีความจำเป็นต้องใช้อุปกรณ์พาสซีฟใน

วงจร และผลลัพธ์ที่ได้จะพบว่าความถี่ที่ด้านเอาต์พุตของวงจรจะเป็น 2 เท่าของค่าความถี่ที่ด้านอินพุต วงจรที่นำเสนอจะแสดงดังในรูปที่ 2.1

รูปที่ 2.1 วงจรทวีคูณความถี่สองเท่าที่นำเสนอ



จากรูปที่ 2.1 ถ้ากำหนดให้มอสทรานซิสเตอร์ M1 ถึง M5 ซึ่งเป็นชนิด n-channel ทำงานในบริเวณอิ่มตัว (saturation region) จะพบว่ากระแสเดรนของมอสทรานซิสเตอร์แต่ละตัวจะสามารถแสดงเป็น สมการดังใน สมการที่ 2.1 (สมการต่าง ๆ ของมอสทรานซิสเตอร์ในภาคผนวก ก)

$$I_D = K(V_{GS} - V_t)^2 \quad ; V_{GS} > V_t > 0 \quad \text{เมื่อ } K = \frac{\mu_o C_{ox}}{2} \frac{W}{L} \quad (2.1)$$

ถ้าสมมติว่า $K_1 = K_2 = K_3 = K$
 แต่ $K_4 = K_5 = 2K$
 $V_{GS3} = V_b$
 $V_{GS1} = V_a$

จะสามารถเขียนสมการได้เป็น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และเนื่องจาก $I_B = K_5[V_{GS5} - V_t]^2$
 โดย $I_B \approx I_{D5}$
 หรือ $I_B = 2K(0.5V_1 - V_t)^2$ (2.3)

$$I_{D3} = K_3(V_b - V_t)^2 \quad (2.4)$$

$$I_{D1} = I_{D2} = K_1[V_a - V_t]^2 \quad (2.5)$$

แต่ $I_i = I_{D1} - I_{D3}$ (2.6)

แทนค่าต่าง ๆ ลงในสมการ (2.6) จะได้ว่า

$$\begin{aligned} I_i &= K[(V_a - V_t)^2 - (V_b - V_t)^2] \\ &= K[V_a^2 - V_b^2 - 2V_aV_t + 2V_bV_t] \\ &= K[(V_a - V_b)(V_a + V_b - 2V_t)] \\ &= K[(V_a - V_b)(V_1 - 2V_t)] \end{aligned} \quad (2.7)$$

จัดสมการหาค่า $I_{D1} + I_{D3}$ โดย

$$\begin{aligned} I_{D1} + I_{D3} &= K_1[V_a - V_t]^2 + K_3[V_b - V_t]^2 \\ &= K[(V_a - V_t)^2 + (V_b - V_t)^2] \\ &= K[V_a^2 - V_b^2 + 2V_t^2 - 2V_tV_1] \end{aligned} \quad (2.8)$$

ใช้ความสัมพันธ์ $I_B \approx I_{D5} = 2K[0.5V_1 - V_t]^2$ ดังในสมการที่ (2.3)

กับสมการ $I_i = I_{D1} - I_{D3} = K[(V_a - V_b)(V_1 - 2V_t)]^2$ ดังในสมการที่ (2.6) โดยได้แสดงวิธีทำไว้ในภาคผนวกที่ 2 และจะได้ว่า

$$I_{D1} + I_{D3} = I_B + \left(\frac{I_i^2}{4I_B}\right) \quad (2.9)$$

ย้ายข้างสมการใหม่จะได้เป็นค่า I_o

$$I_{D1} + I_{D3} - I_B = I_o = \left(\frac{I_i^2}{4I_B}\right) \quad (2.10)$$

กำหนดให้ $(\frac{1}{4I_B}) = A$
 เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_0 = AI_i^2 \quad (2.11)$$

ซึ่งเป็นสมการแสดงความสัมพันธ์ระหว่างกระแสด้านอินพุตและเอาต์พุตโดยค่ากระแสเอาต์พุตอยู่ในเทอมของกระแสอินพุตยกกำลังสองถ้าค่ากระแสอินพุตเป็นสัญญาณรูปไซน์ (sinusoidal signal) และ ให้มีค่าเป็น

$$I_i = I_m \sin \omega t \quad (2.12)$$

โดย I_m เป็นขนาดของสัญญาณ

ω เป็นค่าความถี่เชิงมุมหรือ angular frequency = $2\pi f$

f เป็นค่าความถี่ของสัญญาณ

แทนค่าลงในสมการที่ (2.11) จะได้เป็น

$$\begin{aligned} I_0 &= A (I_m \sin \omega t)^2 \\ &= A I_m^2 \sin^2 \omega t \\ &= A I_m^2 [(1 - \cos 2\omega t) / 2] \end{aligned} \quad (2.13)$$

จะเห็นว่าด้านขวาของสมการจะได้ค่าความถี่เป็น 2 เท่าหรือ 2ω โดยสัญญาณยังคงเป็นรูปไซน์ แต่เกิดการเลื่อนเฟสไปเป็นมุม 90° อย่างไรก็ตามจะได้ค่าความถี่ด้านเอาต์พุตเป็นจำนวน 2 เท่าของด้านอินพุต ซึ่งมีค่าความถี่เป็น ω ฉะนั้นวงจรนี้จะเป็นวงจรทวีคูณความถี่สองเท่า


2.4 ผลการทดสอบ

วงจรในรูปที่ 2.1 ถูกเลียนแบบการทำงานโดยการใช้โปรแกรม Pspice โดยอาศัยแบบจำลอง (model) ของมอสทรานซิสเตอร์ของ ES2 (European Silicon Structure) กรณีของ worst case โดยใช้ที่ level = 2 ในวงจรในรูปที่ 2.1 จะใช้ค่า (W/L) ของมอสทรานซิสเตอร์ M1, M2, M3 มีค่า $16\mu\text{m}/19.2\mu\text{m}$ แต่ค่า (W/L) ของมอสทรานซิสเตอร์ M4, M5 มีค่า $16\mu\text{m}/9.6\mu\text{m}$ และใช้ค่าความต้านทานของโหลด (R_L) มีขนาด $1\text{ k}\Omega$ โดยกำหนดให้ค่าสัญญาณด้านอินพุตเป็นสัญญาณรูปไซน์มีขนาด $400\mu\text{A}_{p-p}$ โดยทดสอบที่ค่าความถี่ 1 kHz , 10 kHz , 100 kHz , 1 MHz , 10 MHz และ 100 MHz จะได้ค่าสัญญาณที่ด้านเอาต์พุตแสดงดังในรูปที่ 2.2, 2.3, 2.4, 2.5, 2.6 และ 2.7 ตามลำดับ โดยสัญญาณเอาต์พุตจะมีค่าความถี่เป็นสองเท่าของสัญญาณอินพุต โดยในรูปแสดงค่าความถี่สูงกว่าเป็นสัญญาณเอาต์พุต


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์การใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.2 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 1 kHz




รูปที่ 2.3 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 10 kHz




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.4 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 100 kHz




รูปที่ 2.5 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 1 MHz



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 2.6 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 10 MHz




การเปลี่ยนขนาดความกว้าง (W) และความยาว (L) เกทของมอสทรานซิสเตอร์ แม้จะไม่ส่งผลโดยตรงต่อการทำงาน ซึ่งพิจารณาได้จากสมการที่ (2.11) แต่อย่างไรก็ตามขนาดของทรานซิสเตอร์ที่เปลี่ยนไปหมายถึงความสามารถในการนำกระแสของทรานซิสเตอร์ตลอดจนค่าความจุแฝงของทรานซิสเตอร์ที่เปลี่ยนไป การลดขนาดทรานซิสเตอร์โดยคงอัตราส่วน (W/L) ไว้ นั้น แม้ว่าวงจรจะทำงานได้ถูกต้อง แต่ช่วงปฏิบัติงาน (operation range) และ dynamic range ที่เอาต์พุตของวงจรก็จะลดลงด้วย อย่างไรก็ตามขนาดของทรานซิสเตอร์ที่ลดลง ส่งผลให้ค่าความจุแฝงลดลงด้วย ทำให้วงจรมีช่วงความถี่ในการปฏิบัติงานสูงขึ้น ทั้งนี้ขึ้นอยู่กับผู้ออกแบบจะกำหนดเพื่อให้ได้วงจรที่ต้องการและยอมรับได้

ได้ทำการทดสอบผลตอบสนองทางความถี่ของวงจรเพื่อต้องการทราบว่าวงจรที่ได้เสนอจะสามารถตอบสนองไปได้ถึงค่าความถี่ขนาดเท่าใด โดยกำหนดให้ขนาด V_{p-p} คงที่เท่ากับ $400 \mu A$ โดยความถี่จาก 10 Hz จนถึง 1 GHz จากผลที่ได้ซึ่งแสดงในรูปที่ 2.8 จะพบว่าที่ความถี่สูง (มากกว่า 100 MHz) ขนาดสัญญาณ V_{p-p} จะเปลี่ยนแปลงตามความถี่ ซึ่งแสดงถึงความผิดเพี้ยนของสัญญาณที่เกิดขึ้นเนื่องจากค่ากระแสไม่คงที่ต่อไป โดยเริ่มมีการเปลี่ยนแปลง

รูปที่ 2.7 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 100 MHz




รูปที่ 2.8 แสดงผลตอบสนองทางความถี่ของวงจรในรูปที่ 2.1




พิจารณาความสัมพันธ์ระหว่างค่ากระแส I_0 กับค่า I_1 ดังสมการที่ (2.11) จะพบว่าสมการขึ้นอยู่กับค่า A โดย $A = (\frac{1}{4I_B})$ และค่า I_B จะมีค่า ดังในสมการที่ (2.3) โดย $I_B = 2K(0.5V_1 - V_1)^2$ แต่ $K = [(\mu_0 C_{OX})][W/L]$ ฉะนั้นจึงได้ทำการทดสอบดูความสัมพันธ์ระหว่างค่าความถี่ด้านอินพุต กับค่าความถี่ด้านเอาต์พุตในย่านความถี่สูงคือ 100 MHz และ 300 MHz จะได้ดังในรูปที่ 2.9 และ 2.10 โดย ณ ค่าความถี่ประมาณ 100 MHz ค่าเอาต์พุตเกิดการผิดเพี้ยน (distortion) สังกเหตุได้จากขนาดสูงสุดของสัญญาณอินพุตและเอาต์พุตมีค่าไม่เท่ากันในแต่ละไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รอบสัญญาณ (cycle) โดยเทียบกับผลทดสอบในรูปที่ 2.8 ส่วนในรูปที่ 2.10 แสดงผลที่ได้จากการเลียนแบบการทำงานที่ความถี่ 300 MHz สังเกตว่าสัญญาณเอาต์พุตเกิดความผิดเพี้ยนเชิงเส้นขนาดสูง แต่อย่างไรก็ตามความถี่เอาต์พุตยังคงเป็นสองเท่าของความถี่อินพุต

รูปที่ 2.9 แสดงความสัมพันธ์ระหว่างความถี่ของสัญญาณด้านอินพุต และความถี่ของสัญญาณด้านเอาต์พุต ที่ความถี่ 100 MHz




รูปที่ 2.10 แสดงความสัมพันธ์ระหว่างความถี่ของสัญญาณด้านอินพุต และความถี่ของสัญญาณด้านเอาต์พุต ที่ความถี่ 300 MHz




ในรูปที่ 2.11 เป็นการพิจารณาขีดจำกัดเมื่อค่ากระแสอินพุตโดยทำการทดสอบที่ 50, 100, 150, 200, 250, 300, 350, 400, 450 และ 500 μA_{pp} ตามลำดับ โดยพิจารณาที่ความถี่ 1 MHz ซึ่งเอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรยังคงทำงานได้ถูกต้องโดยพิจารณาแล้วในรูปที่ 2.8 แต่ในรูปที่ 2.12 และ 2.13 เป็นการแยก
รูปที่ 2.11 ออกมาเพื่อไม่ให้มีกราฟมากเกินไป ซึ่งพบว่านอกจากวงจรจะเกิดความผิดพลาดเมื่อ
ปฏิบัติงานที่ความถี่สูงแล้วขนาดของสัญญาณอินพุตยังเป็นตัวกำหนดการทำงานของวงจร สังเกต
ว่าที่กระแสอินพุตมีค่าต่ำวงจรจะทำงานได้ถูกต้องดังรูปที่ 2.12 ในขณะที่เมื่อกระแสอินพุตมีค่าสูง
ขึ้นสัญญาณเอาต์พุตเกิดการบิดเบี้ยวดังแสดงในรูปที่ 2.13

รูปที่-2.11 แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = I_B = 50,$
100, 150, 200, 250, 300, 350, 400, 450, 500 μA_{p-p} ที่ความถี่ 1 MHz




รูปที่ 2.12 แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = 50, 100,$
150, 200, 250 μA_{p-p} ที่ความถี่ 1 MHz




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.13 แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = 300, 350, 400, 450, 500 \mu A_{p-p}$ ที่ความถี่ 1 MHz




การปรับปรุงต่อมาคือปรับปรุงรูปที่ 2.1 โดยทำการตัดมอสทรานซิสเตอร์ M4 ออกจากวงจรโดยการต่อตรง (ดูวิธีการหาได้จากภาคผนวก ก) ทั้งนี้เพื่อลดจำนวนอุปกรณ์และขนาดวงจรให้เล็กลงโดยทำการทดสอบเช่นเดียวกับวงจรเดิมเพื่อพิจารณาคูณสมบัติวงจรที่เปลี่ยนไปโดยทำการเปรียบเทียบสัญญาณที่อินพุตกับสัญญาณเอาต์พุตที่มีค่าความถี่ 1 kHz, 10 kHz, 100 kHz, 1 MHz, 10 MHz และ 100 MHz จะได้ผลดังรูปที่ 2.14, 2.15, 2.16, 2.17, 2.18 และ 2.19 ตามลำดับ ซึ่งจะได้ผลเหมือนกันกับรูปที่ 2.2, 2.3, 2.4, 2.5, 2.6 และ 2.7 ตามลำดับ จะพบว่าวงจรสามารถทำงานได้อย่างถูกต้องโดยช่วงเวลาที่ปฏิบัติงานและช่วงปฏิบัติงาน (operation rang) ไม่เปลี่ยนแปลง แต่สัญญาณเอาต์พุตเกิดค่า DC offset ขึ้น

รูปที่ 2.14 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 1 kHz เมื่อตัด M4 ออก




รูปที่ 2.15 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 10 kHz เมื่อตัด M4 ออก




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 2.16 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 100 kHz เมื่อตัด M4 ออก




รูปที่ 2.17 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 1 MHz เมื่อตัด M4 ออก



รูปที่ 2.18 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 10 MHz เมื่อตัด M4 ออก




รูปที่ 2.19 เปรียบเทียบสัญญาณที่อินพุตกับสัญญาณที่เอาต์พุตเมื่อสัญญาณที่อินพุตมีค่าความถี่ 100 MHz เมื่อตัด M4 ออก




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากนั้นการทดสอบคุณลักษณะทางความถี่จะได้ผลดังในรูปที่ 2.20 ซึ่งเป็นผลเดียวกันกับในรูปที่ 2.8 สิ่งที่แตกต่างกันเมื่อตัดเอาออสตราซิเตอร์ M4 ออกคือ ค่ากระแสเปลี่ยนจากประมาณ 3 μA เป็นประมาณ 8 μA ดังรูปที่ 2.8 และ 2.20 ตามลำดับ

รูปที่ 2.20 แสดงผลตอบสนองทางความถี่ของวงจรในรูปที่ 2.1 เมื่อตัด M4 ออก




รูปที่ 2.21 แสดงเฟสที่เลื่อนไประหว่างความถี่ของสัญญาณด้านอินพุต และความถี่ของสัญญาณด้านเอาต์พุต ที่ความถี่ 300 MHz เมื่อตัด M4 ออก




ในรูปที่ 2.21 แสดงความสัมพันธ์ระหว่างเฟสที่เลื่อนไปของสัญญาณด้านอินพุตและด้านเอาต์พุต เมื่อค่าความถี่ของสัญญาณเป็น 300 MHz โดยตัดเอา M4 ออก ทั้งนี้เนื่องจากเกิดการผิดเฟสที่สัญญาณเอาต์พุตและความไม่เป็นเชิงเส้นของการเลื่อนเฟสที่ฮาร์โมนิกต่าง ๆ

รูปที่ 2.22 แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = I_B = 50, 100, 150, 200, 250, 300, 350, 400, 450, 500 \mu A_{p-p}$ ที่ความถี่ 1 MHz เมื่อตัด M4 ออก




รูปที่ 2.23 แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = I_B = 50, 100, 150, 200, 250 \mu A_{p-p}$ ที่ความถี่ 1 MHz เมื่อตัด M4 ออก




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.24 แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = I_B = 300, 350, 400, 450, 500 \mu A_{p-p}$ ที่ความถี่ 1 MHz เมื่อตัด M4 ออก




รูปที่ 2.25 แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = I_B = 10, 15, 20, 25, 30, 35, 40, 45, 50 \mu A_{p-p}$ ที่ความถี่ 1 MHz เมื่อตัด M4 ออก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.26 แสดงคุณสมบัติทางด้านไฟตรงเมื่อตัด M4 ออก



สำหรับรูปที่ 2.22 แสดงความสัมพันธ์ระหว่างเวลาของสัญญาณด้านเอาต์พุตกับกระแส $I_{in} = I_B$ ที่ค่าต่าง ๆ ณ ความถี่ 1 MHz โดยตัด M4 ออก เพื่อดูขีดจำกัดของค่า I_{in} เป็นเท่าใดแล้ว รูปร่างของสัญญาณเอาต์พุตยังคงแกว่งได้เต็มช่วงทั้งบวกและลบ โดยในรูปที่ 2.23 และ 2.24 คือรูปเต็มของรูปที่ 2.22 โดยทำการแยกให้รูปร่างสัญญาณมีจำนวนน้อยลง นอกจากนี้ได้ทดสอบกับค่ากระแส $I_{in} = I_B$ เมื่อมีค่าต่ำ ๆ เพื่อพิจารณารูปร่างสัญญาณเอาต์พุตโดยทดสอบที่ค่าความถี่เดิมคือ 1 MHz และตัด M4 ออก โดยเมื่อค่ากระแสมีน้อยสุดคือ 10 μA รูปร่างสัญญาณเอาต์พุตเหมือนกันสัญญาณที่ถูกเรกติไฟ (rectify) ต่อมาได้ทำการทดสอบสมการที่ 2.11 คือ $I_o = AI_1^2$ เมื่อทำการเปลี่ยนแปลงค่า I_B ตั้งแต่ 20 μA ทำให้ได้คุณสมบัติไฟตรง แต่เป็นกรณีที่ตัด M4 ออกแล้ว จะได้ผลทดสอบดังในรูปที่ 2.26 จะพบว่าวงจรยังคงทำหน้าที่เป็นวงจรกำลังสองโดยจะมีค่าออฟเซต (offset) ทางไฟตรงเกิดขึ้น ทำให้สัญญาณเอาต์พุตมีค่าเป็นลบ ในบางช่วงการปรับปรุ้งค่าออฟเซตนี้สามารถทำได้โดยการปรับสัคคาเทรตไฮสของ M5 ในรูปที่ 2.1 อย่างไรก็ตามค่าออฟเซตนี้มีค่าไม่คงที่ขึ้นกับความถี่และช่วงปฏิบัติงาน (ขนาดสัญญาณอินพุต)

2.5 สรุป

ในบทนี้ได้เสนอแนวทางหนึ่งในการออกแบบวงจรที่ดูความถี่เป็นสองเท่าโดยวงจรค่อนข้างง่าย มีจำนวนอุปกรณ์ประเภทแอกทิฟน้อยโดยขึ้นกับค่ากระแสอินพุตของวงจรและย่านความถี่ใช้งาน [5] และการทำงานได้ผลดีเมื่อเปรียบเทียบกับงานที่ผ่านมาในเอกสารอ้างอิง [1-4]

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรนี้เหมาะสมที่จะออกแบบอยู่ในรูปของวงจรรวม และทำเป็นบล็อกหรือเซตเก็บไว้เพื่อจะได้เรียกออกมาใช้งานได้ง่าย โดยมีช่วงความถี่ในการทำงานสูงถึง 100 MHz ขณะที่ช่วงทำงานของกระแสกว้างอยู่ระหว่าง 0 μA ถึง 250 μA



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3


การออกแบบวงจรคูณสัญญาณ

3.1 บทนำ

การออกแบบวงจรคูณสัญญาณ ได้มีมานานพอสมควร [4,6] ไม่ว่าจะอยู่ในลักษณะเทคโนโลยีของไบโพลาร์หรือมอสทรานซิสเตอร์ โดยพัฒนาจากเทคนิคเก่า [7] จนค่อนข้างจะสมบูรณ์แบบ ในบทความที่ผ่านมา [8] แต่การออกแบบในช่วงหลังได้เปลี่ยนเป็นอยู่ในรูปแบบของมอสทรานซิสเตอร์เกือบหมด แต่หลายเทคนิคถูกพัฒนามาจากไบโพลาร์ทรานซิสเตอร์ ในปัจจุบันการออกแบบเป็นลักษณะการคูณแบบ 4 ควอดแดนต์ (Quadrant) ไม่มีการออกแบบในลักษณะ 2 ควอดแดนต์อีกต่อไป นอกจากนี้ในการออกแบบก็พยายามจะใช้แหล่งจ่ายไฟเดียว [9] โดยไม่ได้ใช้ไฟทั้งบวกและลบ แต่ทั้งนี้วงจรที่ถูกออกแบบต่างมีจุดประสงค์ที่แตกต่างกันออกไป และต่อมาได้มีการออกแบบเพื่อให้วงจรทำงานได้ทั้งสติกคาและกระแส [10] เพื่อให้วงจรทำงานได้ครอบคลุมมากกว่าเดิม

ในรูปที่ 3.1 แสดงสัญลักษณ์บล็อกไดอะแกรมของวงจรคูณสัญญาณ ในลักษณะของสติกคา เมื่อ V_1 และ V_2 เป็นค่าสติกคาอินพุต ส่วน V_0 เป็นค่าสติกคาเอาต์พุต ซึ่งเป็นผลคูณของค่าสติกคา V_1 และ V_2 สำหรับ K_m เป็นค่าอัตราขยายของวงจร

รูปที่ 3.1 บล็อกไดอะแกรมวงจรคูณสัญญาณ



3.2 ทฤษฎี


การออกแบบวงจรมักจะนิยมเลือกให้มอสทรานซิสเตอร์ถูกไปอัสให้ทำงานอยู่ในบริเวณไม่อิ่มตัว มากกว่าจะเลือกให้มอสทรานซิสเตอร์ทำงานอยู่ในบริเวณอิ่มตัว เช่นกัน การออกแบบเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แบบวงจรคุณสัญญาณก็มีวิธีการออกแบบให้วงจรส่วนที่เป็นอินพุตกับส่วนทำหน้าที่คุณสัญญาณถูกไบอัสให้ทำงาน ในย่านที่ไม่อิ่มตัว ดังบทความที่เคยเสนอมานี้ [11] แต่มักจะมีข้อด้อยคือ ทำให้ช่วงกว้างการทำงานของคุณสัญญาณอินพุตค่อนข้างจะแคบ และต้องการค่าศักดาไฟตรงมาเพื่อไบอัสให้กับวงจรส่วนอินพุต และส่วนวงจรคุณสัญญาณเองก็ตาม จึงทำให้การนำไปใช้งานถูกจำกัดอยู่ในวงแคบ .

8.3 หลักการนำเสนอ

ในวิทยานิพนธ์ฉบับนี้เสนอการไบอัสให้มอสทรานซิสเตอร์ทำงานอยู่ในบริเวณไม่อิ่มตัว ในบางเอกสารใช้ว่าในบริเวณไตรโอด (Triode region) จึงไม่ค่อยแพร่หลายนัก โดยจะทำการต่อวงจรเป็นลักษณะป้อนกลับแบบขนาน หรือ shunt-feedback-buffer ทั้งหมดจำนวน 4 วงจร โดยเทคนิคนี้ต้องใช้มอสทรานซิสเตอร์ที่มีคุณสมบัติเหมือนกันหรือสมพ้องกันทุกประการ (matching)

รูปที่ 3.2 วงจรสมบูรณของวงจรคุณสัญญาณแบบ 4 ควอดแดนซ์ที่เสนอ



วงจรในรูปที่ 3.2 ประกอบด้วย 2 ส่วน โดยจะมีมอสทรานซิสเตอร์ที่สมพ้องกันเป็นคู่คือ M1A คู่กับ M2A และ M1B คู่กับ M2B โดยมีวงจรป้อนกลับขนาน 4 วงจรซึ่งประกอบด้วยมอสต์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทรานซิสเตอร์เป็นคู่คือ M3A-M5A, M4A-M6A, M3B-M5B, M4B-M6B [12,13] แต่ละวงจรถูกต่อเข้าด้วยกันกับวงจรถ่ายกระแสที่ I_1 , I_2 , I_3 และ I_4 ตามลำดับ ค่าความต่างศักย์ของด้านอินพุต (differential input voltages) คือ $(+V_x/2)$ และ $(-V_x/2)$ ถูกป้อนให้กับขาเกตของมอสทรานซิสเตอร์ M1A กับ M1B และขาเกตของมอสทรานซิสเตอร์ M2A กับ M2B ตามลำดับ นอกจากนี้ค่าความต่างศักย์ของด้านอินพุตค่าอื่นจะมีค่าเป็น $(+V_y/2)$ และ $(-V_y/2)$ ก็ถูกป้อนให้กับขาเกตของมอสทรานซิสเตอร์ M3A กับ M4A และ M3B กับ M4B ตามลำดับ เช่นกัน

สมมติให้ค่าศักย์ระหว่างซอร์สกับฐานรอมมีค่าเป็นศูนย์ (source-to-substrate voltage หรือ source-to-bulk voltage) สำหรับมอสทรานซิสเตอร์แต่ละตัว ก็เพื่อที่จะหลีกเลี่ยงผลกระทบอันเนื่องมาจากการไบอัสกลับที่ขาเกต (back-gate-bias) และก็เพื่อให้ค่า $V_t = V_{t0}$

เมื่อ $V_t =$ ค่าศักย์เทรชโฮลด์ (Threshold voltage) ของมอสทรานซิสเตอร์

$V_{t0} =$ ค่า ศักย์เทรชโฮลด์ (Threshold voltage) เมื่อค่าศักย์ source-to-bulk เท่ากับ ศูนย์

พิจารณาวงจรถอยกลับแบบขนานจำนวน 2 วงจรซึ่งประกอบด้วยมอสทรานซิสเตอร์ M3A กับ M5A และ M4A กับ M6A ซึ่งทำงานร่วมอยู่กับคู่มอสทรานซิสเตอร์ที่สมพงษ์กันคือ M1A กับ M2A ส่วนวงจรถอยกลับแบบขนานอีก 2 วงจรที่ประกอบด้วยมอสทรานซิสเตอร์ M3B กับ M5B และ M4B กับ M6B โดยทำงานร่วมอยู่กับคู่มอสทรานซิสเตอร์ที่สมพงษ์กันคือ M1B กับ M2B ตามลำดับ การทำงานของวงจรถอยกลับแบบขนานทั้ง 2 กลุ่มจะอยู่ในลักษณะเดียวกัน จากรูป 3.2 จะได้ว่า V_{D1} และ V_{D2} เป็นค่าศักย์ที่ขาซอร์สของมอสทรานซิสเตอร์ M3A และ M4A ตามลำดับ และขณะเดียวกัน V_{D1} และ V_{D2} ถูกป้อนให้ขาเดรนของมอสทรานซิสเตอร์ M1A และ M2A ตามลำดับ เพื่อเป็นค่าศักย์ที่เดรน ค่าศักย์เหล่านี้จะถูกแปลงโดยค่าความต่างศักย์ด้านอินพุต $(+V_y/2)$ และค่าศักย์ระหว่างเกตกับซอร์สของมอสทรานซิสเตอร์ M3A และ M4A จะมีค่าคงที่อันเนื่องมาจาก การป้อนกลับเชิงลบของมอสทรานซิสเตอร์ M5A ด้วยค่ากระแสที่มีค่า I_1 และ เช่นกันการป้อนกลับเชิงลบของมอสทรานซิสเตอร์ M6A ด้วยค่ากระแสที่มีค่า I_2 ตามลำดับ กระแสเดรนของมอสทรานซิสเตอร์ M3A และ M4A มีค่าเท่ากับ I_{D3A} และ I_{D4A} ซึ่งถูกกำหนดให้ มีค่าเท่ากับ I_1 และ I_2 ตามลำดับ เมื่อกำหนดให้ $I_1 = I_2 = I$ ณ ค่าศักย์ V_{D1} และ V_{D2} จะพบว่าค่ากระแสที่ดึงจาก V_{D1} ไปยังไฟลอปคือ $-V_{SS}$ และค่ากระแสที่ดึงจาก V_{D2} ไปยังไฟลอป $-V_{SS}$ เช่นกันจะมีค่าเท่ากับ I_B และเนื่องจากขาเดรนของมอสทรานซิสเตอร์ M1A และ M2A ถูกต่อเข้ากับค่าศักย์ V_{D1} กับ V_{D2} และขาซอร์สของมอสทรานซิสเตอร์ M1A กับ M2A ถูกต่อเข้ากับไฟลอปคือ $-V_{SS}$ ดังนั้นกระแสซอร์ส ของทรานซิสเตอร์ M5A กับ M6A จะมีค่าเป็น I_{S5A} กับ I_{S6A} ซึ่งเท่ากับ $(I_B - I +$

เอกสารนี้เป็นเอกสารทงสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

I_{D1A}) และ $(I_B - I + I_{D2A})$ ตามลำดับ ในทำนองเดียวกัน กระแสซอร์สของมอสทรานซิสเตอร์ M5B กับ M6B จะเป็น I_{S5B} กับ I_{S6B} ซึ่งมีค่าเท่ากับกับ $(I_B - I + I_{D1B})$ กับ $(I_B - I + I_{D2B})$ ตามลำดับ กระแส I_{D1A} , I_{D2A} , I_{D1B} และ I_{D2B} จะเป็ค่ากระแสเดรนของมอสทรานซิสเตอร์ M1A, M2A, M1B และ M2B ตามลำดับ ซึ่งทำงานอยู่ในย่านไม่อิ่มตัวของคุณสมบัติมอสทรานซิสเตอร์

ในบริเวณไม่อิ่มตัวของมอสทรานซิสเตอร์ [4,6,14] จะพบว่าค่ากระแสเดรน (I_D) จะมีค่า ดังนี้

$$I_D = K'[(V_{GS} - V_t)V_{DS} - (\frac{V_{DS}^2}{2})] \quad (3.1)$$

เมื่อกำหนดให้ $(V_{GS} - V_t) > V_{DS}$ และ $V_{DS} > 0$

โดย $K' = \mu_0 C_{OX} (\frac{W}{L})$

V_{GS} = ค่าศักดาระหว่างเกตกับซอร์สของมอสทรานซิสเตอร์

$$V_t = V_{t0} - \gamma[\sqrt{\phi} - V_{SB} - \sqrt{\phi}]$$

V_{DS} = ค่าศักดาระหว่างเดรนกับซอร์สของมอสทรานซิสเตอร์

ค่าต่าง ๆ คูได้จากภาคผนวกที่ 1

ในสมการ (3.1) จัดสมการใหม่จะได้เป็น

$$V_{GS} = \left[\frac{I_D}{K'V_{DS}} \right] + V_{DS} + V_t \quad (3.2)$$

พิจารณาค่าศักดา V_A จะได้ความสัมพันธ์ต่าง ๆ ดังนี้คือ

$$V_A - V_{D1} = V_{GS3A} \quad (3.3)$$

และ

$$V_A - V_{D2} = V_{GS4A} \quad (3.4)$$

แทนค่า $V_A = [+V_y/2]$ ในสมการ (3.3) และ (3.4) จะได้ว่า

$$\left[+\frac{V_y}{2} \right] - V_{D1} = V_{GS3A} \quad (3.5)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\left[+\frac{V_y}{2} \right] - V_{D2} = V_{GS4A} \quad (3.6)$$

เมื่อ $V_{GS3A} = V_{GS4A}$ และกำหนดให้ $I_1 = I_2 = I$

ฉะนั้น

$$V_{GS3A} = V_{GS4A} = \left[\frac{I}{K'V_{DS}} \right] + \left[\frac{V_{DS}}{2} \right] + V_t \quad (3.7)$$

ดังนั้น $V_{D1} = V_{D2} = V_{DA}$

และได้ว่า

$$V_{DA} = \left[\frac{V_y}{2} \right] - \left[\frac{I}{K'V_{DS}} \right] - \left[\frac{V_{DS}}{2} \right] - V_t \quad (3.8)$$

ในการทำงานเดียวกันพิจารณา ณ ค่าศักดา V_B ก็จะได้ความสัมพันธ์ดังนี้

$$V_B - V_{D3} = V_{GS3B} \quad (3.9)$$

$$V_B - V_{D4} = V_{GS4B} \quad (3.10)$$

เมื่อแทนค่า $V_B = [-V_y/2]$ แล้วใช้ความสัมพันธ์ $I_3 = I_4 = I$ แทนค่าลงในสมการ (3.9) และ (3.10)

จะได้ว่า

$$[-V_y/2] - V_{D3} = V_{GS3B} \quad (3.11)$$

$$[-V_y/2] - V_{D4} = V_{GS4B} \quad (3.12)$$

เมื่อ

$$V_{GS3B} = V_{GS4B} = \left[\frac{I}{K'V_{DS}} \right] + \left[\frac{V_{DS}}{2} \right] + V_t \quad (3.13)$$

ดังนั้น $V_{D3} = V_{D4} = V_{DB}$

และได้ว่า

$$V_{DB} = \left[\frac{-V_y}{2} \right] - \left[\frac{I}{K'V_{DS}} \right] - \left[\frac{V_{DS}}{2} \right] - V_t \quad (3.14)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยค่า V_{D1} , V_{D2} , V_{D3} , V_{D4} เป็นค่าศักดาที่ขาเดรนของมอสทรานซิสเตอร์ M1A, M2A, M1B, M2B ตามลำดับ ดังนั้น

$$V_{DS1A} = V_{DS2A} = V_{DSA} = V_{DA} - V_{SS} \quad (3.15)$$

และ
$$V_{DS1B} = V_{DS2B} = V_{DSB} = V_{DB} - V_{SS} \quad (3.16)$$

พบว่าค่ากระแสเดรนของทรานซิสเตอร์ M1A, M2A, M1B และ M2B จะมีค่าเป็น

$$I_{D1A} = K' \left\{ \left[\frac{V_x}{2} \right] - V_{SS} - V_t \right\} V_{DSA} - \left\{ \frac{KV_{DSA}^2}{2} \right\} \quad (3.17a)$$

$$I_{D1A} = K' \left\{ \left[\frac{-V_x}{2} \right] - V_{SS} - V_t \right\} V_{DSA} - \left\{ \frac{KV_{DSA}^2}{2} \right\} \quad (3.17b)$$

$$I_{D1B} = K' \left\{ \left[\frac{V_x}{2} \right] - V_{SS} - V_t \right\} V_{DSB} - \left\{ \frac{KV_{DSB}^2}{2} \right\} \quad (3.17c)$$

$$I_{D1B} = K' \left\{ \left[\frac{-V_x}{2} \right] - V_{SS} - V_t \right\} V_{DSB} - \left\{ \frac{KV_{DSB}^2}{2} \right\} \quad (3.17d)$$

ดังนั้นกระแสที่ไหลผ่านมอสทรานซิสเตอร์ M7A และ M7B จะมีค่า

$$I_{M7A} = [2I_B - 2I + I_{D1A} + I_{D2B}] \quad (3.18)$$

$$I_{M7B} = [2I_B - 2I + I_{D2A} + I_{D1B}] \quad (3.19)$$

โดยผลต่างของค่ากระแสทั้งสองจะเป็นค่ากระแสเอาต์พุต (I_{out})


โดย
$$\begin{aligned} I_{out} &= I_{M7A} - I_{M7B} \\ &= [2I_B - 2I + I_{D1A} + I_{D2B}] - [2I_B - 2I + I_{D2A} + I_{D1B}] \\ &= (I_{D1A} - I_{D2A}) + (I_{D2B} - I_{D1B}) \end{aligned}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แทนค่าสมการ (3.17A), (3.17B), (3.17C) และ (3.17D) แล้วใช้ความสัมพันธ์ในสมการที่ (3.15) กับ (3.16)

$$\begin{aligned}
 \text{ฉะนั้น} \quad I_{\text{out}} &= K' V_x (V_{\text{DSA}} - V_{\text{DSB}}) \\
 &= K' V_x (V_{\text{DA}} - V_{\text{SS}}) - (V_{\text{DB}} - V_{\text{SS}}) \\
 &= K' V_x (V_{\text{DA}} - V_{\text{DB}}) \\
 \text{ดังนั้น} \quad I_{\text{out}} &= K' V_x V_y \tag{3.20}
 \end{aligned}$$

ฉะนั้น เมื่อค่าอินพุตเป็น V_x และ V_y ซึ่งเป็นค่าศักคาค่าเอาต์พุตจะได้เป็นอยู่ในรูปของกระแส ดังในรูปที่ 3.3




3.4 ผลการทดสอบ

การทดสอบวงจรในรูปที่ 3.2 กระทำโดยการใช้โปรแกรม Pspice โดยใช้ worst case model ค่า level = 2 โดย model เป็นของ European Silicon Structure (ES2) โดยใช้ค่า (W/L) ของมอสทรานซิสเตอร์ทุกตัวเป็น $400 \mu\text{m}/10 \mu\text{m}$ แต่ยกเว้นสำหรับ M1A, M1B, M2A และ M2B ซึ่งทำหน้าที่คูณสัญญาณโดยทำงานในช่วงไม้อิมิตัว ดังนั้นจะใช้ค่าอัตราส่วนเป็น $15 \mu\text{m}/10 \mu\text{m}$ นอกจากนี้มอสทรานซิสเตอร์ M3A, M3B, M4A, M4B ทำหน้าที่ส่งผ่านสัญญาณจากเกตไปซอสท์โดยใช้ร่วมกับแหล่งจ่ายกระแสคงที่ I_1, I_2, I_3 และ I_4 ตามลำดับ โดยกำหนดอัตราส่วนเป็น $10 \mu\text{m}/40 \mu\text{m}$ ใช้ค่ากระแส $I_1 = I_2 = I_3 = I_4 = I = 25 \mu\text{A}$ ค่ากระแส $I_B = 450 \mu\text{A}$ ค่าความต้านทานโหลด (R_L) = $1 \text{ k}\Omega$ ค่าศักคาคาไฟบวก (V_{DD}) = 5V และค่าศักคาคาไฟลบ (V_{SS}) = -5V ผลลัพธ์ของการเลียนแบบคุณสมบัติไฟตรงจะได้ดังในรูปที่ 3.4(a) และ (b)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.4 คุณสมบัติไฟตรงของวงจรในรูปที่ 3.2




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในรูปที่ 3.4 ค่าของ V_x และ V_y ถูกเปลี่ยนอยู่ในช่วง $\pm 2.5V$ ฉะนั้นค่าความกว้างไดนามิก (dynamic range) จะมีค่า 5V ทำให้เส้นกราฟ เป็นเชิงเส้นที่สุด

ในรูปที่ 3.5, 3.6 และ 3.7 เป็นการวัดค่าฮาร์โมนิกรวม (Total harmonics distortion; THD) อยู่ในรูปของเปอร์เซ็นต์ในกรณีที่ค่าความถี่ของสัญญาณมีค่า 1 kHz และ 10 MHz ตามลำดับโดยค่า THD จะมีค่าเท่ากับ 0.17, 0.32 และ 0.27% ตามลำดับ โดยจัดได้ว่าเป็นค่า THD ที่ไม่สูงกว่า 1% ดังภาพที่ 3.1, 3.2 และ 3.3 เช่นกัน ในรูปที่ 3.7 จะเกิดการเลื่อนเฟส (phase shift) อย่างชัดเจนซึ่งความถี่สูงถึง 10 MHz ฉะนั้นจุดด้อยของวงจรคือการนำไปใช้ในย่านความถี่ไม่ควรเกิน 5 MHz

ในรูปที่ 3.8 และ 3.9 เป็นการหาผลตอบสนองทางความถี่ เมื่อเปลี่ยนแปลงค่า V_x และ V_y ไปในเทอมของสัญญาณไซน์ โดยค่าความถี่ตัดออฟ (cut-off frequency) อยู่ที่ประมาณ 10 MHz ฉะนั้นถ้าเลือกความถี่ใช้งานน่าจะเลือกให้อยู่ในช่วง 5 MHz เพื่อให้ค่าสัมพันธ์กับรูปที่ 3.5 ถึง 3.7 ที่ผ่านมาแล้ว

รูปที่ 3.5 แสดงค่า Total Harmonics Distortion ที่ความถี่ 1 kHz




ตารางที่ 3.1 แสดงค่า Total Harmonics Distortion ที่ความถี่ 1 kHz

HARMONIC NO	FREQUENCY (HZ)	FOURIER COMPONENT	NORMALIZED COMPONENT	PHASE (DEG)	NORMALIZED PHASE (DEG)
1	1.000E+03	5.575E-05	1.000E+00	1.800E+02	0.000E+00
2	2.000E+03	7.914E-09	1.420E-04	9.085E+01	-8.915E+01
3	3.000E+03	9.827E-08	1.763E-03	1.800E+02	-4.092E-02
4	4.000E+03	4.698E-11	8.427E-07	4.924E+01	-1.308E+02
5	5.000E+03	7.584E-10	1.360E-05	9.645E+00	-1.704E+02
6	6.000E+03	2.126E-11	3.813E-07	1.125E+02	-6.754E+01
7	7.000E+03	3.352E-10	6.012E-06	-4.243E+01	-2.224E+02
8	8.000E+03	1.737E-11	3.116E-07	-1.604E+01	-1.960E+02
9	9.000E+03	3.576E-10	6.414E-06	1.149E+02	-6.513E+01

TOTAL HARMONICS DISTORTION = 1.768425E-01 PERCENT

รูปที่ 3.6 แสดงค่า Total Harmonics Distortion ที่ความถี่ 1 MHz




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.2 แสดงค่า Total Harmonics Distortion ที่ความถี่ 1 MHz

HARMONIC NO	FREQUENCY (HZ)	FOURIER COMPONENT	NORMALIZED COMPONENT	PHASE (DEG)	ORMALIZED PHASE (DEG)
1	1.000E+06	5.548E-05	1.000E+00	1.762E+02	0.000E+00
2	2.000E+06	9.565E-08	1.724E-03	1.559E+02	-2.027E+01
3	3.000E+06	1.322E-07	2.383E-03	1.244E+02	-5.177E+01
4	4.000E+06	2.291E-08	4.129E-04	1.387E+02	-3.757E+01
5	5.000E+06	6.008E-08	1.083E-03	9.379E+00	-1.668E+02
6	6.000E+06	1.935E-08	3.487E-04	6.587E+01	-1.103E+02
7	7.000E+06	2.550E-08	4.596E-04	6.836E+01	-1.079E+02
8	8.000E+06	1.359E-08	2.450E-04	-8.059E+01	-2.568E+02
9	9.000E+06	3.025E-08	5.452E-04	2.043E+01	-1.558E+02
TOTAL HARMONICS DISTORTION = 3.268783E-01 PERCENT					

รูปที่ 3.7 แสดงค่า Total Harmonics Distortion ที่ความถี่ 10 MHz




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.3 แสดงค่า Total Harmonics Distortion ที่ความถี่ 10 MHz

HARMONIC NO	FREQUENCY (HZ)	FOURIER COMPONENT	NORMALIZED COMPONENT	PHASE (DEG)	NORMALIZED PHASE (DEG)
1	1.000E+07	3.023E-14	1.000E+00	-8.632E+01	0.000E+00
2	2.000E+07	3.015E-14	9.975E-01	-8.265E+01	3.675E+00
3	3.000E+07	3.003E-14	9.934E-01	-7.898E+01	7.346E+00
4	4.000E+07	2.985E-14	9.876E-01	-7.531E+01	1.101E+01
5	5.000E+07	2.963E-14	9.802E-01	-7.166E+01	1.466E+01
6	6.000E+07	2.936E-14	9.713E-01	-6.801E+01	1.831E+01
7	7.000E+07	2.904E-14	9.607E-01	-6.439E+01	2.194E+01
8	8.000E+07	2.868E-14	9.487E-01	-6.077E+01	2.555E+01
9	9.000E+07	2.827E-14	9.353E-01	-5.718E+01	2.914E+01
TOTAL HARMONICS DISTORTION = 2.749403 PERCENT					

รูปที่ 3.8 แสดงผลตอบสนองทางความถี่ของวงจรในรูปที่ 3.2 ของค่า V_x


$$V_x = V_{in} (\sin)$$



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 3.9 แสดงผลตอบสนองทางความถี่ของวงจรในรูปที่ 3.2 ของค่า V_y

$V_y = V_{in} (\sin)$



ในรูปที่ 3.11 และ 3.12 แสดงการประยุกต์ใช้งานเป็นวงจรวิคูณความถี่เป็นสองเท่า โดยป้อนอินพุตทั้งสองเป็นสัญญาณเดียวกันหรืออาจจะเรียกได้เป็นวงจรรยกกำลังสองของสัญญาณดังในรูปที่ 3.10

รูปที่ 3.10 การใช้งานของวงจรคูณเป็นวงจรรยกกำลังสองของสัญญาณ




โดยทำการป้อนสัญญาณ $\sin(\omega t)$ ซึ่งมีค่าความถี่เป็น ω เข้าที่อินพุตทั้งสองของวงจรจะได้ค่าสัญญาณที่เอาท์พุตของวงจรที่มีค่าความถี่เป็น 2ω แต่เป็นสัญญาณ cosine โดยในรูปที่ 3.11 และ 3.12 รูปสัญญาณความถี่ต่ำเป็นสัญญาณ sine และสัญญาณที่ค่าความถี่เป็นสองเท่า (double


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

frequency) เป็นสัญญาณ cosine โดยเกิดการเลื่อนของเฟสเท่ากับ 90 องศา โดยทำการเลียนแบบ เมื่อสัญญาณอินพุตมีค่าเป็น 1 V_{p-p} ณ ค่าความถี่ 1 kHz และ 1 MHz ตามลำดับ

รูปที่ 3.11 แสดง Double Frequency ที่ 1 kHz



รูปที่ 3.12 แสดง Double Frequency ที่ 1 MHz



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 สรุป

วงจรคุณสัญญาณชนิด 4 ควอดเดนซ์ที่เสนอ (สัญญาณอินพุตและเอาต์พุตเป็นได้ทั้งบวกและลบ) จะพบว่าความเป็นเชิงเส้นกว้างตลอดช่วงทำงานของสัญญาณเข้าด้านอินพุต (-2.5V ถึง 2.5V) มีช่วงที่ทำงาน 0 ถึง 10 MHz โดยที่ความถี่ 10 MHz นี้มีค่า Harmonics Distortion ต่ำเพียง 2.7% เท่านั้น เมื่อใช้ค่าศักดาจากแหล่งจ่ายไฟ $\pm 5V$ [15] คุณสมบัติจะดีกว่างานเดิมที่ผ่านมา [10,11,12] และไม่มีควมจำเป็นต้องใช้ศักดาเพื่อการไบอัสให้กับอินพุตของวงจร และที่ตัววงจรคุณสัญญาณ




บทที่ 4

การออกแบบวงจรถอดราก็ที่สองของสัญญาณ

4.1 บทนำ

วงจรถอดราก็ที่สองของสัญญาณจัดว่าเป็นที่นิยมใช้มักจะใช้ถอดราก็ที่สองของสัญญาณอินพุต โดยปกติแล้วสามารถดัดแปลงวงจรถอดราก็สัญญาณ วงจรหารสัญญาณหรือแม้แต่วงจรเปลี่ยนฟังก์ชันเพื่อทำหน้าที่เป็นวงจรถอดราก็ที่สองของสัญญาณได้ [16] แต่มักจะมีปัญหาในเรื่องผลตอบสนองด้านความถี่อันมาจากความไม่เป็นเชิงเส้น (nonlinear) และค่าอัตราขยายมักจะไม่สัมพันธ์กับค่าระดับสัญญาณอินพุต

รูปที่ 4.1 แสดงบล็อกไดอะแกรมของวงจรถอดราก็ที่สองของสัญญาณ



จากรูปที่ 4.1 จะได้ว่า

$$v_o = \sqrt{2I_i} = \sqrt{I_i} \quad (4.1)$$

เมื่อ I_i = สัญญาณอินพุต

v_o = สัญญาณเอาต์พุต

4.2 ทฤษฎี

การออกแบบจะใช้กฎกำลังสองของมอสทรานซิสเตอร์ที่ทำงานในย่านอิ่มตัว (saturation region) ซึ่งจะได้ว่า กระแสเดรนของมอสทรานซิสเตอร์มีค่าเท่ากับ


$$I_D = (K)(V_{GS} - V_t)^2 \quad \text{เมื่อ } V_{GS} > V_t > 0; K = \frac{\mu_o C_{ox} W}{2 L} \quad (4.2)$$

วงจรทรานซิสเตอร์สองในวิทยานิพนธ์ฉบับนี้ใช้วิธีการนำเอากระแสของสัญญาณอินพุตมาหักล้างกัน โดยกระแสสัญญาณอินพุตจะต้องมี 2 ส่วนและต้องมีความแตกต่างกันจะใช้วงจรสะท้อนกระแสชนิดลบและบวก (negative and positive current mirror) ในรูปที่ 4.2 แสดงถึงวงจรสะท้อนกระแสแบบบวกโดยมอสทรานซิสเตอร์ชนิดเอ็นซึ่งจะทำงานในย่านอิ่มตัวทำให้ได้ความสัมพันธ์ของกระแสเดรนเป็นดังนี้คือ

$$I_{D1} = K_1 [V_{GS1} - V_{t1}]^2 \quad (4.3)$$

$$I_{D2} = K_2 [V_{GS2} - V_{t2}]^2 \quad (4.4)$$

รูปที่ 4.2 วงจรสะท้อนกระแสแบบบวก



ถ้า $K_1 = K_2 = K$ ฉะนั้นจากรูปที่ 4.2 จะได้อัตราส่วนของกระแส

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{I_{D2}}{I_{D1}} = \frac{I_2}{I_1} = \frac{\left[\frac{W}{L}\right]_2 [V_{GS2} - V_{t1}]^2}{\left[\frac{W}{L}\right]_1 [V_{GS1} - V_{t1}]^2} \quad (4.5)$$


ถ้า $V_{GS1} = V_{GS2}$ และ $V_{t1} = V_{t2}$ จะทำให้ได้สมการใหม่เป็น

$$\frac{I_2}{I_1} = \frac{\left[\frac{W}{L}\right]_2}{\left[\frac{W}{L}\right]_1} \quad (4.6)$$

4.3 หลักการนำเสนอ

ทำการปรับปรุงวงจรในรูปที่ 4.2 ใหม่เป็นดังรูปที่ 4.3 ซึ่งจะเป็นหลักการของวงจรอครากที่สองของสัญญาณ

รูปที่ 4.3 วงจรอครากที่สองของสัญญาณที่นำเสนอ



จากรูปที่ 4.3 พบว่าสามารถหาค่ากระแสแตรนได้ดังนี้

$$I_{D1} = K_1 [V_{GS1} - V_{t1}]^2 \quad (4.7)$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_{D2} = K_2 [V_{GS2} - V_{t1}]^2 \quad (4.8)$$

กำหนดให้ $K_1 = K_2 = K$ และจะทำให้หาค่าผลต่างของศักดาที่ด้านอินพุตคือ ($V_{GS1} - V_{GS2}$) ซึ่งมีค่าเท่ากับ V_o ถอดรอกที่สองของสมการ (4.7) และ (4.8) ทั้งด้านซ้ายและขวาของสมการแล้วจัดรูปแบบสมการให้เป็น

$$V_o = V_{GS1} - V_{GS2} = \frac{[\sqrt{I_{D1}} - \sqrt{I_{D2}}]}{\sqrt{K}} \quad (4.9)$$


จัดค่ากระแสในสมการที่ (4.9) โดยกำหนดให้ $I_{in} = I_{D1} = 4I_{D2}$ สามารถเขียนสมการได้ใหม่เป็น

$$V_o = \frac{[\sqrt{I_{in}} - \sqrt{\frac{I_{in}}{4}}]}{\sqrt{K}}$$

$$V_o = \frac{[\sqrt{I_{in}} - \frac{\sqrt{I_{in}}}{2}]}{\sqrt{K}} = \frac{\sqrt{I_{in}}}{2\sqrt{K}} \quad (4.10)$$

สมการที่ (4.10) แสดงให้เห็นว่าค่าศักดาอินพุตจะมีความสัมพันธ์กับรากที่สองของค่ากระแสอินพุต ในการปรับปรุงหลักการในรูปที่ 4.3 สามารถกระทำให้อยู่ในรูปที่ 4.4 ซึ่งเป็นวงจรที่สมบูรณ์ของวงจรถอดรอกที่สองของสัญญาณ โดยรวมเอารูปที่ 4.2 และ 4.3 เข้าด้วยกัน


รูปที่ 4.4 วงจรสมบูรณ์ของวงจรถอดรอกที่สองของสัญญาณ



4.4 ผลการทดสอบ

ได้ทำการทดสอบหาความสัมพันธ์ของ V_o กับ I_{in} ดังในสมการที่ (4.10) จะได้กราฟดังรูปที่ 4.5


รูปที่ 4.5 ความสัมพันธ์ของศักดาที่ด้านเอาต์พุตกับค่ากระแสที่ด้านอินพุต




จากกราฟในรูปที่ 4.5 ค่าของ V_o ขึ้นอยู่กับค่า I_{in} โดยปกติแล้วจะพบว่าค่า I_{in} จะอยู่ที่ระดับมิลลิแอมป์ได้โดยไม่มีปัญหาทำให้ได้ช่วงทำงานที่กว้างซึ่งแน่นอนว่าเส้นกราฟไม่เป็นเชิงเส้นทำการทดสอบโดยใช้สัญญาณรูปไซน์เป็นค่ากระแสด้านอินพุตแล้วทดสอบค่าศักดา์ด้านเอาต์พุตดังในรูปที่ 4.6, 4.7, 4.8 และ 4.9 ที่ค่าความถี่ต่าง ๆ คือ 1 kHz, 100 kHz, 1 MHz และ 10 MHz ตามลำดับ สำหรับรูปที่ 4.10 แสดงผลตอบสนองทางด้านความถี่ ซึ่งพบว่าจะใช้งานได้ดีอยู่ที่ค่าความถี่ไม่เกิน 5 kHz เนื่องจากความจุไฟฟ้าแฝง (stray capacitance) โดยการทดสอบใช้ Pspice เลียนแบบการทำงานของวงจรโดยใช้โมเดลของ European Silicon Structure (ES2) ชนิด Worst case และใช้ level=2 โดยในรูปที่ 4.12 ได้ผลตอบสนองทางด้านความถี่ที่เกือบประมาณ 1 MHz เนื่องจากขนาดของทรานซิสเตอร์เล็กลงค่าความจุไฟฟ้าแฝงน้อยลง ความถี่จึงเพิ่มสูงขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 4.6 ความสัมพันธ์ระหว่างกระแสอินพุตและศักดาเอาต์พุต ที่ 1 kHz




รูปที่ 4.7 ความสัมพันธ์ระหว่างกระแสอินพุตและศักดาเอาต์พุต ที่ 100 kHz



รูปที่ 4.8 ความสัมพันธ์ระหว่างกระแสอินพุตและศักดาเอาต์พุต ที่ 1 MHz




รูปที่ 4.9 ความสัมพันธ์ระหว่างกระแสอินพุตและศักดาเอาต์พุต ที่ 10 MHz




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.10 แสดงผลตอบสนองทางความถี่




รูปที่ 4.11 ความสัมพันธ์ระหว่างกระแสอินพุตและศักดาเอาต์พุต ที่ 10 MHz โดยปรับขนาดของมอสทรานซิสเตอร์ลดลง 10 เท่า



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.12 แสดงผลตอบสนองทางความถี่โดยปรับขนาดของมอสทรานซิสเตอร์ลดลง 10 เท่า



4.5 สรุป

วงจรที่เสนอในรูปที่ 4.4 จัดได้ว่าเป็นวงจรที่ง่ายต่อการใช้และน่าสนใจพอควรเมื่อใช้มอสทรานซิสเตอร์เพียง 7 ตัว ก็สามารถสร้างได้ [19] เมื่อทำการเปรียบเทียบกับงานวิจัยในบทความที่ผ่านมา [17,18]

บทที่ 5

การออกแบบวงจรความต้านทานแบบต่อลงกราวด์และแบบลอยตัวปรับค่าได้ด้วยแรงดัน

5.1 บทนำ

มอสทรานซิสเตอร์จะมีคุณสมบัติเป็นตัวความต้านทานที่ไม่เป็นเชิงเส้น (nonlinear resistor) จึงมักถูกนำมาประยุกต์ใช้งานทั้งในวงจรมัลติเพลกซ์และดิจิตอล เช่นนิยมใช้ในกรณีของ วงจรควบคุมอัตราขยายอัตโนมัติ (Automatic gain control; AGC) จึงทำให้มอสทรานซิสเตอร์ถูก นำมาสังเคราะห์เป็นตัวต้านทาน ในวิทยานิพนธ์ฉบับนี้เสนอการออกแบบวงจรความต้านทานชนิด ปรับค่าได้ด้วยแรงดัน โดยมีทั้งแบบต่อลงกราวด์ (ground) และแบบลอยตัว (floating)

5.2 ทฤษฎี

ได้มีการเสนอวงจรความต้านทานที่เป็นเชิงเส้นชนิดปรับค่าได้โดยอาศัยแรงดันมาควบคุม โดยในวงจรใช้มอสทรานซิสเตอร์จำนวนสองตัว โดยมอสทรานซิสเตอร์ทำงานอยู่บริเวณเชิงเส้น (linear) หรือบริเวณไม่อิ่มตัว (nonsaturation) [20] อย่างไรก็ตามในวงจรจะมีจุดอ่อนอันเนื่องมา จากค่าความแตกต่างระหว่างค่าศักดาระหว่างเกตกับซอร์สกับค่าศักดาเทรตโวล ซึ่งควรจะต้องมีค่าน้อยกว่าค่าศักดาระหว่างเดรนกับซอร์ส ด้วยเหตุนี้จึงทำให้มอสทรานซิสเตอร์ทั้งสองไม่สามารถ ทำงานในบริเวณเชิงเส้นได้จึงทำให้ค่าความต้านทานไม่เป็นเชิงเส้นก็เพราะว่ามีเทอมที่ไม่เป็นเชิงเส้นในสมการ

5.2.1 การออกแบบวงจรความต้านทานแบบต่อลงกราวด์


ในวิทยานิพนธ์นี้เสนอเทคนิคหนึ่งในการจัดความไม่เป็นเชิงเส้นทิ้ง โดยเทอมนี้จะอยู่ใน สมการแล้วจะทำให้ค่าความต้านทานมีความกว้างไดนามิกมาก โดยจะพบว่าคุณสมบัติค่อนข้างจะ ดีกว่างานที่เคยเสนอมาก่อนหน้านี้ [21,22,23] โดยเทียบกันในลักษณะของประสิทธิภาพของวงจร หลักการที่นำมาใช้คือการยกระดับค่าศักดา (voltage level shifter) ซึ่งจะทำให้เกิดการปรับปรุ่ค่า ด้านการค่า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความต้านทานแบบต่อลงกราวด์ได้ค่าความต้านทานแบบต่อลงกราวด์ที่ปรับค่าได้ด้วยค่าแรงดันถูกนำมาใช้งานอย่างกว้างขวางโดยเฉพาะในวงจรการประมวลผลสัญญาณ (signal processing) เช่น วงจรกรองสัญญาณ โดยมีการพัฒนาวงจรค่าความต้านทานตั้งแต่การใช้เทคโนโลยีของไบโพลาร์ และเฟต (FET) [21-23] แล้วการพัฒนาได้เข้ามาสู่การใช้เทคโนโลยีมอสเฟต (MOSFET) [23-28] โดยจะพบได้ว่าวงจรแต่ละแบบจะเหมาะสมกับงานเฉพาะบางงานเท่านั้นทำให้ไม่ได้ถูกประยุกต์ใช้งานได้อย่างกว้างขวาง

5.2.1.1 หลักการนำเสนอ

หลักการของค่าความต้านทานที่ปรับได้ด้วยค่าศักดาที่เสนอในวิทยานิพนธ์นี้จะใช้มอสทรานซิสเตอร์แบบมอสเฟต ซึ่งทำงานอยู่ในย่านเชิงเส้นหรือไม่อิ่มตัวจะมีคุณสมบัติแสดงดังในรูปที่ 5.1

รูปที่ 5.1 แสดงคุณสมบัติของ V-I ของมอสทรานซิสเตอร์



ในรูปที่ 5.1 จะได้ค่ากระแสเดรนเมื่อมอสทรานซิสเตอร์เป็นแบบมอสเฟตและทำงานอยู่ในย่านเชิงเส้นซึ่งไม่อิ่มตัว

$$I_D = K \left[V_{GS} - V_t - \frac{V_{DS}}{2} \right] V_{DS}; (V_{GS} - V_t) > V_{DS} \quad (5.1)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\text{โดย } K = \frac{\mu_o C_{ox}}{2} \left[\frac{W}{L} \right]$$

การออกแบบวงจรความต้านทานแบบต่อลงกราวด์ซึ่งควบคุมได้ด้วยศักดาจะใช้การทำงานในบริเวณเชิงเส้นหรือบริเวณไม่อิ่มตัว จะทำให้ได้ค่าความต้านทานสมมูล (equivalent resistance) มีค่าเท่ากับ

$$R_{eq} = \frac{V_{DS}}{I_D} = \frac{1}{K \left[V_{GS} - V_t - \frac{V_{DS}}{2} \right]} \quad (5.2)$$


จะเห็นได้ชัดว่า $V_{DS}/2$ ในสมการด้านขวามือทำให้เทอม R_{eq} ไม่เป็นเชิงเส้น ฉะนั้นต้องพยายามขจัดเทอม $\frac{V_{DS}}{2}$ ทิ้งโดยพยายามจัดได้สมการเป็นดังนี้

$$R_{eq} = \frac{V_{DS}}{I_D} = \frac{1}{K[V_C - V_t]} \quad (5.3)$$

การปรับสมการที่ (5.2) ให้เป็นสมการที่ (5.3) จะอาศัยวิธีการดังรูปที่ 5.2

โดยให้ $V_{GS} = V_C + V_{DS}/2$

รูปที่ 5.2 หลักการขจัดเทอมไม่เป็นเชิงเส้นทิ้ง



ในบทความที่ผ่านมา [20] เสนอการออกแบบโดยใช้มอสทรานซิสเตอร์แบบ MOSFET เพื่อทำหน้าที่เป็นวงจรความต้านทานแบบต่อลงกราวด์ปรับค่าได้ด้วยแรงดัน และโดยปกติการใช้แรงดันเป็นตัวปรับค่าได้มักจะเป็นการเสียเปรียบกว่าการปรับค่าได้ด้วยกระแส เนื่องจากให้ผล

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$V_2 - V_1 = V_5 - V_6 \quad (5.10)$$

V_5 เป็นค่าศักดาไบอัสให้กับมอสทรานซิสเตอร์ M5 หรือที่เรียกว่าไบอัสด้วยตัวเอง (self bias) แต่เป็นกรณีเดียวกัน V_5 จะเป็นค่าศักดาต้านเอาท์พุท (V_o) ของวงจร

$$\text{ฉะนั้น} \quad V_5 = V_o = V_2 + V_6 - V_1 \quad (5.11)$$

และค่าศักดาเอาท์พุทของวงจรนี้ $V_o = V_{DS} + V_C$ เพื่อทำหน้าที่เป็นค่าศักดาที่จ่ายให้กับมอสทรานซิสเตอร์ที่ต้องการเลียนแบบเพื่อเป็นตัวความต้านทานโดยทำหน้าที่เป็นศักดาควบคุม (controlling voltage) ดังนั้นวงจรที่ต้องการเลียนแบบเพื่อเป็นตัวความต้านทานจะแสดงได้ดังรูปที่ 5.5 ซึ่งประกอบไปด้วยมอสทรานซิสเตอร์แบบมอสเฟตเป็นชนิดเอ็นแชนแนล โดยที่ขาเกตของมอสทรานซิสเตอร์ M1 ถูกต่อเข้ากับศักดาควบคุม V_C และขาเกตของมอสทรานซิสเตอร์ M2 ถูกต่อเข้ากับศักดาควบคุม ($V_{DS} + V_C$)

รูปที่ 5.5 วงจรที่ต้องการเลียนแบบเพื่อเป็นตัวความต้านทาน



จากวงจรในรูปที่ 5.5 จะได้ว่าค่ากระแสเดรนของมอสทรานซิสเตอร์ M1 และ M2 มีค่าเป็น

$$I_{D7} = K[V_C - V_{T7} - (V_{DS7}/2)]V_{DS7} \quad (5.12)$$

$$I_{D8} = K[(V_C + V_{DS8}) - V_{T8} - (V_{DS8}/2)]V_{DS8} \quad (5.13)$$

ถ้ากำหนดให้ $V_{T7} = V_{T8} = V_t$ และ $V_{DS7} = V_{DS8} = V_{DS}$ พร้อมทั้งทำให้ขนาดของมอส


ทรานซิสเตอร์เท่ากันคือ $\left[\frac{W}{L}\right]_7 = \left[\frac{W}{L}\right]_8 \doteq \left[\frac{W}{L}\right]$ ดังนั้น

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_{in} = I_{D7} + I_{D8} = 2K(V_C - V_T)V_{DS} \quad (5.14)$$

วงจรที่สมบูรณ์ของวงจรความต้านทานแบบต่อลงกราวด์โดยการใช้ค่าศักดามาควบคุมการเปลี่ยนแปลงค่าความต้านทานจะแสดงดังในรูปที่ 5.6

รูปที่ 5.6 วงจรสมมูลย์ที่เสนอของวงจรความต้านทานแบบต่อลงกราวด์ควบคุมค่าด้วยศักดา




เปรียบเทียบสมการ (5.14) กับสมการ (5.3) จะได้ว่า

$$\text{ค่าความต้านทานสมมูลย์หรือ} \quad R_{eq} = \frac{V_{DS}}{I_{in}} = \frac{1}{2K[V_C - V_T]} \quad (5.15)$$

เมื่อ $V_C \geq V_T$ โดย R_{eq} มีค่าสูงสุดเมื่อ $V_C = V_T$


5.2.1.2 ผลการทดสอบ

ใช้ PSpice ทำการเลียนแบบการทำงานโดยใช้ model ของ European Silicon Structure (ES2) กรณี Worst case model และใช้ level = 2 โดยเลือกค่า W/L ของมอสทรานซิสเตอร์ทุกตัว คือ $50\mu\text{m}/10\mu\text{m}$ ใช้แหล่งจ่ายไฟ $V_{DD} = -V_{SS} = 5$ โวลต์ และ $I_t = 300 \mu\text{A}$ ผลการเลียนแบบได้ผลลัพธ์ดังรูปที่ 5.7 ซึ่งแสดงความสัมพันธ์ระหว่างค่า V_{in} กับ I_{in} เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.7 ความสัมพันธ์ของ V_{in} กับ I_{in} 

การทดสอบเพื่อดูย่านการทำงานของวงจรโดยใช้สัญญาณรูปไซน์ป้อนให้กับวงจร โดยมีค่า $V_C = 2.5$ โวลต์ และมีค่าความต้านทานอนุกรม ซึ่งเทียบเท่ากับค่าความต้านทานของแหล่งกำเนิดสัญญาณขนาด $1 \text{ k}\Omega$ ทำการวัดค่าศักดาเอาท์พุท (V_o) คร่อมวงจรความต้านทานแบบต่อลงกราวด์ซึ่งปรับค่าได้ด้วยแรงดัน (Voltage-controlled grounded resistance circuit, VCR) โดยมีวงจรดังรูปที่ 5.8


รูปที่ 5.8 วงจรที่ใช้ทดสอบหาย่านความถี่ของการทำงานของตัวความต้านทาน



จากรูปที่ 5.8 ใช้ทดสอบหาผลตอบสนองด้านความถี่ของวงจรในรูปที่ 5.6 ได้ดังรูปที่ 5.9 ได้ผลตอบสนองที่ความถี่ประมาณ 50 MHz โดยค่าความต้านทานที่ได้จะอยู่ในช่วง $1\text{-}2 \text{ k}\Omega$ สังเกตว่าเมื่อความต้านทานสูงขึ้นความถี่ที่ออฟจะลดลง โดยเฉลี่ยประมาณ 2 kHz ให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 5.9 ผลการตอบสนองด้านความถี่ของวงจรในรูปที่ 5.6

ค่าความต้านทาน (R_{eq})



ในรูปที่ 5.7 เป็นการพิจารณาหาความสัมพันธ์ของ V_{in} กับ I_{in} โดยการใช้ $V_{DD} = -V_{SS} = 7$ โวลต์ และใช้ $V_c = 2, 3, 4$ และ 5 โวลต์ แต่ถ้าต้องการเปลี่ยนค่า V_{DD} กับ $-V_{SS}$ ไป แต่กำหนดให้ $V_c = 2.5$ โวลต์ ตลอด เพื่อสังเกตดูผลการเปลี่ยนแปลงของค่าความต้านทานโดยดูจากความชัน (slope) ซึ่งก็คืออัตราส่วนของ V_{in} กับ I_{in} นั้นเอง เพื่อจะได้พิจารณาว่าจะเลือกค่าความต้านทานเท่าใดที่จะนำไปใช้งานดังในรูปที่ 5.9 และ 5.10

รูปที่ 5.10 แสดงความสัมพันธ์ระหว่างค่าความต้านทานกับแหล่งจ่ายไฟ ($V_{DD} = -V_{SS}$)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อ U_U7 ศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2.1.3 สรุป

วงจรที่นำเสนอ [29] จะได้ผลการทดสอบค่าความต้านทานเป็นเชิงเส้นสูงเมื่อทำการเปรียบเทียบกับงานที่ผ่านมา แต่ค่าความต้านทานขึ้นอยู่กับค่าศักดาควบคุม โดยถ้าต้องการค่าความต้านทานสูง ๆ ค่าศักดาควบคุมจะน้อยแต่ผ่านความถี่ใช้งานจะต่ำลงอยู่ที่ประมาณ ไม่เกิน 30 MHz

5.2.2 การออกแบบวงจรความต้านทานแบบลอยตัว

ในวิทยานิพนธ์ส่วนนี้จะเสนอเทคนิคหนึ่งในการออกแบบวงจรความต้านทานชนิดปรับค่าได้ด้วยแรงดันแบบลอยตัว โดยอาศัยวงจรทรานส์คอนดักเตอร์ที่มีค่าทรานส์คอนดักแตนซ์มีความเป็นเชิงเส้นสูงเพื่อให้ได้ช่วงกว้างไดนามิกของค่าศักดาอินพุตสูง


ปกติวงจรทรานส์คอนดักเตอร์ก็คือวงจรเปลี่ยนค่าศักดาเป็นกระแสแน่นอนและวงจรความต้านทานแบบลอยตัวก็จัดเป็นการประยุกต์ใช้งานของวงจรทรานส์คอนดักเตอร์ วงจรความต้านทานแบบลอยตัวจะมี 2 แบบคือใช้ศักดาควบคุมและใช้กระแสควบคุมแต่โดยทั่วไปแล้วจะมีความเป็นเชิงเส้นแคบ [24,26,30,31] ซึ่งเป็นผลจากการใช้เทคนิคของคิฟเฟอร์เรนเชี่ยลแพร์จึงทำให้ค่ากระแสด้านเอาต์พุตได้เป็นเชิงเส้น

วงจรที่เสนอในวิทยานิพนธ์นี้จะมีข้อเด่นบางประการเนื่องจากการใช้มอสทรานซิสเตอร์แบบมอสเฟตและค่าความเป็นเชิงเส้นสูงเนื่องจากใช้ค่าศักดาควบคุมและที่สำคัญคือสามารถคัดแปลงใช้เป็นการต้านทานเชิงลบ (negative resistance) ได้โดยการปรับปรุงวงจรบางส่วน แต่ค่าความต้านทานยังคงถูกควบคุมโดยค่าศักดา

5.2.2.1 หลักการนำเสนอ


ในรูปที่ 5.11 แสดงถึงวงจรความต้านทานเชิงบวกแบบลอยตัว โดยในบล็อกละจะเป็นค่าทรานส์คอนดักแตนซ์ที่ปรับค่าได้ด้วยศักดา (voltage-controlled transconductance; VCT) ที่มีค่าทรานส์คอนดักแตนซ์เป็นเชิงเส้นสูง โดยที่ผลต่างของค่ากระแส ($I_1 - I_2$) ที่มีความเป็นเชิงเส้นสูงและถูกควบคุมโดยค่าศักดาควบคุม (V_C) ฉะนั้นค่าความต้านทานถูกควบคุมได้โดยใช้ผลต่างของกระแส ($I_1 - I_2$)

รูปที่ 5.11 วงจรความต้านทานเชิงบวกแบบลอยตัว




เมื่อทำการตัดแปลงวงจรในรูปที่ 5.11 จะได้เป็นวงจรความต้านทานเชิงลบแบบลอยตัวดังแสดงในรูปที่ 5.12 โดยการไขว้จุดต่อกระแส I_1 และ I_2

รูปที่ 5.12 วงจรความต้านทานเชิงลบแบบลอยตัว



ในรูปที่ 5.13 แสดงหลักการใช่วงจรทรานส์คอนดักเตอร์เพื่อให้ได้ค่าทรานส์คอนดักแตนซ์เป็นเชิงเส้นสูง ซึ่งจะทำได้รับค่าความต้านทานเป็นเชิงเส้นสูงตาม เมื่อค่าความแตกต่างของกระแส (differential current) เป็นเชิงเส้นสูง โดยที่ค่าทรานส์คอนดักแตนซ์จะถูกปรับค่าได้ มีด้านการคำนวณว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.13 หลักการวงจรทรานส์คอนดักเตอร์ที่มีค่าเชิงเส้นสูง



ถ้าทรานซิสเตอร์ในรูปที่ 5.13 มีคุณสมบัติเหมือนกันทุกประการและทำงานอยู่ในบริเวณอิมิตัว จะได้ความสัมพันธ์ของค่ากระแส I_1 และ I_2 ดังนี้

$$I_1 = K_1 [V_{in} + V_C - V_t]^2 \quad (5.16)$$

$$I_2 = K_2 [-V_{in} + V_C - V_t]^2 \quad (5.17)$$

เมื่อกำหนดให้ $K = K_1 = K_2$

ดังนั้นค่าความแตกต่างของกระแสจะมีค่าเป็น


$$\Delta I = I_1 - I_2 = 4K [V_C - V_t] V_{in} \quad (5.18)$$

ทำการดิฟเฟอเรนเชียลสมการที่ (5.18) เทียบกับค่าตัวแปร V_{in} จะได้

$$\frac{\partial \Delta I}{\partial V_{in}} = g_m = 4K [V_C - V_t] \quad (5.19)$$

จะพบว่าสมการที่ (5.18) เป็นเชิงเส้นจึงทำให้สมการที่ (5.19) ก็เป็นเชิงเส้นด้วย ทำการปรับปรุงรูปที่ 5.13 เพื่อให้วงจรมีอินพุตโดยอาศัยวงจรบวก/ลบสัญญาณดังแสดงในรูปที่ 5.14 โดยวงจรจะประกอบไปด้วยดิฟเฟอเรนเชียลแอมป์คู่หนึ่ง พร้อมทั้งวงจรสะท้อนกระแส มออสทรานซิสเตอร์ M1 ถึง M6 เป็นดิฟเฟอเรนเชียลและได้ว่า $I_1 = I_4 = I_5$ และ $I_2 = I_3 = I_6$ ซึ่งหาค่าได้จากค่าอัตราส่วนของกระแสเป็น 1:1 ของวงจรสะท้อนกระแส โดยทรานซิสเตอร์ M4 และ M6 อยู่ในลักษณะไบอัสตัวเอง (self-biasing)

รูปที่ 5.14 วงจรบวก/ลบสัญญาณ




เมื่อ $I_1 = I_4 = I_5$ และ $I_2 = I_3 = I_6$ ดังนั้นค่าศักย์ที่เกตของ M4 และ M6 จะมีค่าเท่ากับ

$$V_{o1} = V_1 + V_2 \tag{5.20}$$

$$V_{o2} = -V_1 + V_3 \tag{5.21}$$

ทำการปรับปรุงวงจรในรูปที่ 5.14 จะได้เป็นรูปที่ 5.15 ซึ่งเป็นวงจรทรานส์คอนดักเตอร์ที่มีค่าเชิงเส้นสูงและสมบูรณ์


รูปที่ 5.15 วงจรที่สมบูรณ์ของวงจรทรานส์คอนดักเตอร์ที่มีค่าเชิงเส้นสูง




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณในสมการที่ (5.20) และ (5.21) ในรูปที่ 5.14 จะต่อเข้ากับวงจรในรูปที่ 5.13 ทำให้เป็นวงจรสมบรูณ์ในรูปที่ 5.15 โดยทำการต่อจุด $+V_{in}$ และ $-V_{in}$ เข้ากับจุด V_{o1} และ V_{o2} ตามลำดับ และวงจรในรูปที่ 5.15 ก็จะถูกต่อเข้ากับวงจรควบคุมเพื่อจะได้ควบคุมค่าความต้านทานแบบลอยตัวดังแสดงในรูปที่ 5.16 ซึ่งเป็นวงจรความต้านทานเชิงบวกแบบลอยตัวที่ปรับค่าได้ด้วยศักดา ในทำนองเดียวกันปรับปรุงโดยการสลับค่ากระแสดังในรูปที่ 5.12 จะได้วงจรเป็นดังรูปที่ 5.17 ซึ่งเป็นวงจรความต้านทานเชิงลบแบบลอยตัวที่ปรับค่าได้ด้วยศักดา

รูปที่ 5.16 วงจรความต้านทานเชิงบวกแบบลอยตัวที่ปรับค่าได้ด้วยศักดา



รูปที่ 5.17 วงจรความต้านทานเชิงลบแบบลอยตัวที่ปรับค่าได้ด้วยศักดา



พิจารณารูปที่ 5.16 จะพบว่าค่าความต้านทานเชิงบวกสมมูลจะมีค่าเท่ากับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$R_{eq(+)} = \frac{V_{in}}{(I_1 - I_2)} = \frac{1}{4K[V_C - V_t]} \quad (5.22)$$


โดยค่า R_{eq} ถูกควบคุมโดยค่า V_C แต่ถ้าต้องการค่าความต้านทานเชิงลบสมมูลจะมีค่าเท่ากับ

$$R_{eq(-)} = \frac{V_{in}}{(I_2 - I_1)} = \frac{-1}{4K[V_C - V_t]} \quad (5.23)$$

5.2.2.2 ผลการทดสอบ


การเลียนแบบการทำงานใช้โปรแกรม Pspice โดยใช้ model ของ European Silicon Structure (ES2) กรณี worst case model ใช้ level = 2 โดย $V_{DD} = -V_{SS} = 5$ โวลต์ $I_t = 150 \mu A$ ขนาดของทรานซิสเตอร์ M1 ถึง M4 ส่วน M5 ถึง M8 และ M11, M12, M15 และ M18 ใช้ค่าอัตราส่วน (W/L) = $500 \mu m / 10 \mu m$ เพื่อให้ได้ประสิทธิภาพสูงสุดของการสะท้อนกระแสเนื่องจากวงจรสะท้อนกระแสในรูปที่ 5.18 แสดงความสัมพันธ์ของค่า V_{in} กับ I_o ซึ่งเป็นคุณสมบัติของทรานส์คอนดักแดนซ์ของวงจรในรูปที่ 5.15 ซึ่งจะพบว่ากราฟมีค่าความเป็นเชิงเส้นสูงสำหรับความต้านทานเชิงบวก ในทำนองเดียวกันกับรูปที่ 5.19 เป็นการแสดงความสัมพันธ์ของค่า V_{in} กับ I_o ซึ่งเป็นคุณสมบัติของวงจรในรูปที่ 5.17 โดยค่าความชันของค่าความต้านทานขึ้นอยู่กับค่า V_C

รูปที่ 5.18 ความสัมพันธ์ของค่า V_{in} กับ I_o (ความต้านทานเชิงบวก)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.19 ความสัมพันธ์ของค่า V_{in} กับ I_o (ความต้านทานเชิงลบ)




การทดสอบเพื่อดูย่านการทำงานของวงจรถูกใช้หลักการเดียวกันกับวงจรรูปที่ 5.8 แต่ใช้ V_C ที่ค่าต่าง ๆ กันคือ 1.7, 1.9, 2.1, 2.3 และ 2.5 โวลต์ จะได้ผลตอบสนองด้านความถี่ของวงจรถูกในรูปที่ 5.20 และรูปที่ 5.21 สำหรับค่าความต้านทานเชิงบวกและเชิงลบตามลำดับ

รูปที่ 5.20 ผลตอบสนองด้านความถี่ของวงจรรูปที่ 5.16 ซึ่งเป็นความต้านทานเชิงบวกแบบลอยตัว




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.21 ผลตอบสนองด้านความถี่ของวงจรในรูปที่ 5.17 ซึ่งเป็นความต้านทานเชิงลบแบบลอยตัว



รูปที่ 5.22 แสดงความสัมพันธ์ระหว่างความต้านทานกับแหล่งจ่ายไฟของวงจรในรูปที่ 5.16



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากผลตอบสนองด้านความถี่ดังในรูปที่ 5.20 ได้ผลตอบสนองที่ประมาณ 3.0 MHz ซึ่งเป็นช่วงที่เป็นเชิงเส้น

5.2.2.3 สรุป

วงจรความต้านทานเชิงบวกและเชิงลบแบบลอยตัวชนิดปรับค่าได้ด้วยศักดาที่เสนอนี้ [33] จะมีค่าความเป็นเชิงเส้นสูงเมื่อเปรียบเทียบกับงานที่ผ่านมาแล้ว [24,26,30-32] โดยมีช่วงทำงานอยู่ที่ -1V ถึง 1V และ -500 μ A ถึง 500 μ A และช่วงความถี่ระหว่าง 0 ถึง 3 MHz




บทที่ 6

สรุปผลการวิจัย


ในวิทยานิพนธ์นี้ได้เสนองานวิจัยเพื่อการออกแบบให้อยู่ในลักษณะของบล็อกโดยแต่ละบล็อกจะเป็นวงจรย่อยหรือระบบย่อยของระบบใหญ่ซึ่งง่ายต่อการใช้งานให้เป็นประโยชน์ โดยการออกแบบที่เสนอก็คือวงจรที่คูณความถี่สองเท่า วงจรคูณสัญญาณ วงจรถอดรอกที่สองของสัญญาณ วงจรความต้านทานแบบต่อกราวด์และแบบลอยตัวปรับค่าได้ด้วยแรงดัน โดยแต่ละวงจรที่ออกแบบค่อนข้างจะมีประสิทธิภาพดี การประยุกต์ใช้งานเช่นในวงจรดีเทคยอดขนาดของสัญญาณรูปซายน์ [34] โดยสัญญาณรูปซายน์มีขนาด $= A$ อยู่ในเทอม $\cos(\omega t)$ ฉะนั้นเขียนสมการได้เป็น $A \cos(\omega t)$ แล้วผ่านเข้าวงจรเลื่อนเฟสของสัญญาณ (phase shifter) ขนาด 90 องศา จะได้สัญญาณอีกสัญญาณหนึ่งเป็น $A \sin(\omega t)$ โดยจะมีกรรมวิธีดีเทคยอดขนาดของสัญญาณดังในรูปที่ 6.1

รูปที่ 6.1 วิธีกรดีเทคยอดขนาดของสัญญาณรูปซายน์ [34]



การประยุกต์ใช้งานในรูปที่ 6.2 เขียนอยู่ในระดับการวางเป็นเซลล์ (cell) ที่มีการ layout ไว้ ซึ่งอาจเก็บอยู่ใน Analog standard cell โดยปกติจะถูกออกแบบให้มีขนาดของเซลล์สูงเท่ากัน แต่ต่างกันที่ความกว้างของเซลล์อาจจะได้เป็นดังรูปที่ 6.2. แต่ก็ขึ้นอยู่กับผู้ออกแบบ

รูปที่ 6.2 การจัดการเป็นเซลของบล็อกในรูปที่ 6.1



ฉะนั้นในการออกแบบวงจรมัลติพลายด้วยเซลล์มาตรฐาน (standard cell) ย่อมกระทำได้ง่ายไม่ยาก แต่ปัญหาที่มีมาคือพื้นที่ของชิป (chip) มากโดยเฉพาะช่วงบริเวณรอยต่อของเซลล์ แต่รวดเร็วใช้เวลาน้อยในการต่อหรือประกอบภาพเข้าด้วยกันจึงทำให้ง่ายต่อการนำไปใช้กับวงจรรวมประเภท Custom (Custom IC)

บรรณานุกรม

- [1]. S.-L. Liu and Y.-S. Hwang, "CMOS squarer and four quadrant multiplier," IEEE Trans. Circuits and Syst., vol.42, no.2, Feb. 1995.
- [2]. R.J.W. Barker, "Translinear frequency doubler," Int. J. Electronics, vol.44, no.5, pp.416-464, 1978.
- [3]. C.-Y. Huang, C.-Y. Chen and B.-D. Liu, "Current mode linguistic hedge circuit for adaptive fuzzy logic controllers," Electron. Letts., vol.31, no.17, pp.1517-1519, Aug., 1995.
- [4]. P.R. Gray and R.G. Meyer, "Analysis and design of analog integrated circuits," 3rd edition, John Wiley & Sons, Inc., 1993.
- [5]. K. Dejhan, C. Soonyeekean and F. Cheevasuvit, "A design of MOSFET frequency doubler circuit," Proc. of International Conference on Robotics, Vision and Parallel Processing for Industrial Automation (ROVPIA'96), pp.593-596, Ipoh, Malaysia, Nov. 28-30, 1996.
- [6]. R.L. Geiger, P.E. Allen and N.R. Strader, "VLSI design and techniques for analog and digital circuits," McGraw-Hill, 1990.
- [7]. B. Gilbert, "A precise four-quadrant multiplier with subnanosecond response," IEEE J. Solid-State Circuits, vol.SC-3, pp.365-373, Dec. 1968.
- [8]. B. Gilbert, "A new high-performance monolithic multiplier using active feedback," IEEE J. Solid-State Circuits, vol.SC-9, pp.364-373, Dec. 1974.
- [9]. K. Dejhan, P. Prommee and F. Cheevasuvit, "A single power supply CMOS four-quadrant analog multiplier," Proc. Regional Symposium on Telecommunications, Electronics, Circuits and Systems; RESTECS'96, pp.E-73 - E-78, Bangkok, Thailand, July 6-8, 1996.
- [10]. I. Chaiyasun, K. Dejhan, F. Cheevasuvit and C. Soonyeekean, "A mixed-mode four-quadrant analog multiplier," to be published in Proc. 1998 IEEE Asia Pacific Conference on Circuits and Systems: Micro-electronics and Integration Systems, Chiangmai, Thailand, November 24-27, 1998.

- [11].C.W. Kim and S.B. Park, "New four-quadrant CMOS analogue multiplier," *Electron. Letts.*, vol.23, pp.1268-1270, Nov. 1987.
- [12].R. Viswanathan, "CMOS transconductance element," *Proc. IEEE*, vol.74, pp.222-224, 1986.
- [13].H. Kim and S.B. Park, "Four-quadrant CMOS analogue multiplier," *Electron. Letts.*, vol.28, pp.649-650, Mar. 1992.
- [14].P.E. Allen and D.R. Holberg, "CMOS analog circuit design," Holt Rinehart and Winston, Inc., 1987.
- [15].K. Dejhan, C. Soonyeeekan, T. Busabongkrose and F. Cheevasuvit, "A design of CMOS triode four-quadrant analog multiplier," *Proc. of International Conference on Robotics, Vision and Parallel Processing for Industrial Automation (ROVPIA'96)*, pp.609-612, Ipoh, Malaysia, Nov. 28-30, 1996.
- [16].Y.J. Wong and W.E. Ott, "Function circuits," McGraw-Hill, 1976.
- [17].M. Filanovsky and H.P. Baltes, "Simple CMOS analog square-rooting and square circuits," *IEEE Trans. Circuits and Syst.*, vol.39, no.4, pp.312-315, 1992.
- [18].E. Seevinck and R.F. Wassenaar, "A versatile CMOS linear transconductor/square-law function circuit," *IEEE J. Solid-State Circuits*, vol.SC-22, no.3, pp.336-337, 1987.
- [19].K. Dejhan, C. Soonyeeekan, P. Prommee and F. Cheevasuvit, "An MOSFET square-rooting circuit," *Proc. of International Conference on Robotics, Vision and Parallel Processing for Industrial Automation (ROVPIA'96)*, pp.597-601, Ipoh, Malaysia, Nov. 28-30, 1996.
- [20].I.S. Han and S.B. Park, "Voltage-controlled linear resistor by two MOS transistors and its application to active RC filter MOS integration," *Proc. IEEE*, vol.72, pp.1655-1657, Nov. 1984.
- [21].K. Nay and A. Budak, "A variable negative resistance," *IEEE Trans. Circuits Syst.*, vol.CAS-32, pp.1193-1194, Jan. 1985.
- [22].K. Nay and A. Budak, "A voltage-controlled resistance with wide dynamic range and low distortion," *IEEE Trans. Circuits Syst.*, vol.CAS-30, pp.770-772, Oct. 1981.
- [23].R. Senani and D.R. Bhaskar, "A simple configuration for realizing voltage-controlled impedance," *IEEE Trans. Circuits Syst.*, vol.CAS-39, pp.52-59, Jan. 1992.

- [24].M. Banu and Y. Tsividis, "Floating voltage-controlled resistors in MOS technology," *Electron. Lett.*, vol.18, pp.678-679, July 1982.
- [25].G. Moon, M.E. Zaghloul and R.W. Newcomb, "An enhancement-mode MOS voltage - controlled linear resistor with large dynamic range," *IEEE Trans. Circuits Syst.*, vol.CAS-37, pp.1284-1288, Jan. 1990.
- [26].K. Nagaraj, "New CMOS floating voltage-controlled resistor," *Electron. Lett.*, vol.22, pp.667-668, June 1986.
- [27].G. Wilson and P.K. Chan, "Novel voltage-controlled grounded resistor," *Electron. Lett.*, vol.25, pp.1725-1726, Dec. 1989.
- [28].Z. Wang, "Novel oltage-controlled grounded resistor," *Electron. Lett.*, vol.26, pp.1711-1712, Sep. 1986.
- [29].K. Dejhan, C. Soonyeeakan, P. Prommee and F. Cheevasuvit, "A high performance MOSFET voltage-controlled grounded resistor," *Proc. of International Conference on Robotics, Vision and Parallel Processing for Industrial Automation (ROVPIA'96)*, pp.602-608, Ipoh, Malaysia, Nov. 28-30, 1996.
- [30].S.P. Singh, J.V. Hanson and J. Vlach, "A new floating resistor for CMOS technology," *IEEE Trans. Circuit Syst.*, vol.36, pp.1217-1220, Sep. 1989.
- [31].J. Silva-Martinez, M. Steyaert and W. Sansen, "Very linear CMOS floating resistor," *Electron Lett.*, vol.26, pp.1610-1611, Sep. 1990.
- [32].Z. Wang, "Novel electronically-controlled floating resistors using MOS transistors operating in saturation," *Electron. Lett.*, vol.27, pp.188-189, Jan. 1991.
- [33].K. Dejhan, C. Soonyeeakan, P. Prommee, P. Tooprakai, F. Cheevasuvit and E. Prommas, "A high performance MOSFET voltage-controlled floating resistance circuit," *Proc. of 7th International Symposium on IC Technology, System and Applications: ISIC-97*, Singapore, September 10-12, 1997.
- [34].S. Pookaiyaudom, C. Watanachaiprateep and K. Dejhan, "Peak amplitude detector for sinusoidal signals," *Electronics Lettes.*, vol.15, no.4, pp.127-128, 1979.




ภาคผนวก ก

ทฤษฎีการทำงานของมอส

การทำงานของมอสเฟตทั้ง 2 ประเภทนั้นสามารถอธิบายได้โดยใช้ N-Channel ได้ดังนี้คือ

รูปที่ ก.1 แสดงการไบอัสมอสเฟตแบบเอ็นฮานสม์ที่ชนิด N-Channel




จากภาพที่ ก.1 แสดงการต่อแรงดันต่าง ๆ ให้กับมอสเฟตแบบเอ็นฮานสม์ที่ชนิด N-Channel จากโครงสร้างภายในจะเห็นว่รอบ ๆ ส่วนของซอสและเดรนมีลักษณะเป็นรอยต่อพี-เอ็น (p-n junction) เกิดย่านปลอดพาหะ (depletion region) ขึ้น ถ้าเกตได้รับแรงดันค่าลบในขณะที่ $V_{DS}=0$ จะเกิดสนามไฟฟ้าใน oxide มีทิศทางไปยัง gate electroed จะทำให้ holes ใน p-type substrate ถูกดูดมาบริเวณใกล้ผิวทำให้ majority carrier concentration (hole) บริเวณใกล้ผิวเพิ่มขึ้นกว่าใน substrate ขณะเดียวกัน minority carrier concentration (electron) บริเวณใกล้ผิวจะลดลง เนื่องจากอิเล็กตรอนจะถูกผลักลงไป substrate ต่อไปถ้าเกตได้รับแรงดันค่าบวกน้อย ($V_{GS} > 0$) ในขณะที่ $V_{DS}=0$ จะเกิดสนามไฟฟ้าในออกไซด์มีทิศทางไปยัง Substrate ทำให้โฮล บริเวณใกล้ผิวของ substrate ภายใต้ gate oxide จะถูกผลักออกจาก fixed ionized acceptor ของมันกลับไป substrate ดังนั้นจะเกิด depletion region บริเวณใกล้ผิวขึ้น ต่อมาเมื่อเกตได้รับแรงดันค่าบวกมากขึ้น จนกระทั่งมากกว่าแรงดันค่าบวกค่าหนึ่งเรียกว่า threshold voltage (V_{TO}) นั่นคือ V_{GS}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$> V_{TO}$ จะทำให้สัณยักรวมที่เกทที่มากนี้จะดึงคู่อิเล็กตรอนจำนวนมากจาก p-type substrate มาใกล้ผิวสร้างเป็น n-type region ใกล้ผิวเรียกว่า inversion layer และสภาวะนี้เรียกว่า surface inversion โดย inversion layer หรือ n-type conduction channel จะเกิดขึ้นระหว่าง source region และ drain region ทำหน้าที่เป็นช่องทาง (channel) เดินกระแสระหว่างซอร์คและเดรน ถ้าได้รับแรงดันไฟฟ้าระหว่างเดรนและซอร์ค ดังนั้นถ้าให้แรงดันเดรน-ซอร์คเป็นบวกเล็กน้อย ($V_{DS} > 0$) จะเกิดกระแสไหลจากเดรนไปยังซอร์คได้ ถ้าเพิ่ม V_{DS} เป็นบวกมากขึ้น กระแสก็จะไหลมากขึ้นและถ้าเพิ่ม $V_{DS} = V_{GS} - V_T$ กระแสเดรนจะไหลสูงสุดและจะคงที่ตลอดแม้จะมีการเพิ่ม V_{DS} มากขึ้นอีกก็ตาม ดังแสดงความสัมพันธ์ระหว่าง I_D และ V_{DS} เมื่อเปลี่ยนค่า V_{GS} ในรูปที่ ก.2


รูปที่ ก.2 แสดงความสัมพันธ์ระหว่าง I_D กับ V_{DS} เมื่อเปลี่ยนค่า V_{GS} ของมอสเฟตแบบเอ็นฮานซ์เมนต์ชนิด N-Channel



จากรูปที่ ก.3 แสดงการต่อแรงดันต่าง ๆ ให้กับมอสเฟตแบบดีเพลทซ์ชนิด N-Channel จะเห็นว่า เมื่อไบอัสแรงดันเกทเป็นศูนย์เมื่อเทียบกับซอร์คและให้แรงดันเดรนเทียบกับซอร์คเป็นบวกค่าหนึ่ง จะมีกระแสเดรนไหลแล้วค่าหนึ่งเนื่องจากแชนแนลได้ถูกสร้างไว้แล้วและเมื่อไบอัสแรงดันเกทเป็นลบค่าน้อยเทียบกับซอร์คจะเกิดสนามไฟฟ้าในออกไซด์ที่มีทิศทางไปยัง gate electrode ผลจะผลักอิเล็กตรอนบริเวณใกล้ผิวในแชนแนลให้ออกจาก fixed ionized donor (ประจุบวกอยู่กับที่) ลงมาแชนแนลส่วนล่าง ผลทำให้เกิด depletion region ใกล้ผิวภายในแชนแนลขึ้น ทำให้สภาพความนำไฟฟ้าของแชนแนลลดลง ผลกระแสเดรนไหลน้อยลงและถ้าเกทเป็นค่าลบมากขึ้น ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขึ้นทำให้ depletion region แผ่กว้างเพิ่มขึ้นในแชนแนล จะทำให้สภาพความนำไฟฟ้าของแชนแนลลดลงไปอีก ทำให้กระแสทรานซิสเตอร์ไหลน้อยลงไปอีกและถ้าเกินเป็นลบมาก ๆ ทำให้ depletion region แผ่กว้างเต็มแชนแนล แชนแนลจะไม่นำกระแส กระแสทรานซิสเตอร์จะมีค่าเป็นศูนย์ ซึ่งเรียกการทำงานแบบนี้ว่า การทำงานแบบดีเฟลทชันโหมด (depletion mode) ต่อมาเมื่อไบอัสแรงดันเกตเป็นบวกเมื่อเทียบกับซอร์คจะเกิดสนามไฟฟ้าในออกไซด์ไปยังแชนแนลจะดึงคู่อิเล็กตรอนจาก p-substrate มายังบริเวณแชนแนลมากขึ้น ทำให้สภาพความนำไฟฟ้าของแชนแนลเพิ่มขึ้น กระแสทรานซิสเตอร์ไหลเพิ่มขึ้นมีค่ามากกว่ากระแสทรานซิสเตอร์ขณะ $V_{GS} = 0$ ซึ่งเรียกการทำงานแบบนี้ว่า การทำงานแบบเอ็นฮานซ์เมนต์โหมด (enhancement mode) ดังแสดงความสัมพันธ์ของ I_D และ V_{DS} เมื่อเปลี่ยนค่า V_{GS} ในรูปที่ ก.4

รูปที่ ก.3 แสดงการไบอัสมอสเฟตแบบดีเฟลทชันชนิด N-Channel




จากการทำงานของมอสเฟตจะเห็นว่าเป็นการใช้แรงดันไฟฟ้าควบคุมปริมาณกระแสไฟฟ้า จะมีสมการความสัมพันธ์ของกระแสทรานซิสเตอร์ (I_D) กับแรงดันเกต-ซอร์ค (V_{GS}) และค่าพารามิเตอร์ต่าง ๆ มอสเฟตแสดงได้ในสมการที่ (ก.1) โดยอ้างอิงการไบอัสของมอสเฟตแบบเอ็นฮานซ์เมนต์ชนิด N-Channel ดังนี้

$$I_D = K' \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right] \quad (\text{ก.1})$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- โดยที่ K' = ค่าทรานสคอนดักแตนซ์ (Transconductance) มีค่าเท่ากับ $\mu C_{ox} \left[\frac{W}{L} \right]$
- μ = ค่าสภาพความคล่องตัวของโฮลหรืออิเล็กตรอน (Surface Mobility of Carrier)
- C_{ox} = ค่าความจุไฟฟ้าต่อพื้นที่ของเกตออกไซด์ (Capacitance per Unit Area of the Gate Oxide)
- W = ความกว้างของแชนแนล (Channel Width)
- L = ความยาวของแชนแนล (Channel Length)
- V_{GS} = แรงดันไฟฟ้าระหว่างเกตกับซอร์ซ (Gate-Source Voltage)
- V_{DS} = แรงดันไฟฟ้าระหว่างเดรนกับซอร์ซ (Drain-Source Voltage)
- V_T = แรงดันขั้วเริ่ม (Threshold Voltage)
- I_D = กระแสเดรน

รูปที่ ก.4 แสดงความสัมพันธ์ระหว่าง I_D กับ V_{DS} เมื่อเปลี่ยนค่า V_{GS} ของมอสเฟตแบบดีเพลทชันชนิด N-Channel



การจัดไบอัสการทำงานของมอสเฟตสามารถแบ่งออกได้เป็น 3 ช่วง ขึ้นอยู่กับการพิจารณา $(V_{GS} - V_T)$ โดยสมการทั้งหมดจะอ้างอิงการไบอัสมอสเฟตชนิด N-channel แบบเอ็นฮานเมนท์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. ทำงานช่วงคัทออฟ (Cutoff Region) คือ ทำการไบอัสให้แรงดันไฟฟ้าที่เกตกับซอส (V_{GS}) มีค่าน้อยกว่า V_T ผลทำให้ไม่มีกระแสเดรนไหลดังสมการที่ (ก.2)

$$I_D = 0, V_{GS} < V_T \quad (\text{ก.2})$$

2. ทำงานช่วงไม่อิ่มตัว (Non-Saturation Region) หรือช่วงเชิงเส้น (Linear Region) หรือ (Triode Region) คือเพื่อให้มอสเฟตทำงานในช่วงนี้ต้องทำการไบอัสให้แรงดันไฟฟ้าที่เกตกับซอส (V_{GS}) มากกว่า V_T ขณะเดียวกันให้ค่าแรงดันไฟฟ้าที่เดรนกับซอส (V_{DS}) มีค่าน้อยกว่าค่า ($V_{GS} - V_T$) ดังนั้น

$$I_D = K' \left[(V_{GS} - V_T) V_{DS} - \frac{V_{DS}^2}{2} \right], V_{GS} > V_T; 0 < V_{DS} < (V_{GS} - V_T) \quad (\text{ก.3})$$

ถ้า V_{DS} มีค่าน้อย ๆ หรือไบอัสให้ $0 < V_{DS} \ll (V_{GS} - V_T)$ จะสามารถตัดเทอม $V_{DS}^2/2$ ในสมการที่ (ก.3) ได้และสามารถประมาณสมการได้เป็น

$$I_D \cong K' [(V_{GS} - V_T) V_{DS}], V_{GS} > V_T; 0 < V_{DS} \ll (V_{GS} - V_T) \quad (\text{ก.4})$$

จากความสัมพันธ์อย่างเชิงเส้นในสมการที่ (ก.4) จะแสดงการทำงานของมอสเฟตเป็นค่าความต้านทานที่มีความเป็นเชิงเส้น (R_{DS}) ถูกควบคุมด้วยค่าแรงดันไฟฟ้าของ V_{GS}

$$R_{DS} = \frac{V_{DS}}{I_D} = [K'(V_{GS} - V_T)]^{-1} \quad (\text{ก.5})$$


3. ทำงานในช่วงอิ่มตัว (Saturation Region) คือช่วงนี้จะไบอัสให้แรงดันไฟฟ้าที่เดรนกับซอส (V_{DS}) มากกว่าหรือเท่ากับ ($V_{GS} - V_T$) ดังนั้นจะได้กระแสเดรนในช่วงอิ่มตัวเป็น

$$I_D = K'(V_{GS} - V_T)^2, V_{GS} > V_T; 0 < (V_{GS} - V_T) \leq V_{DS} \quad (\text{ก.6})$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะเห็นว่าสมการกระแสเดรนในช่วงอิ่มตัวที่ได้จะมีค่าคงที่ไม่ขึ้นกับแรงดันไฟฟ้าที่เดรนกับซอส (V_{DS}) แต่จะขึ้นกับค่าแรงดัน ($V_{GS}-V_T$) ซึ่งทำให้สมการเป็นไปตามคุณลักษณะของกฎสมการกำลังสอง (Square-law Equation) นั่นเอง โดยสามารถแสดงกราฟคุณสมบัติการถ่ายโอน (Transfer Characteristic) ในรูปที่ ก.5

รูปที่ ก.5 คุณสมบัติการถ่ายโอน



ภาคผนวก ข

การหาค่า I_0 ของวงจรรูปที่ 2.1

จาก
$$I_d = K(V_{GS} - V_T)^2 \quad ; \quad K = \frac{\mu_o C_{ox}}{2} \frac{W}{L}$$

และ
$$V_{GS} = \sqrt{\frac{I_d}{K}} + V_T$$

$$V_1 = V_a + V_b$$

$$V_{GS5} + V_{GS4} = V_{GS3} + V_{GS1}$$

$$\sqrt{\frac{I_5}{K_5}} + \sqrt{\frac{I_4}{K_4}} = \sqrt{\frac{I_3}{K_3}} + \sqrt{\frac{I_1}{K_1}} \quad (ข.1)$$

จาก
$$K_5 = K_4 = 2K$$

และ
$$K_3 = K_1 = K$$

จะได้
$$I_5 = I_4 = I_B$$

$$\sqrt{\frac{I_B}{2K}} + \sqrt{\frac{I_B}{2K}} = \sqrt{\frac{I_3}{K}} + \sqrt{\frac{I_1}{K}} \quad (ข.2)$$

$$\frac{2\sqrt{I_B}}{\sqrt{2K}} = \frac{\sqrt{I_3} + \sqrt{I_1}}{\sqrt{K}}$$

$$\sqrt{2I_B} = \sqrt{I_3} + \sqrt{I_1} \quad (ข.3)$$

$$\therefore 2I_B = [\sqrt{I_3} + \sqrt{I_1}]^2 \quad (ข.4)$$

จากรูปที่ 2.1 จะได้
$$I_{in} = I_1 - I_3 \quad (ข.5)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ (ข.2)

$$2I_B = I_3 + I_1 + 2\sqrt{I_3 I_1}$$

$$I_B = \frac{I_3}{2} + \frac{I_1}{2} + \sqrt{I_3 I_1}$$

จัดสมการใหม่

$$\begin{aligned} I_3 + I_1 - I_B &= I_B - 2\sqrt{I_3 I_1} \\ &= \frac{I_3}{2} + \frac{I_1}{2} - \sqrt{I_3 I_1} \\ &= \frac{1}{2} [I_3 + I_1 - 2\sqrt{I_3 I_1}] \\ &= \frac{1}{2} [\sqrt{I_3} - \sqrt{I_1}]^2 \end{aligned}$$

คูณ $[\sqrt{I_3} + \sqrt{I_1}]^2$ ทั้งเศษและส่วน

$$= \frac{1}{2} [\sqrt{I_3} - \sqrt{I_1}]^2 \times \frac{[\sqrt{I_3} + \sqrt{I_1}]^2}{[\sqrt{I_3} + \sqrt{I_1}]^2} \quad (\text{ข.5})$$

จากสมการที่ (ข.4) แทนค่าลงในสมการที่ (ข.5) จะได้

$$\begin{aligned} I_3 + I_1 - I_B &= \frac{[(\sqrt{I_1} - \sqrt{I_3})(\sqrt{I_1} + \sqrt{I_3})]^2}{2(2I_B)} \\ &= \frac{[I_1 - I_3]^2}{4I_B} \\ \therefore I_3 + I_1 - I_B &= \frac{I_{in}^2}{4I_B} = I_0 \end{aligned}$$

ในกรณีที่ทำการตัด M4 ออก จะต้องออกแบบให้สมการที่ ข.3 ยังคงเหมือนเดิม
ดังนั้นจากวงจรที่ได้ เมื่อทำการตัด M4 ออก จะได้

$$V_{GS5} = V_{GS3} + V_{GS1}$$

$$\sqrt{\frac{I_5}{K_5}} = \sqrt{\frac{I_3}{K}} + \sqrt{\frac{I_1}{K}}$$

$$\sqrt{\frac{K}{K_5}} \times \sqrt{I_B} = \sqrt{I_3} + \sqrt{I_1}$$

ต้องออกแบบให้สมการเหมือนเดิม ($\sqrt{2I_B} = \sqrt{I_3} + \sqrt{I_1}$)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\sqrt{\frac{K}{K_5}} = \sqrt{2}$$

$$K = 2K_5$$

$$K_5 = K/2$$

อย่างไรก็ตามในการออกแบบวงจร สิ่งที่ต้องคำนึงถึงคือช่วงการทำงานของทรานซิสเตอร์

จากการทำงานในย่านอิ่มตัว $I_d = K(V_{GS} - V_t)^2$ หรือ $V_{GS} = \sqrt{\frac{I_d}{K}} + V_t$

ดังนั้น I_{D5} ต้องมีค่ามากพอที่ $V_{GS5} (= V_{GS3} + V_{GS1})$ ยังคงทำงานในย่านอิ่มตัว และกรณี worst case คือ I_{D5} หรือ I_B ต่ำสุด คือ V_{GS5} ต่ำสุด เท่ากับ $(V_{GS3;min} + V_{GS1;min})$ โดยที่ $V_{GS;min} = V_t$ ดังนั้น V_{GS5} ต่ำสุด $= 2V_t$



ภาคผนวก ก

ผลงานที่ได้รับการตีพิมพ์

- [1]. K. Dejhan, C. Soonyeeekan and F. Cheevasuvit, "A design of MOSFET frequency doubler circuit," Proc. of International Conference on Robotics, Vision and Parallel Processing for Industrial Automation (ROVPIA'96), pp.593-596, Ipoh, Malaysia, Nov. 28-30, 1996.
- [2]. K. Dejhan, C. Soonyeeekan, T. Busabongkrose and F. Cheevasuvit, "A design of CMOS triode four-quadrant analog multiplier," Proc. of International Conference on Robotics, Vision and Parallel Processing for Industrial Automation (ROVPIA'96), pp.609-612, Ipoh, Malaysia, Nov. 28-30, 1996.
- [3]. K. Dejhan, C. Soonyeeekan, P. Prommee and F. Cheevasuvit, "An MOSFET square-rooting circuit," Proc. of International Conference on Robotics, Vision and Parallel Processing for Industrial Automation (ROVPIA'96), pp.597-601, Ipoh, Malaysia, Nov. 28-30, 1996.
- [4]. K. Dejhan, C. Soonyeeekan, P. Prommee and F. Cheevasuvit, "A high performance MOSFET voltage-controlled grounded resistor," Proc. of International Conference on Robotics, Vision and Parallel Processing for Industrial Automation (ROVPIA'96), pp.602-608, Ipoh, Malaysia, Nov. 28-30, 1996.
- [5]. K. Dejhan, C. Soonyeeekan, P. Prommee, P. Tooprakai, F. Cheevasuvit and E. Prommas, "A high performance MOSFET voltage-controlled floating resistance circuit," Proc. of 7th International Symposium on IC Technology, System and Applications: ISIC-97, Singapore, September 10-12, 1997.

ประวัติผู้เขียน

นางสาวชัชรินทร์ สุนธิ์ชัน เกิดเมื่อวันที่ 19 พฤศจิกายน พ.ศ. 2511 จังหวัดชัยนาท ได้รับปริญญาอุตสาหกรรมศาสตรบัณฑิต สาขาวิศวกรรมอิเล็กทรอนิกส์ จากมหาวิทยาลัยเกษมบัณฑิต ปัจจุบันดำรงตำแหน่งอาจารย์ประจำสาขาวิชาอิเล็กทรอนิกส์ มหาวิทยาลัยเกษมบัณฑิต

