

คีย์บอร์ดคอมพิวเตอร์ไร้สาย

WIRELESS COMPUTER KEYBOARD

โดย

น.ส. สุวิทา อังคนาสายัณฑ์ รหัส 36014526

น.ส. อุไร ศรีเหรา รหัส 36014575

อาจารย์ที่ปรึกษา

รศ.ดร. วิวัฒน์ กิรานนท์

อ. วิภา แสงพิสิทธ์

ปฏิญานีพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต

สาขาวิชาวิศวกรรมโทรคมนาคม

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

ปีการศึกษา 2539

เลขหมู่.....

เลขทะเบียน.....27880

วัน, เดือน, ปี 26 ส.ย. 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาโทปีการศึกษา 2539

ภาควิชา วิศวกรรมโทรคมนาคม

คณะ วิศวกรรมศาสตร์ สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เรื่อง คีย์บอร์ดคอมพิวเตอร์ไร้สาย
Wireless Keyboardcomputer

ผู้จัดทำ

1. นางสาว สุวิทา อังคนาสายัณฑ์ รหัส 36014526
2. นางสาว อุไร ศรีเหรา รหัส 36014575



(รศ. ดร. วิวัฒน์ กิรานนท์)

อาจารย์ที่ปรึกษา



(อาจารย์ วิภา แสงพิสิทธิ์)

อาจารย์ที่ปรึกษาร่วม

คีย์บอร์ดคอมพิวเตอร์ไร้สาย (Wireless Computer Keyboard)

บทคัดย่อ

ปริญญานิพนธ์ฉบับนี้เป็นการสร้างคีย์บอร์ดคอมพิวเตอร์แบบไร้สาย ซึ่งสามารถใช้ประโยชน์ได้หลายด้าน เช่น การประชุมแสดงผลผ่านทางจอภาพ โดยผู้ป้อนข้อมูลจะป้อนข้อมูลผ่านทางคีย์บอร์ด ซึ่งจะอยู่ที่ตำแหน่งใดของห้องก็ได้ และแสดงผลผ่านทางจอภาพขนาดใหญ่ หรือจะแสดงผลผ่านจอแสดงผลทุกจอภาพ โดยใช้คีย์บอร์ดเพียงตัวเดียว โดยการต่อโมเด็มเครื่องรับไว้กับเครื่องคอมพิวเตอร์ทุกเครื่องที่จะแสดงผลก็สามารถทำได้ โครงการนี้เป็นการส่งข้อมูลด้วยความถี่วิทยุย่าน ยูเอชเอฟ (UHF) ที่ความถี่ประมาณ 300-400 MHz ซึ่งมีการรบกวนจากภายนอกค่อนข้างน้อย และเป็นการโมดูเลท แบบเอเอสเค (amplitude shift keying ; ASK) ส่วนในภาครับก็จะเป็นภาครับแบบเอเอสเคเช่นเดียวกัน และผ่านวงจรปรับแต่งสัญญาณ เพื่อให้ได้รูปสัญญาณที่ต้องการ

ABSTRACT

This thesis concerns about construction of a wireless computer keyboard, it is available in many ways as monitor display conference. The users press the keyboard in any where. It can display in large monitor or represent for all terminal where it is needed . The wireless computer keyboard will be operate by connected all of computer with modem . It will be transmitted the data by using the frequency range 300-400 MHz UHF radio frequency that nearly no noise effect. The ASK technique is use as modulation.

สารบัญ

บทที่	หน้า
1. บทนำ	1
2. ทฤษฎีที่เกี่ยวข้อง	2
2.1 คีย์บอร์ด	2
2.2 การทำงานพื้นฐานของแป้นพิมพ์	7
2.3 การสื่อสารข้อมูล	12
2.4 การทำงานของไมโครคอนโทรลเลอร์	16
2.5 การใช้งานไทม์เมอร์ / เคาท์เตอร์	19
2.6 การอินเตอร์พรัต	22
2.7 การใช้งานพอร์ตอนุกรม (โหมด 1)	25
2.8 คิวคอลลโมดูล	31
2.9 วงจรออสซิลเลเตอร์	33
3. การออกแบบและวงจรการทำงานของคีย์บอร์ดไร้สาย	37
3.1 ภาคส่ง	37
3.2 ภาครับ	42
4. ผลการทดลอง	46
5. บทวิจารณ์และสรุป	53

ภาคผนวก

กิตติกรรมประกาศ

เอกสารอ้างอิง

สารบัญตาราง

ตารางที่	หน้า
2.1 รหัสสถานของแต่ละที่ย	6
2.2 แสดงหน้าที่ของบิทต่างๆ ของรีจิสเตอร์ TMOD	19
2.3 แสดงโหมดการใช้งานของ TMOD	20
2.4 แสดงสัญลักษณ์แต่ละบิทของ TCON	21
2.5 แสดงสัญลักษณ์หน้าที่ของรีจิสเตอร์ IE	22
2.6 แสดงสัญลักษณ์หน้าที่ของรีจิสเตอร์ IP	23
2.7 แสดงสัญลักษณ์หน้าที่ของรีจิสเตอร์ TCON	24
2.8 แสดงตำแหน่งแอดเดรสของแหล่งการเกิดอินเตอร์รัพท์	25
2.9 แสดงหน้าที่แต่ละบิทของ PCON	25
2.10 แสดงรายละเอียดของแต่ละบิทที่ควบคุมการใช้งานพอร์ต	26
2.11 การเลือกใช้อัตราบอดและกำหนดเบื้องต้น	29

สารบัญรูป

รูปที่	หน้า
2.1 หัวต่อแบบคีน (din)	2
2.2 วงจร 8048 ที่อยู่บนคีย์บอร์ด	3
2.3 โค้ดแกรมการทำงานของ 8259 , 8255 และรีจิสเตอร์ รับข้อมูลคีย์บอร์ด 74LS322	4
2.4 วงจรเปลี่ยนข้อมูลจากอนุกรมเป็นขนาน	4
2.5 แสดงตำแหน่งคีย์ต่างๆ บนคีย์บอร์ดและรหัสสแกนคีย์	5
2.6 ก. การส่งสัญญาณแบบอนุกรม ข. การส่งสัญญาณแบบขนานตายตัว	13
2.7 อักขระในการสื่อสารแบบอะซิงโครนัสสามารถส่งที่เวลาใดๆ	14
2.8 รูปแบบอักขระสำหรับการส่งสัญญาณแบบอะซิงโครนัส	14
2.9 ชนิดของช่องสัญญาณ	15
2.10 บล็อกโค้ดแกรมโครงสร้างของ 8051	16
2.11 แผนภูมิหน่วยความจำของ 8051	17
2.12 รูปแบบการรับส่งข้อมูลในโหมด 1	27
2.13 รูปคลื่นของดิจิตอลโมดูลที่ใช้ในการส่งข้อมูลไบนารี	31
2.14 วงจรฮอสซิลเลเตอร์ที่ใช้การป้อนกลับแบบบวก	34
2.15 วงจรฮอสซิลเลเตอร์แบบฮาร์ทเลย์	35
2.16 เฟสของแรงดันไฟฟ้าในการที่ปคอยล์ Lb จะต่างเฟส 180 องศา เทียบกับแรงดันไฟฟ้าในคอยล์ La	36
3.1 บล็อกโค้ดแกรมของภาคส่ง	37
3.2 สัญญาณที่ส่งออกมาจากคีย์บอร์ด	37
3.3 รูปสัญญาณ	38
3.4 วงจรแปลงสัญญาณทางด้านส่ง	
3.5 FLOW CHART การทำงานของโปรแกรมแปลงสัญญาณทางด้านส่ง	40
3.6 วงจรเครื่องส่ง	41
3.7 บล็อกโค้ดแกรมทางด้านรับ	42
3.8 วงจรแปลงสัญญาณทางด้านรับ	43
3.9 FLOW CHART การทำงานของโปรแกรมแปลงสัญญาณทางด้านรับ	44

สารบัญรูป

รูปที่	หน้า	
3.10	วงจรเครื่องรับ	45
4.1	แสดงสัญญาณ Keyboard data , Keyboard clock เมื่อกดคีย์ A	47
4.2	แสดงสัญญาณ Keyboard data , Keyboard clock เมื่อกดคีย์ Enter	47
4.3	แสดงสัญญาณเมื่อกดคีย์ตัว a ส่งออกจากคีย์บอร์ดซึ่งเป็นการส่งแบบ ซิงโครไนส์เทียบกับเอาต์พุตที่ออกจากวงจรแปลงสัญญาณซึ่งส่งแบบ อะซิงโครไนส์	48
4.4	แสดงสัญญาณ I/p และ o/p ของวงจรแปลงสัญญาณทางด้านส่ง เปรียบเทียบกับ o/p ที่ออกจากวงจรแปลงสัญญาณทางด้านรับเมื่อกด a	49
4.5	รูปขยายของสัญญาณที่ POD0, POD1, และ POD2 ซึ่งเป็น I/p และ o/p ของวงจรแปลงสัญญาณทางด้านส่ง เมื่อกดคีย์ตัวอักษร a	49
4.6	รูปแสดงความถี่ที่ส่งโดยเครื่องส่ง	50
4.7	รูปความถี่ที่ SPAN ออกมา	50
4.8	รูปสัญญาณที่ถูกมอดูเลทและส่งโดยเครื่องส่ง	51
4.9	รูปสัญญาณ I/p ของเครื่องส่งและ o/p ของเครื่องรับซึ่งได้รับการปรับ แต่งแล้ว	51
4.10	รูปแสดงเครื่องคีย์บอร์ดไร้สาย	52

บทที่ 1

บทนำ

คีย์บอร์ดไร้สาย ใช้หลักการของการสื่อสารข้อมูลซึ่งเป็นการส่งข้อมูลที่อยู่ในรูปแบบอนุกรมโดยแปลงสัญญาณจากคีย์บอร์ด ซึ่งคีย์บอร์ดสร้างขึ้นมาโดยใช้หลักการ สแกนคีย์ โดยมีซีพียู 8048 ซึ่งอยู่ในตัวคีย์บอร์ดเป็นตัวจัดการเกี่ยวกับส่วนนี้ โดยมันจะสร้างสัญญาณนาฬิกาและข้อมูล ซึ่งสัญญาณทั้งสองจะส่งออกมาซิงโครไนซ์กัน เราก็เอาสัญญาณนาฬิกาและข้อมูล ไปแปลงเป็นสัญญาณแบบอะซิงโครนัส (asynchronous) ช่องเดียว โดยมีซีพียู 8031 เป็นหัวใจหลักในการจัดการในส่วนนี้ เมื่อได้รับสัญญาณพร้อมที่จะส่งแล้ว ก็ส่งผ่านวงจรโมดูเลท ส่งออกอากาศในย่านยูเอชเอฟ ช่วง 300-400 MHz โดยใช้เทคนิคการส่งแบบ เอเอสเค (Amplitude shift keying) ผ่านออกอากาศไปยังภาครับ แล้วแปลงสัญญาณจากที่รับมาให้เป็นสัญญาณนาฬิกาและข้อมูล จะซิงโครไนซ์กันออกมาตามเดิม โดยใช้ซีพียู 8031 เป็นตัวจัดการในส่วนนี้ จากนั้นก็ต่อเข้ากับระบบของเมนบอร์ด (mainboard) ใช้งานต่อไป และในระบบของคีย์บอร์ดรุ่นใหม่ คีย์บอร์ดไม่ใช่อินพุทของคอมพิวเตอร์อย่างเดียว แต่คีย์บอร์ดจะเป็นเอาท์พุทด้วยคือ จะมีสัญญาณตอบรับกลับมาถึงคีย์บอร์ดด้วย โดยสัญญาณที่ตอบรับกลับมานี้จะทำหน้าที่บอกคีย์บอร์ดอยู่ในสถานะใด เช่น NUM LOCK, CAPS LOCK, SCROLL LOCK เป็นต้น โดยจะแสดงเป็นแอลอีดีบนคีย์บอร์ด แต่สัญญาณที่ตอบรับมานี้เราไม่จำเป็นต้องส่งก็ได้ เพราะคอมพิวเตอร์จะทราบเองว่าอยู่ในสถานะใด เพียงตอบกลับมาแสดงผลที่แอลอีดีบนคีย์บอร์ดเท่านั้น เพราะฉะนั้นเราจึงไม่สนใจไฟที่แสดงผลบนแอลอีดี และส่งข้อมูลเพียงทิศทางเดียวก็เพียงพอ และเนื้อหาในบทต่างๆ จะพูดถึงทฤษฎีที่เกี่ยวข้องคือ เรื่องของคีย์บอร์ด โดยละเอียด และจากนั้นเป็นเรื่องของดิจิตอลโมดูเลชัน (digital modulation) ซึ่งเป็นพื้นฐานสำคัญในการส่งสัญญาณแบบดิจิตอล ต่อมาจะเป็นเรื่องของวงจรออสซิลเลเตอร์ (oscillator) หลักการคำนวณ ออกแบบวงจร และบทต่อมาจะพูดถึงเรื่องการสื่อสารข้อมูลในรูปแบบต่างๆ และเรื่องสุดท้ายเป็นเรื่องของวงจรการทดลอง ผลการทดลอง และบทสรุป

บทที่ 2

ทฤษฎีที่เกี่ยวข้อง

2.1 คีย์บอร์ด


คีย์บอร์ด เป็นอุปกรณ์ที่เชื่อมต่อกับระบบคอมพิวเตอร์ซึ่งทำหน้าที่เป็นอินพุตให้กับระบบเพื่อให้คอมพิวเตอร์สามารถรับคำสั่งและข้อมูลเข้าไปประมวลผลแล้วทำตามขั้นตอนของระบบต่อไป

2.1.1 โครงสร้างของคีย์บอร์ด

โครงสร้างของคีย์บอร์ดโดยทั่วไปจะประกอบไปด้วยแป้นพิมพ์ซึ่งมีประมาณ 101 คีย์ และวงจรภายในประกอบด้วยไมโครโปรเซสเซอร์ โดยมากจะใช้เบอร์ 8048 ซึ่งทำหน้าที่สแกนคีย์บอร์ด และส่งค่าสแกนคีย์บอร์ดมายังเมนบอร์ดของคอมพิวเตอร์ โดยมีขั้วต่อมายังเมนบอร์ดจำนวน 5 เส้น ซึ่งประกอบไปด้วย

- 1) สายของข้อมูล (data)
- 2) สัญญาณนาฬิกา (clock)
- 3) ไฟเลี้ยงขั้วบวก (+5 Volt)
- 4) กราวด์ (ground)
- 5) ขาว่าง (nc)

ลักษณะของหัวต่อจะเป็นหัวต่อแบบดีน (din) โดยมีไดอะแกรมของหัวต่อดังรูปที่ 2.1




รูปที่ 2.1 หัวต่อแบบดีน (din)

2.1.2 การทำงานของคีย์บอร์ด

บนคีย์บอร์ดจะมีชิพ 8048 1 ตัว ทำหน้าที่ในการสแกนตรวจสอบการกดคีย์ ชิพที่อยู่บนคีย์บอร์ดนี้ จะตรวจสอบการกดคีย์ เมื่อมีการกดคีย์ก็จะรับรู้อและส่งข้อมูลออกมาที่รหัสของคีย์นั้นๆ ซึ่งเราเรียกว่า สแกนคีย์

โครงสร้างการต่อคีย์บอร์ดจะวางเป็นเมตริกซ์มี 23 แถว 4 คอลัมน์ โครงสร้างของชิพ 8048 แสดงได้ดังรูปที่ 2.2



รูปที่ 2.2 วงจร 8048 ที่อยู่บนคีย์บอร์ด


สังเกตว่าชิพ 8048 จะอ่านการกดคีย์ การตรวจสอบคีย์ หรือแม้แต่การตรวจสอบข้อผิดพลาด แล้วส่งต่อไปเมนบอร์ดต่อไป จะเห็นว่าค่ารหัสที่ได้จากการกดคีย์ยังไม่ใช้รหัสแอสกี (ASCII) เช่น ถ้ากดคีย์ ESC ซึ่งมีค่าคีย์เป็น 1 จะได้รหัสสแกนเป็น 000001 ถ้ากดคีย์ BREAK (numlock) จะได้รหัสสแกน 1000101 หรือรหัส 45H

อนึ่งค่าที่ได้จากการสแกนคีย์เป็นค่า 7 บิต แต่ 8048 จะเพิ่มบิต 8 ให้เป็น 1 เช่น ถ้ามีการกดคีย์ 'P' 8048 จะอ่านค่าได้ 19H เป็นเลขไบนารี 0011001 แต่ 8048 จะเพิ่ม 1 ให้อีกตัวคือ 10011001 หรือกลายเป็นรหัส 99H การส่งข้อมูลเป็นการส่งแบบอนุกรม ดังนั้นถ้าไม่มีข้อมูลสายข้อมูลที่ส่งมายังเมนบอร์ดจะเป็น '0' และหากเมื่อ 8048 ต้องการส่งข้อมูลมันจะส่งรหัส '1' นำไปก่อนประมาณ 2 มิลลิวินาที แล้วจึงตามด้วยข้อมูล บิต 1 ที่นำหน้าจึงถือว่าเป็นเริ่มต้น

2.1.3 โครงสร้างการทำงานบนเมนบอร์ด


ปกติเมื่อมีการส่งค่ารหัสสแกนคีย์มา รหัสสแกนคีย์นี้มาแบบอนุกรมเข้ามายังไอซี 74LS322 เพื่อเปลี่ยนข้อมูลให้เป็นแบบขนาน เมื่อข้อมูลเข้ามาครบชุดทั้ง 8 บิตแล้ว สัญญาณบิตสูงสุดซึ่งเป็น '1' จะเลยไปเซตฟลิปฟล็อปเพื่อส่ง IRQ1 ไปยัง 8259 เมื่อ 8259 ได้รับ IRQ1 ก็จะส่ง INT มาให้กับ 8088 ชิพผู้รับ INT ก็จะทำงานตามโปรแกรมไบออสที่วางไว้ โดยการอ่านข้อมูลจากพอร์ตรหัสคีย์ ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

8255 ในพอร์ท A เมื่อได้ข้อมูลแล้วก็จะ นำมาเก็บไว้บัฟเฟอร์และส่งเอาที่พุ่ม่วน 8255 มาเก็ยรข้อมูลในรีจิสเตอร์ของ LS322 เพื่อรอรับตัวอักษรตัวใหม่ โครงสร้างของการเชื่อมโยงระหว่าง 8259 กับ 8255 แสดงได้ดังโคดะแกรมรูปที่ 2.3



รูปที่ 2.3 โคดะแกรมการทำงานของ 8259,8255 และรีจิสเตอร์รับข้อมูลคีย์บอร์ด 74LS322

หากจะขยายวงจรส่วนเชื่อมต่อระหว่างหัวต่อ DIN ที่เชื่อมต่อกับคีย์บอร์ดกับเมนบอร์ดคุณ เราจะรับสัญญาณโดยมีฟลิปฟลอป 74LS175 เป็นตัวรับสัญญาณนาฬิกา และ 74LS74 เป็นตัวส่งสัญญาณ IRQ1 ดังรูปที่ 2.4



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.4 วงจรเปลี่ยนข้อมูลจากอนุกรมเป็นขนาน
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปกติสัญญาณ KBDCLK เป็นสัญญาณเชิงโคจรกับการส่งข้อมูลมาจาก 8048 สัญญาณนี้จะได้รับการหน่วงไว้ และทำการทริก 74LS175 เพื่อสร้างสัญญาณให้กับ 74LS322 เพื่อเปลี่ยนข้อมูลอนุกรมเป็นขนาน เมื่อบิตสุดท้ายของรหัสการสแกนส่งครบทั้ง 8 บิตแล้ว ก็จะส่งสัญญาณออกไปยัง 74LS74 เพื่อสร้างสัญญาณ IRQ1 โปรแกรมไบออสจะวางไว้ตรงอินเทอร์พรีตคือ รับตามอินเทอร์พรีต INT 9H ตามฮาร์ดแวร์ เพื่ออ่านรหัสสแกนแล้วส่งต่อไป ซอฟต์แวร์ในโมดูล INT 16H ต่อไป

2.1.4 คำรหัสสแกน

คำรหัสสแกนก็ย คือ ค่าจากตำแหน่งที่ถูกกดแล้ว ซึ่พียู 8048 แปลความหมายเป็นข้อมูลชุดหนึ่ง ซึ่งเรียกข้อมูลของแต่ละชุดนี้ว่า คำรหัสสแกน

ตัวคีย์บอร์ดที่ใช้ในโครงการนี้ เป็นคีย์บอร์ดแบบ XT โดยมีตำแหน่ง ของคีย์และคำรหัสสแกนก็ยแสดงผลเป็นเลขฐาน 16 ดังรูปที่ 2.5 และตารางที่ 2.1

81 ESC	88 F1	8C F2	8D F3	8E F4	8F F5	C0 F6	C1 F7	C2 F8	C3 F9	C4 F10	D7 F11	D8 F12						
A9 ~	82 1	83 2	84 3	85 4	86 5	87 6	88 7	89 8	8A 9	8B 0	8C .	8D =	8E \	8E ←	C5 NUM			CA -
8F TAB	90 Q	91 W	92 E	93 R	94 T	95 Y	96 U	97 I	98 O	99 P	9A [9B]	9C ↵	C7 ↶	C8 ↑	C9 ↷	CE +	
8A CAP	9E A	9F S	A0 D	A1 F	A2 G	A3 H	A4 J	A5 K	A6 L	A7 :	A8 '			C8 ←	CC →	CD →		
AA SHIFT	AC Z	AD X	AE C	AF V	B0 B	B1 N	B2 M	B3 .	B4 /	B5 /	B6 SHIFT		CF ↵	D0 ↓	D1 ↘			
9D CTRL	8E ALT	B9 SPACE						ALT	CTRL					D2 INS	D3 DEL			

รูปที่ 2.5 แสดงตำแหน่งคีย์ต่างๆ บนคีย์บอร์ดและรหัสสแกนก็ย

ตำแหน่ง คีย์	รหัสสแกน (เลขฐานสิบหก)	ตำแหน่ง คีย์	รหัสสแกน (เลขฐานสิบหก)	ตำแหน่ง คีย์	รหัสสแกน (เลขฐานสิบหก)
1	01	29	1D	57	39
2	02	30	1E	58	3A
3	03	31	1F	59	3B
4	04	32	20	60	3C
5	05	33	21	61	3D
6	06	34	22	62	3E
7	07	35	23	63	3F
8	08	36	24	64	40
9	09	37	25	65	41
10	0A	38	26	66	42
11	0B	39	27	67	43
12	0C	40	28	68	44
13	0D	41	29	69	45
14	0E	42	2A	71	46
15	0F	43	2B	71	47
16	10	44	2C	72	48
17	11	45	2D	73	49
18	12	45	2E	74	4A
19	13	47	2F	75	4B
20	14	48	30	76	4C
21	15	49	31	77	4D
22	16	50	32	78	4E
23	17	51	33	79	4F
24	18	52	34	80	50
25	19	53	35	81	51
26	1A	54	36	82	52
27	1B	55	37	83	53
28	1C	56	38		

ตารางที่ 2.1 รหัสสแกนของแต่ละคีย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 การทำงานพื้นฐานของแป้นพิมพ์

ก่อนที่จะเรามาศึกษาถึงการทำงานของแป้นพิมพ์เราต้องทราบก่อนว่า การทำงานของมันมิได้เป็นดังเช่นที่ดูเหมือนจะเป็นเช่นเมื่อเรากดปุ่มใด ๆ บนแป้นพิมพ์แล้วมิได้หมายถึงการส่งตัวอักษรบนปุ่มนั้นเข้าสู่เครื่องคอมพิวเตอร์โดยทันที เช่น เมื่อเรากดปุ่ม A ก็จะมีได้หมายถึงตัวอักษร "A" ในทันทีแต่การทำงานของมันจะผ่านกลไกหลายขั้นตอน ในหัวข้อนี้เราจะได้ศึกษาถึงขั้นตอนการทำงานดังกล่าวและเหตุผลเบื้องหลังการออกแบบการทำงานในลักษณะนี้ เหตุผลที่แป้นพิมพ์ไม่ส่งอักษรของปุ่มที่กดเข้าสู่เครื่องโดยตรง ก็เพราะ

1. ถึงแม้ว่าฮาร์ดแวร์ของคอมพิวเตอร์จะมีประสิทธิภาพสูงมาก แต่มันไม่อยู่ในสถานะที่จะทำงานต่าง ๆ เองได้ มันไม่มีหน้าที่ในการให้ความหมายสิ่งต่าง ๆ แก่มัน ดังนั้นในกรณีนี้ที่กล่าวว่าแป้นพิมพ์เป็นตัวให้ความหมายว่า เมื่อกดปุ่ม A จะหมายถึงตัวอักษร "A" ย่อมไม่เป็นความจริงเพราะแป้นพิมพ์เป็นฮาร์ดแวร์ย่อมไม่สามารถทำหน้าที่ของซอฟต์แวร์ได้

2. จะทำให้การทำงานไม่ยืดหยุ่น เนื่องจากมันไม่ใช่ประเด็นที่สำคัญว่าการกดปุ่ม A แล้วจะต้องหมายถึงตัวอักษร A เท่านั้น แต่สิ่งที่สำคัญสำหรับคอมพิวเตอร์คือ ควรจะมีความยืดหยุ่นสามารถเปลี่ยนแปลงได้ดังนั้นจึงเป็นการดี ถ้าฮาร์ดแวร์ของคอมพิวเตอร์จะไม่บังคับเจาะจงความหมายในการกดปุ่มใด ๆ

เมื่อมีการกดปุ่มใดปุ่มหนึ่งบนแป้นพิมพ์จะเกิดขั้นตอนการทำงานดังนี้คือ แป้นพิมพ์จะรับรู้ว่าการกดปุ่มเกิดขึ้นและทำการบันทึกรหัสสแกนไว้ ปุ่มแต่ละปุ่มจะมีรหัสเฉพาะเรียกว่า รหัสสแกน (scan code) ดังรูปที่ 2.5 ได้แสดงรูปร่างของคีย์บอร์ดมาตรฐานของพีซีและรหัสสแกนเอาไว้

หลังจากนั้นแป้นพิมพ์จะส่งอินเทอร์พิตหมายเลข 9 ให้แก่โปรเซสเซอร์เพื่อบอกกับคอมพิวเตอร์ว่าขณะนั้นได้มีการกดปุ่มบนแป้นพิมพ์เกิดขึ้น ซึ่งก็จะทำให้โปรเซสเซอร์หยุดการทำงานใด ๆ ที่กำลังทำอยู่ไว้ชั่วคราว เพื่อกระโดดไปยังโปรแกรมที่ดูแลจัดการอินเทอร์พิตเสียก่อน อันได้แก่ส่วนของรอมไบออสนั่นเอง

ในจุดนี้รอมไบออสในส่วนที่ดูแลการอินเทอร์พิตจากแป้นพิมพ์ จะเข้ามาทำงานด้วยการดูว่าเกิดอะไรขึ้นที่แป้นพิมพ์ โดยส่งคำสั่งไปยังแป้นพิมพ์เพื่อถามว่าเกิดอะไรขึ้น แป้นพิมพ์จะตอบกลับโดยบอกกับไบออสว่าปุ่มใดถูกกด ซึ่งการโต้ตอบเหล่านี้จะดำเนินผ่านพอร์ตที่แป้นพิมพ์ใช้อยู่ จากนั้นแป้นพิมพ์จะโต้ตอบส่งรหัสสแกนของปุ่มที่ถูกกดไปยังตำแหน่งพอร์ตอีกตำแหน่งหนึ่ง ซึ่งเป็นตำแหน่งที่รอมไบออสใช้ในการอ่าน

ก่อนที่จะศึกษาต่อไปว่ารอมไบออสจะทำอย่างไรกับข้อมูลที่ได้มา เราจะต้องเรียนรู้ ถึงปฏิบัติการขั้นแรกที่เกิดขึ้นที่แป้นพิมพ์ก่อน

ดังที่ทราบแล้วว่าแป้นพิมพ์จะเก็บค่ารหัสสแกนของปุ่มที่ถูกกด และรอจนกระทั่งไบออสเรียกใช้ (ซึ่งเวลาที่รอนี้จะสั้นมากประมาณ $1/1000$ วินาที) ดังนั้นแป้นพิมพ์จึงต้องมีหน่วยความจำขนาดเล็กอยู่ด้วย เพื่อใช้บันทึกค่ารหัสสแกนที่ยังไม่ถูกส่งไปให้กับไบออสเอาไว้ ในบางครั้งเราเรียกเนื้อที่ส่วนนี้ว่าเป็น บัฟเฟอร์ของแป้นพิมพ์ (keyboard buffer) ซึ่งโดยทั่ว ๆ ไปหน่วยความจำที่ว่านี้จะมีขนาดพอที่จะเก็บบันทึกรหัสสแกนไว้ได้จำนวนหนึ่ง อย่างไรก็ตาม มีสิ่งสำคัญสองประการที่คุณควรจะเรียนรู้เกี่ยวกับแป้นพิมพ์ คือ

การใช้งานเพื่อการศึกษานี้เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. แป้นพิมพ์จะเก็บรหัสสแกนทั้งตอนที่เรากดปุ่มและตอนที่ปล่อยปุ่ม โดยค่ารหัสสแกนของการกดปุ่มนี้จะแตกต่างกัน (กล่าวคือ รหัสของการปล่อยปุ่มพิมพ์จะมีค่าเท่ากับรหัสการกดปุ่มบวกด้วย 128 หรือ 80 ในฐาน 16) นั่นคือ เมื่อมีการกดปุ่ม 1 ครั้งที่เป็นพิมพ์ (ซึ่งหมายถึง ต้องมีการกดปุ่มและปล่อยปุ่มนั่นเอง) จะทำให้ไบออสถูกอินเทอร์พรีต 2 ครั้ง ดังนั้นไบออสจึงสามารถรู้ได้ว่าขณะนี้ ปุ่มกำลังถูกกดอยู่หรือถูกปล่อยแล้ว ตัวอย่างเช่น ไบออสจะสามารถรับรู้ได้ว่าคุณกำลังกดปุ่มอักษรตัวใหญ่เพราะปุ่ม ชิฟ (shift) จะถูกกดค้างไว้โดยไม่ปล่อย

2. ในกรณีที่เรากดปุ่มค้างไว้โดยไม่ปล่อยปุ่ม จะเป็นหน้าที่ของส่วนฮาร์ดแวร์ของแป้นพิมพ์ที่จะรับรู้เพราะการกดค้างนั้นนานเกินกว่ากำหนดไว้ (เช่นประมาณครึ่งวินาที) และแป้นพิมพ์ก็จะทำการส่งรหัสสแกนพิเศษอันเป็นรหัสที่หมายถึงการกดปุ่มค้าง (repeat key)

ย้อนกลับมาดูการทำงานของไบออส เมื่อตัวจัดการอินเทอร์พรีตที่ดูแลแป้นพิมพ์ของไบออสเริ่มทำงานมันจะรับค่ารหัสสแกนจากแป้นพิมพ์ (ในคีย์บอร์ดต่างชนิดจะมีรหัสสแกนไม่เหมือนกัน) และจัดการให้ความหมายแก่มัน โดยผ่านการวิเคราะห์อย่างรวดเร็วหลายขั้นตอน เริ่มแรกมันจะตรวจสอบว่า มีการกดปุ่มประเภทพิเศษหรือไม่ บรรดาปุ่มพิเศษประเภทชิฟ ได้แก่ ปุ่มชิฟ (ทั้งทางด้านซ้ายและขวา) ปุ่ม ALT และปุ่ม CTRL ซึ่งถ้ามีการกดมันจะบันทึกว่าอยู่ในสถานะ ชิฟ (shift state) ต่อจากนั้นไบออสจะตรวจสอบว่า มีการกดปุ่มประเภท TOGGLE หรือไม่ ปุ่มประเภทนี้ได้แก่ ปุ่ม CAPS LOCK , NUM LOCK , SCROLL LOCK และ INS ขอให้สังเกตความแตกต่างระหว่างปุ่มประเภท ชิฟ และประเภท TOGGLE ลักษณะการใช้งานของปุ่มประเภท ชิฟ นั้น จะต้องกดค้างไว้และกดปุ่มอื่นตาม ซึ่งจะให้ความหมายที่แตกต่างจากการกดปุ่มอักขระดังกล่าวเฉยๆ (เช่น การกดปุ่ม ชิฟ ตามด้วยปุ่ม a ก็จะทำให้หมายถึง A เป็นต้น) ในขณะที่การกดปุ่มประเภท TOGGLE จะกดเพื่อเปลี่ยนสถานะ เช่น การกด CAPS LOCK จะเป็นการเปลี่ยนสถานะให้การกดปุ่มอักขระในเวลาต่อมากลายเป็นตัวใหญ่หมดและถ้าเรากด CAPS LOCK อีกที ก็จะเปลี่ยนสถานะกลับมาสู่ปกติดังเดิม โดยสรุปแล้วปุ่มทั้ง 2 ประเภทนี้ สามารถส่งผลต่อการแปลงรหัสสแกนได้โดยปุ่มประเภท ชิฟจะส่งผลขณะที่มันถูกกดค้างไว้เท่านั้น ในขณะที่ปุ่มประเภท TOGGLE ส่งผลเมื่อมันอยู่ในสถานะ "ON" สถานะทั้ง 2 ประเภทนี้ (ทั้งปุ่ม SHIFT และ TOGGLE) จะถูกเก็บไว้ในเนื้อที่หน่วยความจำส่วนล่างอันได้แก่ ตำแหน่งแอดเดรส 417 และ 418 (ฐานสิบหก) โดยแต่ละบิตในแต่ละไบท์จะเก็บสถานะภาพของการกดปุ่มเอาไว้กล่าวคือ ในไบท์แรกจะเก็บสถานะของการที่กดปุ่มค้างและไบท์ที่สองจะเก็บสถานะของปุ่ม TOGGLE ต่างๆ ว่าจะป็น "ON" หรือ "OFF"

นอกเหนือจากข้อมูลที่เก็บในตำแหน่งที่ 417 และ 418 แล้วยังมีข้อมูลที่เก็บในตำแหน่ง 496 และ 497 ซึ่งจะไม่ใช่ในคีย์บอร์ดรุ่นเก่าๆ ในเนื้อที่ส่วนนี้จะบรรจุสถานะเอาไว้ว่าปุ่ม ALT หรือ CTRL ด้านขวามือถูกกดค้างไว้หรือไม่ (โดยให้ดูที่บิต 3 และ 2 ของไบท์ที่ 496)

หลังจากที่รวมไบออสได้ตรวจสอบว่า ได้มีการกดปุ่มประเภท ชิฟ และ TOGGLE หรือไม่และอยู่ในสถานะอะไรเป็นที่เรียบร้อยแล้ว มันก็จะตรวจสอบต่อไปว่า ได้มีการกดปุ่มประเภทที่จะทำให้เกิดความหมายพิเศษขึ้นหรือไม่ เช่น กดปุ่ม CTRL - ALT - DEL พร้อมๆ กัน อันทำให้เกิดการบูตดอสขึ้นมาใหม่หรือการกดปุ่ม PAUSE ก็จะทำให้เกิดการหยุดการทำงานชั่วคราวขึ้น ซึ่งเรากำลังจะได้ศึกษารายละเอียดของเนื้อหาส่วนนี้กันต่อไป

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในที่สุดหลังจากตรวจสอบดูแล้วพบว่ามีการกดปุ่ม 2 ประเภทนี้ คือ ปุ่มประเภทชิฟ หรือ ประเภท TOGGLE พร้อมๆ กันกับกดปุ่มอื่นๆ อีกปุ่มหนึ่ง ไบออสจะจัดการให้ความหมายแก่มัน เช่น ตรวจสอบดูแล้วพบว่ามีการกดปุ่ม ชิฟ และปุ่ม a พร้อมกันก็จะหมายถึง "A" แทนที่จะเป็น "a" ความหมายที่ได้นี้แบ่งได้เป็นสองประเภทคือ ประเภทแรกเป็นรหัสแอสกีที่เกิดจากการกดปุ่มแอสกีใดๆ เช่น A, CONTROL-A ส่วนประเภทที่ 2 ได้แก่รหัสพิเศษที่เกิดจากการกดปุ่มพิเศษ เช่น ปุ่มฟังก์ชันต่างๆ หรือปุ่มที่ใช้เลื่อนเคอร์เซอร์ เป็นต้น

ในการเก็บบันทึกรหัสแอสกีและรหัสพิเศษของพีซีนั้น ไบออสจะใช้เนื้อที่ 2 ไบท์ ในการเก็บ โดยถ้าเป็นตัวอักษรแอสกีก็จะเก็บรหัสแอสกีไว้ที่ไบท์แรก (และเก็บรหัสสแกนของปุ่มนั้น ไว้ในไบท์ที่สอง) แต่ถ้าเป็นตัวอักขระพิเศษซึ่งไม่มีรหัสแอสกีก็จะเก็บ 0 ไว้ที่ไบท์แรกและเก็บรหัสของปุ่มก็ยี่พิเศษนี้ไว้ในไบท์ที่ 2

หลังจากที่เรากดปุ่มคีย์ (ซึ่งจะเก็บรหัสสแกนไว้ในไบท์เฟิร์สของคีย์บอร์ด) และไบออสเข้ามาแปลงปุ่มดังกล่าวเป็นข้อมูลสองไบท์แล้วนั้น ข้อมูลทั้งสองไบท์นี้ก็จะถูกเก็บไว้ในไบท์เฟิร์สของไบออสในส่วนที่กันไว้สำหรับคีย์บอร์ด โดยที่ไบออสได้กันเนื้อที่ไว้สำหรับเก็บข้อมูลได้ 32 อักขระและถ้าเกิดการล้นของข้อมูล (over flow) มันจะส่งเสียง beep และตัดข้อมูลที่เข้ามาที่หลัง

หลังจากที่ไบออสแปลความหมายได้แล้ว โปรแกรมของเราก็สามารถไปถึงความหมายนั้นมาได้โดยตรงจากรอมไบออสหรืออาจจะผ่านคอส ซึ่งคอสก็จะไปดึงมาจากรอมไบออสอีกทีและ เนื้อหาทั้งหมดที่กล่าวมาก็เป็นข้อมูลและเหตุการณ์ทางเทคนิคที่เกิดขึ้น เมื่อเราใช้คีย์บอร์ดตามปกติและการที่เราต้องทำความเข้าใจกับความรูพื้นฐานเหล่านี้ ก็เพื่อเป็นหนทางที่สามารถทำให้เราเล่นอะไรแปลกๆ กับคีย์บอร์ดได้

2.2.1 อินเตอร์พต์ INT 9H

สำหรับงานหลักของโปรแกรมไบออสอินเตอร์พต์ INT 9H นั้นก็คือ การนำข้อมูลการกดคีย์ของคีย์บอร์ดผ่านทางไอโอพอร์ท A ของชิป PPI 8255 และจะตีความจากข้อมูลนั้น จากนั้นก็จะนำข้อมูลไปเก็บไว้ในคีย์บอร์ดบัฟเฟอร์ ตำแหน่งของคีย์บอร์ดบัฟเฟอร์จะอยู่ในหน่วยความจำสำรองตอนล่างที่มักเรียกว่า ส่วนเก็บข้อมูลของไบออส (bios data area)

สาเหตุที่ต้องมีการตีความหมายของข้อมูลที่รับมาก็เพราะ ข้อมูลที่ออกมาจากคีย์บอร์ดจะอยู่ในรูปตัวเลขที่เรียกว่า "สแกนโค้ด" สแกนโค้ดนี้ไม่ใช่รหัสของตัวอักษรใดๆ ดังที่ปรากฏบนคีย์บอร์ด แต่เป็นเพียงรหัสที่บอกตำแหน่งของปุ่มที่ถูกกด

นอกจากนี้ อินเตอร์พต์ INT 9H ยังมีหน้าที่ ในการดูสถานะของการกดคีย์ด้วย อันได้แก่ CAP LOCK และ ชิฟ ทั้งสองข้าง เพื่อที่จะสามารถบอกได้ว่า อักขระที่กดนั้นเป็น "A" หรือ "B" เพื่อที่จะกำหนดรหัสแอสกีได้ถูกต้อง ทั้งสแกนโค้ดและรหัสแอสกี ที่ได้จากการตีความหมายจะถูกนำไปเก็บไว้ในคีย์บอร์ดบัฟเฟอร์ ซึ่งเมื่อถึงจุดนี้ก็แสดงว่า INT 9H ได้ทำหน้าที่ของมันครบสมบูรณ์แล้ว ซีพียูก็จะหวนกลับไปทำงานที่หยุดค้างไว้ ณ จุดก่อนที่มันจะถูกสั่งให้ทำการอินเตอร์พต์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2 อินเทอร์พรีต INT 16H

โปรแกรมนี้มีหน้าที่ตรวจสอบข้อมูลมาคอยอยู่ในบัฟเฟอร์แล้วหรือยัง INT 16H นี้ มีฟังก์ชัน 0, 1 และ 2 ฟังก์ชัน

ฟังก์ชัน 0 มีหน้าที่ ในการนำข้อมูลจากคีย์บอร์ดบัฟเฟอร์ส่งให้กับโปรแกรม การใช้งานฟังก์ชันนี้ มีจุดที่จะต้องระมัดระวังอยู่อย่างหนึ่งก็คือ ถ้าเรียกใช้ฟังก์ชัน 0 นี้ กรณีไม่มีข้อมูลในคีย์บอร์ดบัฟเฟอร์แทนที่ฟังก์ชัน 0 จะส่งค่า 0 กลับมายังโปรแกรมใช้งาน กลับเป็นการสร้างขึ้นตอนการรอกอยขึ้น ซึ่งจะรอกอนกว่าจะมีข้อมูลส่งมาเก็บในบัฟเฟอร์ จึงทำให้โปรแกรมใช้งานต้องหยุดรอไปด้วย การที่ INT 16H ต้องสร้างขึ้นตอนการรอกอยขึ้น ก็เพื่อความรวดเร็วในกรณีที่มีการกดคีย์บอร์ดบ่อยและเร็ว ซึ่งทันทีที่ INT 9H นำข้อมูลมาไว้ในคีย์บอร์ดบัฟเฟอร์ INT 16H ฟังก์ชัน 0 ก็จะนำข้อมูลนั้นๆ ไปประมวลผลใช้งานได้ทันทีเช่นกัน

ฟังก์ชัน 1 นั้นจะมีประโยชน์มาก สำหรับโปรแกรมการใช้งานทั่วไปที่ไม่ต้องการรอกอย ในการใช้งานจริงมักใช้ฟังก์ชัน 1 นี้ก่อน แล้วจึงตามด้วยฟังก์ชัน 0 เพื่อตรวจสอบว่ามีข้อมูลในบัฟเฟอร์หรือไม่ ถ้าไม่มีจะโต้กลับไปทำงานอย่างอื่นได้ แต่ถ้ามีข้อมูล จึงค่อยเรียกฟังก์ชัน 0 เพื่อจะรับข้อมูลทั้งหมดเข้ามาทีเดียว

ฟังก์ชัน 2 จะทำหน้าที่ส่งข้อมูลในการกดคีย์พิเศษเพิ่มเติมต่างๆ อันได้แก่คีย์ CAPSLOCK, INSERT, NUM LOCK, ALT, CTRL และคีย์ชิฟ ทั้งสองข้าง

2.2.3 รายละเอียดเพิ่มเติมเกี่ยวกับอินเทอร์พรีต

เนื่องจากหลักการอินเทอร์พรีตเป็นสิ่งที่สำคัญ ที่จะทำให้สามารถเข้าใจถึงขั้นตอนการประมวลผลของฟังก์ชันการรับคีย์บอร์ด ดังนั้นจะขอกล่าวรายละเอียดเพิ่มเติมเล็กน้อย ที่เกี่ยวกับขั้นตอนการทำงานของอินเทอร์พรีตว่ามีขั้นตอนอะไรเกิดขึ้นบ้างสำหรับซีพียูในตระกูล 8086 จะมีวิธีการตอบสนองต่อคำสั่ง INT ซึ่งเป็นซอฟต์แวร์อินเทอร์พรีตเช่นเดียวกับฮาร์ดแวร์อินเทอร์พรีตคือ เมื่อเกิดการอินเทอร์พรีตขึ้นซีพียูจะถูกควบคุมโดยโปรแกรมที่มีชื่อว่า รูทีน จัดการอินเทอร์พรีตคำสั่ง INT จะใช้คู่กับคำสั่ง IRET ซึ่งเป็นการคืนการควบคุมซีพียูไปให้กับโปรแกรมที่เรียกอินเทอร์พรีตสำหรับขั้นตอนการใช้คำสั่ง INT โดยละเอียด ดังนี้

เมื่อมีการใช้ INT เกิดขึ้นโดยมีสาเหตุจากฮาร์ดแวร์ภายนอก หรือส่งภายในโปรแกรมเองก็ตาม ซีพียูจะเก็บสถานะปัจจุบันของแฟล็กเรจิสเตอร์ไว้ โดยการเก็บไว้ในสแตค (stack) จากนั้นจะเคลียร์อินเทอร์พรีตแฟล็ก (IF) และแทร็ปแฟล็ก (TF) ให้มีค่าเป็น 0 ในการเคลียร์ IF นี้จะมีเช่นเดียวกับคำสั่งเคลียร์อินเทอร์พรีต (CLI) คือในระหว่างนั้นซีพียูจะไม่อนุญาตให้มีการเรียกอินเทอร์พรีตซ้อนเข้าไปอีก จนกว่าชบวนการอินเทอร์พรีตจะทำงานเสร็จ ตัวอย่างเช่น การรับและเก็บข้อมูลจากพอร์ทที่ใช้ในการสื่อสารในกรณีที่โปรแกรมมีขนาดยาว ซีพียูจะอนุญาตให้สามารถเรียกใช้อินเทอร์พรีตได้อีกครั้ง ถ้าข้อมูลที่รับมาจากพอร์ทสื่อสารอยู่ในความปลอดภัยแล้ว ซึ่งการอนุญาตในลักษณะนี้จะกระทำโดยใช้คำสั่งเซตอินเทอร์พรีต (STI) ซึ่งถ้าโปรแกรมจัดการอินเทอร์พรีตยาวไม่มากนักก็จะไม่นิยมใช้คำสั่ง STI นั่นก็คือจะไม่อนุญาตให้อินเทอร์พรีตจนกว่างานอินเทอร์พรีตที่อยู่นั้นจะเสร็จ ดูหน้าไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต่อมาไมโครโปรเซสเซอร์จะเก็บค่าของเซกเมนต์รีจิสเตอร์ CS ไว้ในสแตคเพื่อที่จะนำเซกเมนต์รีจิสเตอร์ CS ไปโหลดค่าแอดเดรสเซกเมนต์ของโปรแกรมอินเตอร์พต์ ที่เก็บไว้ในตารางอินเตอร์พต์เวกเตอร์มาใส่ไว้ ซึ่งในส่วนตารางอินเตอร์พต์นี้จะอยู่ในตำแหน่งเริ่มต้นของหน่วยความจำ โดยสามารถคำนวณตำแหน่งหน่วยความจำที่เก็บแอดเดรสเริ่มต้นของโปรแกรมอินเตอร์พต์ได้ จากการเอา 4 คูณหมายเลขอินเตอร์พต์ ถ้าที่ได้จะเป็นตำแหน่งที่เห็นค่าออฟเซตและเอาตำแหน่งดังกล่าว บวกด้วย 2 ก็จะได้ ค่าตำแหน่งตามตารางอินเตอร์พต์เวกเตอร์ จะเก็บแอดเดรสของออฟเซตก่อน แล้วจึงเก็บแอดเดรสของเซกเมนต์ ยกตัวอย่างเช่น INT 9H แอดเดรส 36,37 จะเก็บตำแหน่งของออฟเซตและแอดเดรส 38,39 จะเก็บตำแหน่งของเซกเมนต์ ส่วนรีจิสเตอร์ PC หรือ IP ก็จะถูกเก็บไว้ในสแตคเช่นเดียวกัน เพื่อที่ว่าจะได้นำตำแหน่งของออฟเซตของโปรแกรมอินเตอร์พต์ที่พบในตารางมาใส่ ซึ่งจะมีค่าเท่ากับหมายเลขอินเตอร์พต์ คูณ 4 นั้นเอง

มาถึงขั้นตอนนี้ การควบคุมการทำงานก็จะอยู่ที่คำสั่งในตำแหน่ง ซึ่งชี้โดยค่าที่บรรจุลงไปใหม่ในรีจิสเตอร์ CS และ IP คือ CS : IP ซึ่งตำแหน่งนี้ก็คือ ตำแหน่งเริ่มต้นของโปรแกรมอินเตอร์พต์โดยปกติแล้วสิ่งแรกที่โปรแกรมอินเตอร์พต์จะทำก็คือ การอนุญาตให้มีการเรียกอินเตอร์พต์ซ้อนขึ้นมาได้ โดยการใช้คำสั่ง STI ในการทำงานของโปรแกรมอินเตอร์พต์นั้น อาจจะมีการเปลี่ยนแปลงของรีจิสเตอร์ต่างๆได้ แต่จะต้องกระทำหลังจากได้เก็บค่าเหล่านั้นไว้ในสแตคแล้ว หลังจากเสร็จงานของโปรแกรมอินเตอร์พต์แล้ว ตัวจัดการอินเตอร์พต์จะนำค่าของรีจิสเตอร์ต่างๆ กลับออกมาจากสแตค แล้วใส่ไว้ในรีจิสเตอร์เหมือนกับตอนก่อนทำอินเตอร์พต์ และถ้าเป็นการจัดการสำหรับฮาร์ดแวร์อินเตอร์พต์แล้ว จะมีการส่งคำสั่งแสดงการสิ้นสุดของตัวจัดการไปยังตัวควบคุมอินเตอร์พต์ (pic:programmable interrupt control) เพื่อเป็นการบอกว่สิ้นสุดกระบวนการอินเตอร์พต์แล้ว สิ่งสุดท้ายที่ตัวอินเตอร์พต์จะทำก็คือ คำสั่ง IRET ซึ่งจะเป็นการคืนการควบคุมไปยังโปรแกรมที่ทำการประมวลผลก่อนการเกิดอินเตอร์พต์ โดยในขั้นตอนนี้ จะทำในทำนองตรงกันข้ามกับขั้นตอนในตอนแรก คือข้อมูล 2 ไบต์ที่อยู่ในตำแหน่งสูงสุดบนสแตคจะถูกนำมาใส่ไว้ในรีจิสเตอร์ PC หรือ IP คำนี้คือ ออฟเซตของคำสั่งต่อไปที่จะถูกประมวลผล จากนั้นก็จะนำข้อมูลในสแตค 2 ไบต์ถัดมาใส่ไว้ในเซกเมนต์รีจิสเตอร์ CS ซึ่งคำนี้คือค่าเซกเมนต์ของคำสั่งต่อไปที่จะประมวลผล ส่วนข้อมูล 2 ไบต์สูงสุดท้าย จะเป็นค่าของแฟล็กรีจิสเตอร์ ก็เป็นอันว่า ตอนนีการควบคุมได้ย้ายมาอยู่ที่โปรแกรมที่ถูกขัดจังหวะราบถ้วนเหมือนเดิม เนื่องจากว่าสถานะการทำงานของโปรแกรม โดยเฉพาะอย่างยิ่งค่าในรีจิสเตอร์จะถูกเก็บในที่เดิม ดังนั้นโปรแกรมที่ถูกขัดจังหวะจะไม่รู้เลยว่าเกิดอะไรขึ้นและจะดำเนินการไปตามปกติโดยไม่มีการสูญหายของข้อมูล

จะเห็นว่าการใช้วิธีการค้นหาตำแหน่ง โดยอาศัยข้อมูลในตารางอินเตอร์พต์เวกเตอร์นี้ จะเป็นการง่ายที่เราจะเปลี่ยนโปรแกรมอินเตอร์พต์ โดยไม่ต้องเปลี่ยนแปลงฟังก์ชันการทำงานของไมโครโปรเซสเซอร์ ซึ่งทำได้ โดยการเข้าไปแก้ไขข้อมูลที่เก็บไว้ในตารางอินเตอร์พต์เวกเตอร์โปรแกรมนั้น อาจจะถูกแตกต่างกันบ้างเป็นเรื่องธรรมดาสำหรับ DOS รุ่นใหม่ อย่างเช่น DOS 3.X จะมีโปรแกรมอินเตอร์พต์ที่แตกต่างจาก DOS ซึ่งก็ทำนองเดียวกับไบออสอินเตอร์พต์ IBM PC/AT และเครื่องที่เลียนแบบก็มีความแตกต่างด้วย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.3 การสื่อสารข้อมูล

2.3.1 การส่งข้อมูลแบบอนุกรม และ แบบขนาน (Serial vs. Parallel)

ข้อมูลอาจจะส่งผ่านโดยใช้สายคู่เดียวคือ เป็นการส่งผ่านแบบอนุกรม (serial) หรือใช้หลายคู่สายคือ เป็นการส่งผ่านแบบขนาน (parallel) ในการส่งข้อมูลแบบอนุกรม ข้อมูลใบนานี่จะถูกส่งออกไปครั้งละ 1 บิตที่เวลาหนึ่ง ส่วนในการส่งข้อมูลแบบขนาน ข้อมูลแต่ละบิตจะมีสายส่งเฉพาะ และทุกบิตของข้อมูลที่แต่ละสายส่ง จะถูกส่งออกไปในเวลาเดียวกัน รูปที่ 2.6 (ก) แสดงตัวอย่างของการส่งข้อมูลแบบอนุกรมจากเทอร์มินอลไปยังคอมพิวเตอร์สำหรับรูปแบบไบนารี 01000100 บิตข้อมูลภายในระบบคอมพิวเตอร์ เป็นตัวอย่างหนึ่งของการส่งข้อมูลแบบขนาน ดังแสดงในรูปที่ 2.6 (ข)

การส่งข้อมูลแบบขนานย่อมเร็วกว่าส่งข้อมูลแบบอนุกรม เพราะว่าทุกบิตถูกส่งออกไปพร้อมกัน ดังนั้น การส่งข้อมูลแบบขนานจะถูกนำมาใช้สำหรับการทำงานภายในคอมพิวเตอร์ เช่น การส่งผ่านข้อมูลระหว่างซีพียูกับหน่วยความจำ (memory) หรือระหว่างซีพียูและไอโอชิพ (I/O chip) และระหว่างหน่วยความจำกับไอโอชิพ เป็นต้น

อย่างไรก็ตามการใช้สายหลายๆ เส้น จะรุ้ง ราคาสูงและรับสัญญาณรบกวนได้ง่าย ถ้าเอาการส่งข้อมูลแบบขนานมาใช้กับ การส่งข้อมูลระหว่างคอมพิวเตอร์กับคอมพิวเตอร์ หรือระหว่างคอมพิวเตอร์กับอุปกรณ์รอบนอก (peripheral equipments) เช่น แป้นพิมพ์กับจอภาพเครื่องพิมพ์ หรือ พล็อตเตอร์ เป็นต้น แม้ว่าบางระบบจะใช้การส่งข้อมูลแบบขนานกับการส่งผ่านข้อมูลไปยังอุปกรณ์รอบนอก

ส่วนใหญ่จะใช้แบบอนุกรม มีไอโอชิพซึ่งสามารถแปลงข้อมูลแบบขนานจากซีพียูเพื่อเป็นแบบอนุกรมก่อนที่จะส่งข้อมูลออกไป และไอโอชิพเหล่านี้ก็สามารถรับข้อมูลแบบอนุกรม และแปลงกลับมาเป็นแบบขนาน เพื่อว่ามันจะสามารถอ่านได้โดยซีพียูหรือหน่วยความจำ เพราะว่าการสื่อสารข้อมูลเกิดขึ้นระหว่างคอมพิวเตอร์ หรือคอมพิวเตอร์กับอุปกรณ์รอบนอก (peripheral) ดังนั้นในโครงการนี้จะกล่าวถึง หรือเกี่ยวข้องกับ การส่งข้อมูลแบบอนุกรมมากกว่าแบบขนาน โดยในหัวข้อต่อไปจะพูดถึงชนิดต่างๆ ของการส่งข้อมูลแบบอนุกรม

2.3.2 การส่งข้อมูลอนุกรมแบบอะซิงโครนัส (Asynchronous) กับแบบซิงโครนัส (Synchronous)


การสัญญาณแบบอนุกรมนั้น แบ่งออกเป็นสองวิธีคือ การส่งสัญญาณแบบอะซิงโครนัสและการส่งแบบซิงโครนัส เพื่อให้ตัวส่งและตัวรับสามารถทำงานสอดคล้องกันได้ทั้งคู่ ต้องใช้วิธีการส่งสัญญาณแบบเดียวกัน ตัวรับต้องสามารถตรวจจับการเริ่มต้นและการสิ้นสุดของอักขระ (character) 1 ตัวให้ได้ สำหรับการส่งข้อมูลแบบอะซิงโครนัส และเริ่มต้นการสิ้นสุดของบิตของอักขระสำหรับการส่งข้อมูลแบบซิงโครนัส

2.3.2.1 การส่งสัญญาณแบบอะซิงโครนัส (Asynchronous Transmission)

แบบอะซิงโครนัส หมายความว่า ที่เวลาหนึ่งอักขระ 1 ตัวสามารถถูกส่งออกไปได้ การส่งข้อมูลแบบอะซิงโครนัสจะใช้กับการส่งข้อมูลที่มีความเร็วต่ำ (น้อยกว่า 19,200 bit per second [bps]) การคำนวณว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และใช้อุปกรณ์ราคาไม่แพงนัก เช่น CRT เทอร์มินอล , เครื่องพิมพ์และพล็อตเตอร์
 ความนิยมในการส่งข้อมูลแบบนี้ เพราะว่ามันจะถูกออกแบบง่าย


เป็นวิธีที่ได้รับความนิยม




รูปที่ 2.6 ตัวอย่างของ ก. การส่งสัญญาณแบบอนุกรม
 ข. การส่งสัญญาณแบบขนานด้วยตัว

ซึ่งสามารถลดต้นทุนในการผลิตได้ วิธีนี้ยังอนุญาตให้มีการต่อเนื่องข้อมูล (bursts of data) กล่าวคือ เวลาระหว่างอักขระไม่จำเป็นต้องเท่ากัน เปรียบเทียบได้กับการพิมพ์หนังสือ คือ เวลาระหว่างการกดแป้นพิมพ์ของอักขระแต่ละตัวไม่จำเป็นต้องเท่ากัน อันอาจเนื่องมาจากค่าที่กำลังพิมพ์ ตำแหน่งของอักขระบนแป้นพิมพ์ หรือการกดปุ่มยกแคร่พิมพ์ หรือการสัมผัสแป้นพิมพ์หนักเบาของผู้พิมพ์ เป็นต้น รูปที่ 2.7 แสดงตัวอย่างการส่งคำว่า "DATA" จากเทอร์มินอล ไปยังคอมพิวเตอร์ ด้วยช่วงเวลา (time intervals) ที่แตกต่างกันระหว่างแต่ละอักขระ อะซิงโครนัสเป็นเทอมที่ทำให้เข้าใจผิดได้ง่าย เพราะว่าความหมายของมันแสดงให้เห็นว่า ไม่สัมพันธ์กันระหว่างตัวส่งและตัวรับจริงๆ แล้ว ตัวรับจะสัมพันธ์กันสำหรับแต่ละอักขระที่รับเข้ามา โดยการใช้อนุพัทธ์ (start bit) ของแต่ละอักขระ รูปที่ 2.8 แสดงรูปแบบของการส่งข้อมูลแบบอะซิงโครนัส จะเห็นว่า ในการส่งอักขระ 1 ตัว แบบอะซิงโครนัสประกอบด้วย 4 ส่วนด้วยกันคือ บิตเริ่มต้น (start bit), บิตข้อมูล

(data bit) , บิตพาริตี (parity bit) และบิตหยุด (stop bit [อาจมีได้ 1, 1.5, หรือ 2 บิต]) แม้ว่าบิตพาริตีจะเป็นตัวเลือกก็ มีหรือไม่มีก็ได้ แต่ระบบส่วนใหญ่จะใช้มัน ดังเราจะดูจากตัวอย่าง โดยมีทั้งการใช้และไม่ใช้บิตพาริตี



รูปที่ 2.7 อักขระในการสื่อสารแบบอะซิงโครนัสสามารถส่งที่เวลาใดๆ




รูปที่ 2.8 รูปแบบอักขระสำหรับการส่งสัญญาณแบบอะซิงโครนัส

แม้ว่าระบบการสื่อสารแบบอะซิงโครนัสง่ายต่อการออกแบบสร้างและใช้ แต่เป็นแบบวิธีการส่งข้อมูลที่ไม่ค่อยมีประสิทธิภาพ เนื่องจากในการส่งข้อมูลแต่ละอักขระอย่างน้อยที่สุด จะต้องประกอบด้วยบิตเริ่มต้น 1 บิต และบิตหยุด 1 บิต ซึ่งผลอันนี้เราเรียกว่า เป็นค่า overhead factor โดยสามารถแสดงเป็นเปอร์เซ็นต์ของค่า overhead หรือจำนวนบิตที่ต้องสิ้นเปลืองเสมอไปในการส่งข้อมูลทุกอักขระ

2.3.3 โหมดการสื่อสาร (Communication Modes)

การสื่อสารแบ่งออกได้เป็น 3 แบบคือ การส่งข้อมูลแบบทางเดียว (simplex) แบบกึ่งสองทาง (half-duplex) และแบบสองทาง (full-duplex) รูปที่ 2.9 แสดงตัวอย่างของแต่ละระบบที่กล่าวมาในการส่งข้อมูลแบบทางเดียว ข้อมูลจะถูกส่งไปในทิศทางเดียวเสมอ รูปที่ 2.9 (ก) แสดงการส่งข้อมูลจากจุด A ไปยังจุด B เนื่องจากไม่มีทางย้อนกลับ (nonreturn path) ไม่มีทางที่อุปกรณ์ที่จุด B จะส่งสัญญาณมาที่จุด A ตัวอย่างของการส่งแบบทางเดียว (simplex) ที่เห็นได้ง่ายๆ คือ การส่งโทรทัศน์และวิทยุกระจายเสียงข่าวสารจะถูกส่งไปในทิศทางเดียว ไม่มีทางที่จะส่งข่าวสารจากผู้รับกลับไปยังสถานีส่งการคำ ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสื่อสารแบบกึ่งสองทาง (half-duplex) ยอมให้การส่งจากจุด A ไปยังจุด B และจากจุด B ไปยังจุด A ได้ แต่คนละเวลากัน ตัวอย่างการใช้งานการส่งข้อมูลแบบกึ่งสองทางนั้น ช่องสัญญาณที่ใช้ต้องเป็นแบบ "TURNED AROUND" นี้คือข้อเสียของการนำไปใช้งาน เพราะว่าอุปกรณ์ที่จุด A ต้องหยุดการส่งเสียก่อน จุด B จึงจะสามารถส่งได้ การส่งวิทยุแบบสองทาง (two-way radio) เป็นตัวอย่างของช่องสัญญาณแบบกึ่งสองทาง (half-duplex) เพราะว่าคนหนึ่งต้องบอก "ยกเลิก" ช่องสัญญาณเสียก่อน คนที่สองถึงจะสามารถส่งได้




รูปที่ 2.9 ชนิดของช่องสัญญาณ แบบ

- (ก) ทางเดียว (simplex)
- (ข) กึ่งสองทาง (half-duplex)
- (ค) สองทาง (full-duplex)

การสื่อสารแบบสองทาง (full-duplex) สามารถส่งข้อมูลจาก A ไปยัง B และจาก B ไปยัง A ได้ ในขณะเดียวกันเครือข่ายโทรศัพท์เป็นแบบสองทาง (full-duplex) แม้ว่าจะเป็นการไม่สุภาพแต่คู่สนทนาสามารถพูดสวนกันได้ในเวลาเดียวกัน

2.4 โครงสร้างและการทำงานของไมโครคอนโทรลเลอร์ตระกูล 8051

บล็อกโคอะแกรมของโครงสร้างภายใน แสดงได้ดังรูปที่ 2.10



รูปที่ 2.10 บล็อกโคอะแกรมโครงสร้างของ 8051

โครงสร้างหลักของ ไมโครคอนโทรลเลอร์ 8051 ประกอบด้วย

- CPU ขนาด 8 บิต
- มีวงจรถอดสซิลเลเตอร์(OSCILLATOR) ในตัว
- มีหน่วยความจำแบบรอม ขนาด 4 กิโลไบต์ (ใน 8031 จะไม่มี)
- มีหน่วยความจำแบบแรม ขนาด 128 ไบต์
- มีรีจิสเตอร์สำหรับหน้าที่พิเศษ 21 รีจิสเตอร์
- มีสายนำสัญญาณสำหรับเชื่อมต่อกับอุปกรณ์ภายนอก 32 เส้น
- สามารถต่อหน่วยความจำภายนอกได้ 64 กิโลไบต์
- มีไทมเมอร์/เคาน์เตอร์(TIMER/COUNTER) ขนาด 16 บิต จำนวน 2 ชุด
- มีโครงสร้างของการอินเทอร์รัพท์(INTERRUPT)ได้ 5 แห่ง ประกอบด้วยความสำคัญ 2 ระดับ
- มีพอร์ตทำงานแบบ ฟูลดูเพล็กซ์(FULL DUPLEX) 1 พอร์ต
- สามารถอ้างอิงแอดเดรส(ADDRESS) แบบบิตได้ในกรณีที่มีการประมวลผลแบบบูลีน (BOOLEAN)

ลักษณะการจัดการของหน่วยความจำจะเป็นดังรูปที่ 2.11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- SCON SERIAL COUNTER
- SBUF SERIAL DATA BUFFER
- PCON POWER CONTROL

หน่วยความจำภายในที่ใช้เก็บข้อมูลจะถูกแบ่งออกเป็นสองส่วนคือ แอดเดรส 0 ถึง 127 ใช้เก็บข้อมูลภายใน และแอดเดรสที่ 128 ถึง 255 จะทำหน้าที่ เป็นรีจิสเตอร์ที่ทำหน้าที่พิเศษตามชื่อที่กำหนด และมีตำแหน่งที่แน่นอน เฉพาะที่ส่วนแรกตั้งแต่แอดเดรส 0 ถึง 31 จะถูกแบ่งออกเป็น 4 กลุ่มๆ ละ 8 ไบท์ เรียกแต่ละกลุ่มว่า รีจิสเตอร์แบงก์ (BANK REGISTER) 0 ถึง 3 เรียงกันไปตามลำดับ แต่ละแบงก์จะประกอบด้วย รีจิสเตอร์สำหรับใช้งานทั่วไปอีก 8 ตัว เริ่มจาก 0 ถึง 7 เรียงไปตามลำดับเช่นกัน หรือจะเรียกใช้งานตามค่าแอดเดรสโดยตรงเลยก็ได้

สำหรับรายละเอียดของรีจิสเตอร์ที่ทำหน้าที่พิเศษต่างๆ เป็นดังนี้

- แอ็กคิวมูลเตอร์ (ACCUMULATOR) เป็นรีจิสเตอร์ที่ใช้เก็บข้อมูล หรือ ผลลัพธ์ของคำสั่ง
- รีจิสเตอร์ B เป็นรีจิสเตอร์ ที่ใช้งานเฉพาะคำสั่ง การคูณและ การหาร เท่านั้น
- สแต็กพอยเตอร์ (STACK POINTER) เป็นรีจิสเตอร์ขนาด 8 บิต ค่าของสแต็กจะอยู่ที่ใดๆ ของหน่วยความจำแรมจำนวน 128 ไบท์ภายในชิพ เมื่อ 8051 ถูกรีเซ็ต (RESET) ค่าสแต็กจะถูกกำหนดเริ่มต้นไว้ที่ 07H

- ดาต้าพอยเตอร์ (DATA POINTER) เป็นรีจิสเตอร์ขนาด 16 บิต แยกออกเป็นไบท์สูง (DPH) และ ไบท์ต่ำ(DPL) หน้าที่หลักคือ เอาไว้เก็บค่าแอดเดรสจำนวน 16 บิต

- พอร์ต 0 ถึง 3 จะเป็นพอร์ตขนาด 8 บิต ที่สั่งให้เป็นอินพุต (INPUT) หรือ เอาท์พุท (OUTPUT) ก็ได้ และแบบที่ค้างสถานะทางลอจิกไว้ได้ โดยสั่งผ่านทางรีจิสเตอร์ที่ทำหน้าที่พิเศษ คือ รีจิสเตอร์ P0 ถึง P3 พอร์ต 0 และ พอร์ต 2 ยังใช้เชื่อมต่อหน่วยความจำภายนอกด้วย นอกนี้ พอร์ต 3 ยังถูกใช้เป็นพอร์ตอนุกรมรับสัญญาณอินเทอร์เฟซภายนอก เป็นไทมเมอร์ และ สัญญาณอ่านหรือ เขียนข้อมูล ไปยังหน่วยความจำภายนอกด้วยดังนี้

ขาของพอร์ต 3	หน้าที่อื่นนอกจากเป็น I/O
P3.0	RXD (รับสัญญาณอนุกรม)
P3.1	TXD (ส่งสัญญาณอนุกรม)
P3.2	$\overline{\text{INT0}}$ (อินเทอร์รัพท์จากภายนอก)
P3.3	$\overline{\text{INT1}}$ (อินเทอร์รัพท์จากภายนอก)
P3.4	T0 (ไทมเมอร์ 0 รับสัญญาณจากภายนอก)
P3.5	T1 (ไทมเมอร์ 1 รับสัญญาณจากภายนอก)
P3.6	$\overline{\text{WR}}$ (สัญญาณเขียนหน่วยความจำภายนอก)
P3.7	$\overline{\text{RD}}$ (สัญญาณอ่านหน่วยความจำภายนอก)

- บัฟเฟอร์ (BUFFER) ข้อมูลอนุกรมถูกแยกเป็นสองรีจิสเตอร์ ตัวหนึ่งสำหรับส่งข้อมูลออก และอีกตัวหนึ่งสำหรับรับข้อมูลเข้า รับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- รีจิสเตอร์ควบคุมและแสดงผลสถานะ ได้แก่ รีจิสเตอร์ IP, IE, TMOD, TCON, SCON และ PCON ซึ่งแต่ละตัวจะประกอบด้วยบิตที่ใช้ควบคุมและ แสดงสถานะสำหรับการอินเทอร์รัพท์ ของระบบ ไทม์เมอร์ และ พอร์ทอนุกรม

หลังจากทำความเข้าใจกับโครงสร้างภายในแล้ว ลองพิจารณาถึงการใช้งานของสายสัญญาณที่ปรากฏภายนอกเพื่อให้เข้าใจได้ดียิ่งขึ้น

จากโครงสร้างภายใน 8051 จะมีบัส(BUS)ทาง 4 เส้น และพอร์ทขนาด 8 บิต เมื่อใช้หน่วยความจำภายในตัว ในกรณีที่ไมใช้หน่วยความจำภายใน พอร์ท 0 และ พอร์ท 2 จะถูกใช้เป็นบัสของข้อมูลและแอดเดรส ดังนั้นพอร์ททั้งสองยังคงใช้งานเป็นอินพุทและเอาต์พุท โดยพอร์ท 0 ทำหน้าที่เป็นสายสัญญาณ แอดเดรส A0.....A7 และยังเป็นบิตข้อมูล D0.....D7 ส่วนพอร์ท 2 ใช้งานเป็นสายสัญญาณแอดเดรส A8.....A15

เอาต์พุทของขา RD และ WR มาจากสายเอาต์พุท ของพอร์ท 3 เพื่อใช้ในการอ่านและเขียนข้อมูลของหน่วยความจำภายนอก

ขา PSEN เป็นขารับสัญญาณสำหรับเปิดให้มีการอ่านหน่วยความจำภายนอก โดยสัญญาณ PSEN จะทำงานสองครั้งในหนึ่งรอบคำสั่ง เหมือนสัญญาณ ALE เนื่องจากมีการอ่านข้อมูลจำนวนสองไบต์ ในแต่ละรอบคำสั่ง และขา PSEN นี้ จะทำงานต่อเมื่อ มีภาษาเครื่องเก็บอยู่ในหน่วยความจำภายนอกเท่านั้น

ขา EA เป็นอินพุทที่ไว้ร่วมกับแอดเดรสภายนอกโดยมีค่าลอจิก 0 เมื่อโปรเซสเซอร์ (PROCESSOR) อ่านคำสั่งจากหน่วยความจำภายนอก

2.5 การใช้งาน ไทม์เมอร์ / เคนต์เตอร์

การใช้งานไทม์เมอร์ / เคนต์เตอร์ ภายในของ MCS-8051 จะต้องมีการกำหนดรูปแบบการใช้งานต่าง ๆ เสียก่อน จึงจะทำงานได้อย่างถูกต้อง โดยการกำหนดค่าเริ่มต้นและการอ่านค่าจากไทม์เมอร์รีจิสเตอร์ เพราะฉะนั้นการจะเริ่มต้นใช้งานไทม์เมอร์ได้ จะต้องมีการกำหนดค่าในรีจิสเตอร์ต่าง ๆ ซึ่งรีจิสเตอร์ที่จะกำหนดจะมีดังนี้

1. รีจิสเตอร์ TMOD เป็นรีจิสเตอร์ขนาด 8 บิต อยู่ตำแหน่งที่ 89H ไม่สามารถอ้างตำแหน่งแบบบิตได้ รายละเอียดของการกำหนด ค่าบิตต่าง ๆ จะเป็นดังนี้

บิต	7	6	5	4	3	2	1	0
	Gate	C/T	M1	M0	Gate	C/T	M1	M0
	← Timer 1 →				← Timer 0 →			

ตารางที่ 2.2 แสดงหน้าที่ของบิตต่าง ๆ ของรีจิสเตอร์ T_MOD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บิต	สัญลักษณ์	หน้าที่
7/3	GATE	การอินเเบิล OR เกท เพื่อควบคุมการทำงานของไทม์เมอร์ GATE= 1 ไทม์เมอร์ จะทำงานถ้าสัญญาณเข้า IRn ในรีจิสเตอร์ TCON เป็น 1 ด้วย
6/2	C/\bar{T}	ถ้าบิต C/\bar{T} = 1 เป็นการเลือกการทำงานแบบนับพัลส์จากภายนอก ที่ป้อนเข้าทางขา P3.5 (T1) หรือ P3.4 (T0) (COUNTER)
5/1	M1	ใช้งานในการเลือกโหมดการทำงานดังตารางที่ 2.3
4/0	M0	ใช้งานในการเลือกโหมดการทำงานดังตารางที่ 2.3

ตารางที่ 2.3 ตารางแสดงโหมดการใช้งานของ TMOD

M 1	M 0	โหมดที่ใช้งาน	ลักษณะการทำงาน
0	0	0	ไทม์เมอร์ขนาด 13 บิต
0	1	1	ไทม์เมอร์ขนาด 16 บิต
1	0	2	ไทม์เมอร์ขนาด 8 บิต แบบโหลดค่ากลับอัตโนมัติ
1	1	3	ไทม์เมอร์แบบใช้งานอิสระ

ตัวอย่างการให้ไทม์เมอร์ 1 ทำงานในโหมด 1 (16 บิต ไทม์เมอร์) รับสัญญาณนาฬิกา จากภายใน MCS -51 คำสั่งจะเป็นดังนี้

```
MOV TMOD, # 00010000B
```

จากคำสั่งนี้เซทให้ M1= 0 เป็นการเลือกโหมด 1 ให้ C/\bar{T} และ GATE = 0 เพื่อเลือกใช้สัญญาณนาฬิกาจาก วงจรออสซิลเลเตอร์ภายในชิพ และอินเเบิลไทม์เมอร์ ให้ทำงานเมื่อบิต TR1 ในรีจิสเตอร์ TCON เซทเป็น 1 (ในขณะนี้ ถือว่า TR1=0)

2. รีจิสเตอร์ TH0, TLO และ TH1, TL1 รีจิสเตอร์ขนาด 8 บิต ใช้กำหนดค่าการนับของไทม์เมอร์ ตำแหน่งของ TH0, TLO จะอยู่ที่ 8CH, 8AH และตำแหน่งของ TH1, TL1 จะอยู่ที่ 8DH, 8BH และเนื่องจากว่าไทม์เมอร์ภายในนี้ เป็นไทม์เมอร์แบบนับขึ้นจนถึงค่าสูงสุดคือ FFH (ในกรณี que เลือกการทำงานแบบ 8 บิต), FFFFH (ในกรณี que เลือกการทำงานแบบ 16 บิต) แล้วจะเกิดโอเวอร์โฟลว์ (เปลี่ยนจาก FFH หรือ FFFFH เป็นค่า 0) ฉะนั้นการกำหนดค่าการนับ จะต้องนำค่าสูงสุดของโหมดการทำงานนั้น ๆ มาลบออกด้วยค่าที่ต้องการ ตัวอย่าง ถ้าต้องการให้ไทม์เมอร์ 1 นับ 100 พัลส์ในการทำงานโหมด 1 (ไทม์เมอร์ 16 บิต)

- ค่าสูงสุดของการนับคือ FFFFH
- ค่าที่จะนำมาลบคือ 100D = 64H
- ผลลัพธ์ที่ได้จะเป็น FFFFH - 64H = FF9CH

เอกสารนี้เป็นข้อมูลเบื้องต้นของผลลัพธ์ (FFH) ใส่ใน TH1 ฉะนั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- นำข้อมูลไบต์ล่างของผลลัพธ์ (9CH) ใส่ใน TL1

```
MOV TL1,#9CH
```

```
MOV TH1,#0FFH
```

3. รีจิสเตอร์ TCON เป็นรีจิสเตอร์ขนาด 8 บิต อยู่ตำแหน่งที่ 88H สามารถอ้างตำแหน่งแบบบิตได้ ใช้งานในการควบคุมการทำงานของไทม์เมอร์และ ควบคุมการทำงานอินเทอร์รัพท์ด้วยรายละเอียดเกี่ยวกับบิตต่าง ๆ เป็นดังนี้

ตารางที่ 2.4 ตารางแสดงสัญลักษณ์แต่ละบิตของ TCON

บิต	7	6	5	4	3	2	1	0
	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0

บิต	สัญลักษณ์	หน้าที่
7	TF1	บิตโอเวอร์โฟลว์ของไทม์เมอร์ 1 เมื่อ ไทม์เมอร์ 1 นับค่าจนเปลี่ยนจากค่าสูงสุด(FFH,FFFFH) เป็น 0 บิตนี้ จะถูกเซ็ทค่า เป็น 1 และบิตนี้จะเป็น 0 เมื่อกลับจากการทำงานในโปรแกรมบริการอินเทอร์รัพท์(Interrupt Service-Routine) หรือจะใช้การเคลียร์ค่าจากซอฟต์แวร์
6	TR1	บิตควบคุมการเริ่มทำงานหรือ หยุดการทำงานไทม์เมอร์ 1 กล่าวคือ ถ้าบิต TR1 = 1 หมายถึงเริ่มต้นทำงาน ไทม์เมอร์ 1 TR1 = 0 หมายถึงหยุดการทำงานไทม์เมอร์ 1 ไม่ได้หมายความว่า ค่าภายในจะถูกเคลียร์
5	TF0	ความหมายและการใช้งาน เหมือนกับ TF1 แต่เป็นของ ไทม์เมอร์ 0
4	TR0	ความหมายและการใช้งาน เหมือนกับ TR1 แต่เป็นของ ไทม์เมอร์ 0
3	IE1	บิตแสดง การอินเทอร์รัพท์ภายนอกจากขา P3.3 (INT) ซึ่งเกิดจากขอบขา
2	IT1	บิตนี้ใช้สำหรับเลือกวิธีการอินเทอร์รัพท์ภายนอกจากขา P3.3(INT1) ถ้าบิต IT1 = 0 เป็นการเลือกการเกิดอินเทอร์รัพท์ จากระดับ ลอจิก 0 ถ้าบิต IT1 = 1 เป็นการเลือกการเกิดอินเทอร์รัพท์ จากขอบขาลง
1	IE0	การใช้งานเหมือนกับ IE1 แต่เป็นการอินเทอร์รัพท์ จากขา P 3.2 (INT0)
0	IT0	การใช้งานเหมือนกับ IT1 แต่เป็นการอินเทอร์รัพท์ จากขา P 3.2 (INT0)

ตัวอย่าง เมื่อทำการกำหนดค่าของไทม์เมอร์ เรียบร้อยแล้วจะเริ่มต้นทำงานไทม์เมอร์ 1 โดยการเซ็ทให้บิต TR1 มีค่าเป็น 1

- คำสั่งที่ให้ไทม์เมอร์เริ่มนับคือ

```
SETB TR1
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- เมื่อไทม์เมอร์ทำงานแล้ว ช่วงเวลาที่รอให้ไทม์เมอร์เกิดโอเวอร์โฟลว์ อาจจะทำการวนรอบคอย
คังนี้

```
WAIT: JNB TF1, WAIT
```

- เมื่อไทม์เมอร์เกิดโอเวอร์โฟลว์ โปรแกรมจะออกจากการวนรอบคำสั่งที่ใช้หยุดการนับของ
ไทม์เมอร์ และเคลียร์แฟล็กโอเวอร์โฟลว์ คือ CLR TR1, CLR TRO

ในบางกรณีอาจต้องการอ่านค่าในไทม์เมอร์เข้ามาตรวจสอบ ในขณะที่ไทม์เมอร์กำลังทำงานอยู่
โอกาสที่จะผิดพลาดอยู่ที่การอ่านค่าเข้ามาถึงสองครั้ง เพราะไทม์เมอร์ขนาด 16 บิต เกิดจากการใช้
รีจิสเตอร์ขนาด 8 บิตมาทำงานร่วมกัน การผิดพลาดจะเกิดขึ้นเมื่อเกิดโอเวอร์โฟลว์ (หรือตัวทด) จาก
ไบท์ต่ำมายังไบท์สูงเพื่อแก้ปัญหาให้ให้อ่านค่าไบท์สูงก่อน แล้วจึงอ่านค่าไบท์ต่ำ จากนั้นกลับมาอ่าน
ค่าไบท์สูงอีกครั้ง ถ้าค่าไบท์สูงที่อ่านครั้งแรกและครั้งหลังไม่เท่ากัน ให้เริ่มขบวนการทั้งหมดอีกครั้งหนึ่ง
ตัวอย่างเช่น ต้องการอ่านค่า TL1/TH1 มาไว้ยังรีจิสเตอร์ R6/R7 โปรแกรมจะเขียนได้คังนี้

```
AGAIN: MOV A, TH1
        MOV R6, TL1
        CJNE A, TH1, AGAIN ;ตรวจสอบค่าระหว่าง A กับ TH1
        MOV R7, A
```

2.6 การอินเทอร์รัพท์

การโปรแกรมใช้งานอินเทอร์รัพท์

ในตัวไมโครคอนโทรลเลอร์ MCS-51 จะมีรีจิสเตอร์ สำหรับโปรแกรมการทำงานอินเทอร์รัพท์อยู่
3 ตัว คือ IE (Interrupt Enable) , IP (Interrupt Priority), TCON (Timer Control) ซึ่งรายละเอียดจะเป็นคังนี้

1. รีจิสเตอร์ IE (Interrupt Enable) อยู่ตำแหน่งแอดเดรส 0A8H สามารถอ้างตำแหน่งแบบ
บิตได้

ตารางที่ 2.5 ตารางแสดงสัญลักษณ์หน้าที่ของรีจิสเตอร์ IE

บิต	7	6	5	4	3	2	1	0
	EA	-	ET2	ES	ET1	EX1	ET0	EX0

บิต สัญลักษณ์ หน้าที่

7 EA บิต EA = 1 การอินเทอร์รัพท์จะเกิดขึ้นได้ โดยขึ้นกับบิตควบคุมของ
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษา เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้โดยไม่ขออนุญาต
อินเทอร์รัพท์นั้น ๆ EA = 0 ไม่ยอมให้มีการอินเทอร์รัพท์เกิดขึ้นได้
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6	-	ไม่ใช่
5	ET2	สงวนไว้ใช้ภายใน
4	ES	บิต ES=1 ยอมให้มีการอินเทอร์รัพท์จากพอร์ทอนุกรม บิต ES=0 ไม่ยอมให้มีการอินเทอร์รัพท์จากพอร์ทอนุกรม
3	ET1	บิต ET = 1 ยอมให้มีการอินเทอร์รัพท์จาก TIMER 1 บิต ET = 0 ไม่ยอมให้มีการอินเทอร์รัพท์จาก TIMER 1
2	EX1	บิต ES = 1 ยอมให้มีการอินเทอร์รัพท์จากภายนอกผ่านขา INT1 บิต ES = 0 ไม่ยอมให้มีการอินเทอร์รัพท์จากภายนอกผ่านขา INT1
1	ET0	บิต ET = 1 ยอมให้มีการอินเทอร์รัพท์จาก TIMER 0 บิต ET = 0 ไม่ยอมให้มีการอินเทอร์รัพท์จาก TIMER 0
0	EX0	บิต EX0 = 1 ยอมให้มีการอินเทอร์รัพท์จากภายนอกผ่านขา INT1 บิต EX0 = 0 ไม่ยอมให้มีการอินเทอร์รัพท์จากภายนอกผ่านขา INT1

สามารถเขียนเป็นโปรแกรม ได้ดังนี้

```
MOV IE, # 86H
```

2. วัจิสเตอร์ IP (Interrupt Priority)

ตารางที่ 2.6 ตารางแสดงสัญลักษณ์หน้าที่ของวัจิสเตอร์ IP

บิต	7	6	5	4	3	2	1	0
	-	-	PT2	PS	PT1	PX1	PT0	PX0

บิต	สัญลักษณ์	หน้าที่
7	-	ไม่ใช้งาน
6	-	ไม่ใช้งาน
5	PT2	สงวนไว้ใช้งานภายใน
4	PS	ลำดับความสำคัญของการอินเทอร์รัพท์จากพอร์ทอนุกรม
3	PT1	ลำดับความสำคัญของการอินเทอร์รัพท์จาก TIMER1
2	PX1	ลำดับความสำคัญของการอินเทอร์รัพท์จาก INT1
1	PT0	ลำดับความสำคัญของการอินเทอร์รัพท์จาก TIMERO
0	PX0	ลำดับความสำคัญของการอินเทอร์รัพท์จาก INTO

ถ้าบิตต่าง ๆ ถูกเซตเป็น 1 หมายถึง ลำดับความสำคัญสูงสุด

เคลียร์เป็น 0 หมายถึง ลำดับความสำคัญต่ำสุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การกำหนดลำดับความสำคัญของแหล่งการเกิดอินเทอร์พท์ เท่ากัน CPU จะเรียงลำดับความสำคัญดังนี้

IE0	-	ลำดับความสำคัญสูงสุด
TF0	-	"
IE1	-	"
TF1	-	"
SERIAL	-	ลำดับความสำคัญต่ำสุด

3. รีจิสเตอร์ TCON (Timer Control) เป็นรีจิสเตอร์ขนาด 8 บิต อยู่ตำแหน่งที่ 88H สามารถอ้างตำแหน่งแบบบิตได้ใช้งานในการควบคุมการทำงานของไทม์เมอร์และควบคุมการทำงานของอินเทอร์พท์ด้วย รายละเอียดเกี่ยวกับบิตต่าง ๆ เป็นดังนี้

ตารางที่ 2.7 ตารางแสดงสัญลักษณ์หน้าที่ของรีจิสเตอร์ TCON

บิต	7	6	5	4	3	2	1	0
	TF1	TR1	TF0	TR0	IE1	IT1	IE0	IT0

บิต	สัญลักษณ์	หน้าที่การใช้งาน
4-7	TF1	บิตควบคุมของไทม์เมอร์
3	IE1	บิตแสดงการอินเทอร์พท์ภายนอกจากขาสัญญาณ P3.3 (INT) ซึ่งเกิดจากขอมขาบิตนี้จะถูกเซ็ทและ เคลียร์ค่าจากฮาร์ดแวร์เท่านั้น บิต IE จะถูกเซ็ทเป็น 1 เมื่อมีการอินเทอร์พท์ จากขอมขาลงที่ P3.3 (INT 1) บิต IE จะถูกเคลียร์เป็น 0 เมื่อทำงานโปรแกรมบริการอินเทอร์พท์เสร็จเรียบร้อยแล้ว
2	IT1	บิตนี้ใช้สำหรับเลือกรูปการ อินเทอร์พท์ภายนอกจากขา P3.3 (INT1) ถ้าบิต IT1 = 0 เป็นการเลือกการเกิดอินเทอร์พท์จากระดับลอจ การเลือกการเกิดอินเทอร์พท์จากขอมขาลง
1	IE0	ความหมายและการใช้งาน เหมือนกับ IE1 แต่เป็นกัวอินเทอร์พท์จากขา P3.3 (INT0)
0	IT0	ความหมายและการใช้งาน เหมือนกับ IT1 แต่เป็นกัวอินเทอร์พท์จากขา P3.3 (INT0)

* ข้อควรระวัง ถ้ามีการโปรแกรมให้ตรวจสอบที่ระดับสัญญาณ LOW จะต้องทำให้ระดับสัญญาณที่ขา INT 0, INT1 เป็น 1 ก่อนที่จะใช้คำสั่ง RETI เพื่อป้องกันการเกิดอินเทอร์พท์ซ้อน

ตำแหน่งของการอินเทอร์พท์

เมื่อเกิดการอินเทอร์พท์ขึ้น แอคเตสที่โปรแกรมจะกระโดดไปทำงานถูกกำหนดค่าไว้แน่นอนอยู่แล้วครั้งนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.8 ตารางแสดงตำแหน่งแอดเดรสของแหล่งการเกิดอินเทอร์พอร์ท

แหล่งการเกิดอินเทอร์พอร์ท	ตำแหน่งแอดเดรส	ตำแหน่งบน EVB 8051
IE0	0003H	FFE0H
TF0	000BH	FFE3H
IE1	0013H	FFE6H
TF1	001BH	FFE9H
SERIAL	0023H	FFECH

2.7 การใช้งานพอร์ทอนุกรม (โหมด 1)

รีจิสเตอร์ต่าง ๆ ที่เกี่ยวข้องในการใช้งานพอร์ทอนุกรม

1. รีจิสเตอร์ควบคุมไทม์เมอร์ เนื่องจากว่าการใช้งานพอร์ทอนุกรมนั้นจะมีสิ่งที่จะต้องคำนึงถึงก็คือ อัตราการรับส่งของข้อมูลหรือเรียกว่า อัตราบอด (Buad Rate) จริง ๆ แล้วก็คือ จังหวะการเลื่อนข้อมูลเข้าหรือออกจาก MCS 8051 นั่นเอง โดยอัตราบอดนี้จะสามารถสร้างภายในของ MCS 8051 ได้จากไทม์เมอร์แชนแนล 1 โดยทำงานในโหมด 2 คือ โหมดค่ากลับอัตโนมัติ ดังนั้นรีจิสเตอร์ที่จะต้องทำงานโปรแกรม จะมีดังนี้

- TMOD ตำแหน่ง 89H ทำหน้าที่ เลือกโหมดของไทม์เมอร์
- TCON ตำแหน่ง 88H ทำหน้าที่ เริ่มต้นการสร้างอัตราบอด
- TH1 ตำแหน่ง 8CH ทำหน้าที่ ใส่ข้อมูลการนับของไทม์เมอร์ 1 เพื่อสร้างอัตราบอดตามต้องการ

2. รีจิสเตอร์ควบคุมการลดกำลัง เนื่องจากว่าการสร้างอัตราบอดนั้น จะต้องนำบิตในรีจิสเตอร์ PCON มาใช้ในการคำนวณข้อมูลของ TH1 ดังนั้น รีจิสเตอร์ที่ใช้ก็คือ

- PCON ตำแหน่ง 87H ทำหน้าที่ ในการคำนวณข้อมูลที่จะใส่ในรีจิสเตอร์ TH1 ซึ่งมีรายละเอียดดังนี้

ตารางที่ 2.9 ตารางแสดงหน้าที่แต่ละบิตของ PCON

บิต	7	6	5	4	3	2	1	0
SMOD	-	-	-	GF 1	GF 0	PD	IDL	

บิต สัญลักษณ์


7 SMOD บิตที่ใช้สำหรับเปลี่ยนแปลงแก้ไขอัตราการส่งข้อมูลแบบอนุกรมโดยใช้ไทม์เมอร์ 1 เข้าช่วยถ้าเลือกใช้การรับส่งข้อมูลในโหมด 1,2 และ 3 แต่ถ้าเคลียร์เป็น 0

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ในการศึกษาเท่านั้น การนำเอกสารนี้ไปใช้โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย การคัดลอกหรือการนำเอกสารนี้ไปเผยแพร่โดยไม่ได้รับอนุญาตถือว่าผิดกฎหมาย

- 5 SM2 ใช้เป็นบิตแสดงการติดต่อระหว่าง ไมโครโปรเซสเซอร์หลายตัวด้วยกัน (Multiprocessor Communication) เซ็ตและเคลียร์โดยการใช้โปรแกรมควบคุม ในกรณีนี้จะใช้เฉพาะโหมด 2 และ 3 เมื่อบิตนี้ถูกเซตเป็น 1 การอินเตอร์รัพท์ ก็เกิดขึ้นถ้าข้อมูลที่รับเข้ามา มีบิต 9 เป็น 1 ในทำนองกลับกัน ถ้าข้อมูลใน บิตที่รับเข้ามาเป็น 0 การอินเตอร์รัพท์จะไม่เกิดขึ้น เมื่อใช้งานในโหมด 1 สัญญาณอินเตอร์รัพท์เกิดขึ้น เมื่อได้รับบิตหยุดที่ถูกต้องเท่านั้น ถ้าใช้ใน โหมด 0 บิตนี้จะถูกเคลียร์ให้เป็น 0
- 4 REN บิตรีนาเบิ้ล การรับบิตนี้จะถูกเซตเป็น 1 เมื่อต้องการรับสัญญาณอนุกรมและ จะถูกเคลียร์ให้เป็น 0 เมื่อไม่ต้องการรับสัญญาณอนุกรม
- 3 TB8 ใช้เลือกว่าจะให้ส่งบิต 8 หรือไม่ และจะถูกรีเซตหรือเคลียร์โดยโปรแกรมใน โหมด 2 หรือ 3
- 2 RB8 ใช้เลือกว่าจะให้รับบิต 8 หรือไม่ ใช้สำหรับกรณีรับข้อมูลในโหมด 2 หรือ 3 บิตหยุดในโหมด 1 ส่วนในโหมด 0 จะไม่ใช้งานโหมดนี้
- 1 TI แฟล็กอินเทอร์รัพท์เมื่อรับข้อมูลในโหมด 0 จะถูกเซตให้เป็น 1 หลังจากส่ง บิต 7 ออกไปแล้ว ในโหมดอื่นๆ จะเซตเป็น 1 เมื่อบิตหยุดเริ่มส่งออกไปการ เคลียร์บิตนี้ จะทำได้โดยใช้โปรแกรม
- 0 RI แฟล็กอินเทอร์รัพท์เมื่อรับข้อมูลในโหมด 0 จะถูกเซตเป็น 1 หลังจากรับบิต 7 เรียบร้อยแล้ว ในโหมดอื่นๆ จะถูกเซตเป็น 1 เมื่อรับบิตหยุดได้ครั้งหนึ่ง การเคลียร์บิตนี้จะทำได้โดยใช้โปรแกรมการอ้างอิงแบบบิตแอดเดรสของรีจิสเตอร์ นี้คือ SCON.0 ถึง SCON.7

การส่งข้อมูลแบบอนุกรมในโหมด 1 (Standard UART)

การส่งข้อมูลในโหมดนี้จะเป็นการส่งข้อมูล แบบอะซิงโครนัส 8 บิตข้อมูล 1 บิตเริ่มต้น และ 1 บิตหยุด ดังรูปที่ 2.8 การทำงานโหมดนี้ จะทำโดยการกำหนดข้อมูลในรีจิสเตอร์ SCON บิต SMO และบิต SM1 ให้มีค่าเป็น "01" ซึ่งเป็นการกำหนดให้รีจิสเตอร์ SBUF กลายเป็นตัวรับส่งข้อมูล ขนาด 10 บิต แบบฟูลดูเพล็กซ์ (Full Duplex) ซึ่งสามารถรับและส่งข้อมูลได้ในเวลาเดียวกัน โดยใช้ ขา RXD ทำหน้าที่ รับสัญญาณอนุกรมที่เข้ามา และขา TXD ทำการส่งข้อมูลแบบอนุกรมออกไป ภายนอก



การส่งข้อมูลจะเริ่มต้นด้วยการส่งบิตเริ่มต้น (Start Bit) ออกไปก่อน แล้วตามด้วยบิตข้อมูล (โดยส่งบิต 0 ออกไปก่อน) จากนั้นจึงเป็นการส่งบิตหยุด (Stop Bit) แฟล็ก TI จะเซ็ทเมื่อส่งข้อมูลครบทั้ง 10 บิต

การรับข้อมูลจะเริ่มจาก ลอจิกในสายสัญญาณเปลี่ยนสภาวะจาก 1 เป็น 0 (ขอบวกของบิตเริ่มต้น) บิตเริ่มต้นจะถูกข้ามไปไม่สนใจจะส่งข้อมูลอีก 8 บิตที่เหลือ เซอร์ริสเตอร์เลื่อนบิต ภายในพอร์ทอนุกรมเมื่อครบทั้ง 8 บิตแล้ว สิ่งต่อไปนี้จะเกิดขึ้น

1. บิตที่ 9 (บิตหยุด) จะถูกเก็บเข้าไปในบิต RB8 ของ SCON
2. SBUF จะทำการโหลดข้อมูลทั้ง 8 บิตเข้าตัว
3. แฟล็ก RI จะเซ็ท

สิ่งที่กล่าวมาทั้งหมดจะเป็นจริงก็ต่อเมื่อ

1. RI = 0 และ
2. SM2 = 1 และบิตหยุดที่รับเข้ามาเป็น 1 หรืออีกกรณีหนึ่งคือ SM2 = 0

การคำนวณอัตราบอดของโหมด 1

ไทมเมอร์ 1 จะถูกใช้เป็นตัวสร้างอัตราบอด เมื่อกำหนดการรับส่งข้อมูลแบบอนุกรมในโหมด 1 โดยไทมเมอร์ 1 จะถูกใช้ให้ทำงาน ในโหมด 2 ซึ่งจะโหลดค่าเข้าไปอัตโนมัติ การคำนวณจะเป็นดังนี้

$$f_{\text{boud}} = \frac{2^{\text{SMOD}} \times \text{Oscillator}}{32d \times 12d \times [256d - (\text{TH1})]} = \text{ความถี่ของออสซิลเลเตอร์}$$

เมื่อ SMOD จะเป็นบิตควบคุมอยู่ในรีจิสเตอร์ PCON ซึ่งจะเป็น 0 หรือ 1 ก็ได้ถ้าเป็น 0 จะเป็นความถี่ปกติ ถ้าเป็น 1 ความถี่จะเพิ่มขึ้นเป็นสองเท่าดังได้กล่าวมาแล้วใน รีจิสเตอร์ PCON ถ้าไทมเมอร์ 1 ไม่ถูกใช้งานในโหมด 2 ค่าอัตราบอดจะเป็น

$$f_{\text{boud}} = \frac{2^{\text{SMOD}} \times (\text{timer 1 overflow frequency})}{32d}$$

ถ้าเลือกใช้อัตราบอดมาตรฐาน ควรจะเลือกความถี่ของคริสตัลให้ถูกต้องคือ 11.0592 เมกะเฮิรซ์ สมมติว่าถ้าต้องการอัตราบอดเป็น 9600 เฮิรซ์ ค่าที่จะต้องกำหนดลงใน TH1 คือ

$$\begin{aligned} \text{TH1} &= \frac{256d - 2^0 \times 11.0592 \times 10^6}{32d \times 12 \times 9600d} = 253.000d \\ &= \text{OFDH} \end{aligned}$$

เมื่อกำหนดให้ SMOD ในสมการนี้เป็น 0 ตารางที่ 2.11 แสดงการกำหนดค่าข้อมูล และความผิดพลาดของอัตราบอดที่สร้างขึ้นจากคริสตัล

เอกสารนี้เป็นเอกสารที่สงวนไว้เพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.11 ตารางการเลือกใช้อัตราบอดและค่ากำหนดเริ่มต้น

BAUD RATE	CRYTAL FREQUENCY	SMOD	TH1 RELOAD VALUE	ACTUAL BAUD RATE	ERROR
9600	12.000 MHz	1	-7(F9H)	8923	7%
2400	12.000 MHz	0	-13(F3H)	1202	0.16%
1200	12.000 Mhz	0	-26(E6H)	1202	0.16%
19200	11.059 Mhz	1	-3(FDH)	19200	0
9600	11.059 Mhz	0	-3(FDH)	9600	0
2400	11.059 Mhz	0	-12(F4H)	2400	0
1200	11.059 MHz	0	-24(E8H)	1200	0

การกำหนดค่าเริ่มต้นและการใช้งานรีจิสเตอร์ของพอร์ทอนุกรมบิตต่าง ๆ ของ SCON

- บิต SMO (บิตที่ 7) และ บิต SM1 (บิตที่ 6)

เป็นการเลือกโหมดการทำงานของพอร์ทอนุกรมสามารถเลือกได้ 4 โหมด ในการทดลองนี้จะเลือกใช้โหมด 1 ซึ่งสามารถเขียนโปรแกรมได้ดังนี้

```
MOV SCON,#01XXXXXB ; ให้ค่าบิตที่ 7 และ บิตที่ 6 เป็น '01', X - ค่า '0' หรือ '1' ก็ได้
```

- บิต SM2 (บิตที่ 5)

บิตนี้ถ้าเซตเป็น '1' จะใช้งานในโหมดโปรเซสเซอร์หลายตัว (Multiprocessor) ดังนั้น การใช้งานโหมด 1 มิใช่เป็นการติดต่อโปรเซสเซอร์หลายตัว จึงให้บิตนี้เป็น '0' ซึ่งสามารถเขียนโปรแกรมได้ดังนี้

```
MOV SCON,#XX0XXXXB ; ให้ค่าบิตที่ 5 เป็น '0', X - ค่า '0' หรือ '1' ก็ได้
```

- บิต REN (บิตที่ 4)

ถ้าเซตเป็น '1' หมายถึง MCS51 สามารถรับข้อมูล จากพอร์ทอนุกรมได้
ถ้าเคลียร์เป็น '0' หมายถึง MCS51 ไม่สามารถรับข้อมูล จากพอร์ทอนุกรมได้
สามารถเขียนเป็นโปรแกรมได้ 2 แบบ คือ

```
SETB REN ; บิตแอดเดรส (ควรมีการ equate ตำแหน่งของ REN ก่อน)
```

```
MOV SCON,#XXX1XXXXB ; โบทแอดเดรส (ให้ค่าบิตที่ 4 เป็น '1'), X มีค่า '0' หรือ '1' ก็ได้
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในห้องปฏิบัติการคอมพิวเตอร์เท่านั้น ไม่ควรนำออกให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- บิท RB8 (บิทที่ 2) จะใช้งานในการติดต่อกับข้อมูลโหมด 2 และ โหมด 3

- บิท TI (บิทที่ 1) จะเซตเมื่อทุกบิทของข้อมูล ส่งออกไปหมดแล้ว เพื่อเป็นการแสดงว่าบัฟเฟอร์ของการส่งข้อมูลว่าง ถ้าซอฟต์แวร์ต้องการส่งข้อมูลออกไปยังอุปกรณ์ที่ต่ออยู่กับพอร์ทอนุกรม โปรแกรมจะต้องตรวจสอบว่า พอร์ทอนุกรมว่างหรือไม่ (ซึ่งก็คือตรวจสอบว่าตัวอักษรที่แล้วส่งออกไปหรือยัง) ถ้าว่างก็ส่งข้อมูลต่อไป สมมติว่าต้องการส่งข้อมูล ออกจากแอกคิวมูลเตอร์ โปรแกรมจะเป็นดังนี้

```
WAIT:  JNB TI, WAIT    ; ตรวจสอบ TI จนกว่าจะเซต
        CLR TI        ; เคลียร์ TI
        MOV A, SBUF   ; อ่านตัวอักษรจาก SBUF
```

- บิท RI (บิทที่ 0) จะเซตเมื่อเสร็จสิ้นการรับข้อมูลแล้ว เพื่อเป็นการแสดงว่าบัฟเฟอร์ ของการรับข้อมูลเต็มข้อกำหนดนี้จะตรวจสอบโดยซอฟต์แวร์หรือโปรแกรมให้เกิดการอินเทอร์พรัทก็ได้ ถ้าซอฟต์แวร์ต้องการรับข้อมูลจากอุปกรณ์ที่ต่ออยู่กับพอร์ทอนุกรม เช่น เทอร์มินัล ตัวโปรแกรมจะรอจนกระทั่งบิท RI เซต แล้วเคลียร์ด้วยโปรแกรมพร้อมทั้งอ่านข้อมูลมาจาก SBUF ดังนี้

```
WAIT:  JNB RI, WAIT    ; ตรวจสอบ RI จนกว่าจะเซต
        CLR RI        ; เคลียร์บิท RI
        MOV A, SBUF   ; อ่านตัวอักษรจาก SBUF
```

ดังนั้น ถ้าสมมติว่าต้องการให้พอร์ทอนุกรม สามารถรับและส่งข้อมูลได้ และทำงานในโหมด 1 เราจะทำหนดค่าของ SCON เป็นดังนี้

SM0	SM1	SM2	REN	TB8	RB8	TI	RI
0	1	0	1	0	0	1	0


สามารถเขียนเป็นโปรแกรมได้ดังนี้

```
MOV  SCON, #01010010B
```

2.8 ดิจิตอลโมดูเลชัน

ปัจจุบันการสื่อสารนิยมใช้ดิจิตอลโมดูเลชันมากขึ้น เพราะระบบดิจิตอลโมดูเลชันมีความเชื่อถือสูงและมีราคาถูก เนื่องจากได้มีการพัฒนาทางดิจิตอลอิเล็กทรอนิกส์และไอซีอย่างรวดเร็ว ทำให้ต้นทุนการผลิตถูกลง นอกจากนี้ดิจิตอลโมดูเลชันยังสามารถใช้วิธีการรหัสพัลส์ก่อนโมดูเลชัน เพื่อลดพรอบบะบิวลิตี ความผิดพลาดให้ต่ำลง การโมดูเลทตัวพาด้วยข่าวสารดิจิตอลนี้ ทำให้หลายวิธีด้วยกัน ในที่นี้ เราจะศึกษาเทคนิคการโมดูเลทที่ข่าวสารดิจิตอลเปลี่ยนแปลงขนาด ความถี่ และเฟสของตัวพา รูปที่ 2.13 แสดงรูปคลื่นของดิจิตอลโมดูเลชัน วิธีต่างๆที่ใช้ในการส่งข่าวสารไบนารี ผ่านช่องสื่อสาร (communication channel) ซึ่งโดยมากจะมีการตอบสนองไม่ถี่ บริเวณความถี่ใกล้เคียง จึงคำนึงได้ว่าเป็นช่องความถี่ผ่านแคบ (bandpass channel) ในรูปที่ 2.13 (ก) สัญญาณดิจิตอล 1 และ 0 จะสวิตช์ขนาดของตัวพา ให้มีค่าสองค่า คือ เปิดและปิด รูปคลื่นที่ประกอบด้วยพัลส์เปิด หรือมาร์ค (mark) จะแทนเลขไบนารี '1' และพัลส์ปิดหรือสเปส (space) จะแทนเลขไบนารี '0' ดิจิตอลโมดูเลชันนี้เรียกว่า แอมพลิจูดชิฟคีย์อิง (amplitude shift keying หรือ ASK) รูปที่ 2.13 (ข) แสดงรูปคลื่นของฟริควีนซีชิฟคีย์อิง (frequency shift keying หรือ FSK) ที่มีการเปลี่ยนแปลงความถี่ของตัวพาระหว่าง สองความถี่ตามสัญญาณดิจิตอล 1 และ 0 สัญญาณมาร์คที่มีความถี่สูง จะแทนพัลส์ 1 และสัญญาณสเปสที่มีความถี่ต่ำ จะแทนด้วยพัลส์ 0 ส่วนรูปที่ 2.13 (ค) แสดงรูปคลื่นของเฟสชิฟคีย์อิง (phase shift keying หรือ PSK) ที่มีการเปลี่ยนเฟสของตัวพาระหว่างสองเฟส คือ 0 องศา และ 180 องศา ตามสัญญาณดิจิตอล 1 และ 0 เฟสชิฟคีย์อิงชนิดนี้เรียกว่า สองเฟส พีเอสเค (2 PSK) มีข้อสังเกตว่าในการนี้ของเอฟเอสเค และพีเอสเค ขนาดของตัวพามีค่าคงที่เสมอ และรูปคลื่นที่ถูกโมดูเลทแล้วของดิจิตอลโมดูเลชัน ทั้ง 3 วิธีมีค่าต่อเนื่องตลอดเวลา

ในบทนี้ เราจะศึกษาวิสัยความสามารถของระบบดิจิตอลโมดูเลชัน ทั้ง 3 ระบบในขณะที่มีเสียงรบกวน วิสัยความสามารถของดิจิตอลโมดูเลชันมักจะถูกวัดในรูปของ พรอบบะบิวลิตี ความผิดพลาด เพื่อให้เกิดความเข้าใจง่ายขึ้น เราจะศึกษาเครื่องกรองความถี่แบบอ็อปติมัม (optimum filter) ซึ่งเป็นเครื่องกรองความถี่แบบแมช (matched filter) หรือเครื่องรับแบบคอร์เรลัน (correlation receiver) ที่ใช้ในการตีโมดูเลท เอเอสเค เอฟเอสเค และพีเอสเค



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 2.13 รูปคลื่นของดิจิตอลโมดูเลชันที่ใช้ในการส่งข้อมูลไบนารี
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดลอกเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.8.1 เอเอสเค (ASK)

2.8.1.1 การจัดสัญญาณเอเอสเค (ASK signalling)

สัญญาณเอเอสเค (ASK) เป็นสัญญาณดิจิทัลโมดูเลชันที่ค้นพบก่อน ระบบดิจิทัลโมดูเลชันอื่น โดยอาศัยหลักการของแอมพลิจูดโมดูเลชัน สัญญาณเอเอสเคนี้ เวลาที่มีสัญญาณมาร์คหรือสัญญาณเปิด จะส่งสัญญาณพัลส์ เวลาที่มีสัญญาณสเปสหรือสัญญาณปิดจะไม่ส่งสัญญาณ ซึ่งมีรูปคลื่นดังนี้

$$\begin{aligned} S_1(t) &= A \cos wct && \text{สำหรับสัญญาณมาร์ค} \\ S_2(t) &= 0 && \text{สำหรับสัญญาณสเปส} \end{aligned} \dots\dots\dots(2.1)$$

สัญญาณมาร์คส่งไม่จำเป็นต้องเป็นพัลส์สี่เหลี่ยมเสมอไป อาจเป็นพัลส์ที่ผ่านเครื่องกรองความถี่ต่ำผ่าน แล้วเป็นพัลส์ที่จัดรูปร่าง (shaped pulse) ก็ได้สัญญาณเอเอสเค อาจใช้เป็นสัญญาณโทรเลข หรือใช้เป็นสัญญาณดิจิทัลโมดูเลชันแบบต่างๆ ที่ไม่ต้องการความเร็วในการส่ง (bit rate) สูง สัญญาณเอเอสเค เมื่อส่งผ่านช่องสื่อสารจะถูกกระทบกวนโดยเสียงรบกวนเกือาเขียน จะได้สัญญาณรวม

$$V_I(t) = \begin{cases} A \cos wct + n(t) & \text{สำหรับสัญญาณมาร์ค} \\ n(t) & \text{สำหรับสัญญาณสเปส} \end{cases} \dots\dots\dots(2.2)$$

2.8.2 การเปรียบเทียบระบบดิจิทัลโมดูเลชัน

ในการเปรียบเทียบวิสัยความสามารถของระบบดิจิทัลโมดูเลชัน เราต้องพิจารณาในแง่ทฤษฎีหัวข้อต่อไปนี้

1. แบนความถี่ (bandwidth)
2. พหุบบะบิวลิตี ความผิดพลาด (probability of error)

แต่ในแง่ปฏิบัติ เวลาเราเลือกระบบดิจิทัลโมดูเลชัน เพื่อใช้งานนั้น เราควรคำนึงถึงหัวข้ออื่นนอกเหนือจากหัวข้อก่อนด้วย เช่น อัตราความเร็วในการส่งข้อมูล ราคา ความยากง่าย ของอุปกรณ์ในการใช้ และการซ่อมบำรุงรักษา ความเข้ากันได้ของอุปกรณ์ที่จะจัดซื้อกับระบบเก่าที่มีอยู่ ภูมิคุ้มทาน (immunity) ของระบบดิจิทัลโมดูเลชันที่มีต่อเสียงรบกวนและความเสื่อมโทรมของช่องสัญญาณ (channel impairment) เช่น ความไม่เป็นเชิงเส้น การสั่นของเฟส (phase jitter) เฟดดิ้ง (fading) และความเสถียรภาพของความถี่ (frequency stability)

หัวข้อเหล่านี้มีความสำคัญต่อการเลือกซื้อระบบดิจิทัลโมดูเลชันมาก (เช่น ถ้าช่องสัญญาณ (channel) เกิดเฟดดิ้งอยู่เสมอ ถ้าเราเลือกส่งด้วยสัญญาณพีเอสเค จะได้ค่าพหุบบะบิวลิตีความผิดพลาดมากกว่าการเลือกส่งข้อมูลด้วยสัญญาณนอนโคอีเรนท์เอฟเอสเค เพราะในขณะที่เกิดเฟดดิ้ง

เอกสารนี้เป็นเอกสารสงวนลิขสิทธิ์ของสถาบันเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า สัญญาณอ้างอิงโคอีเรนท์สำหรับพีเอสเค จะเพิ่มขึ้นไป ทำให้เกิดความผิดพลาดมาก เป็นต้น ในกรณีที่ไม่มีการแก้ไข ฟังก์ชัน อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มีข้อจำกัดทางด้านกำลังของสัญญาณ (power limitation) เช่น การรับส่งสัญญาณควมเทียม การเลือกใช้แบบโคซีเรนซ์ เพราะแบบโคซีเรนซ์ใช้กำลังของสัญญาณน้อยกว่าแบบนอนโคซีเรนซ์ที่อัตราการส่งและค่าพหุคูณบะบิวาลิตีความผิดพลาดเดียวกัน

ความต้องการแถบความถี่ (bandwidth requirement) สัญญาณแอสเคต ดีพีเอสเค และพีเอสเค จะมีความต้องการความถี่ประมาณ 2 เท่าของอัตราความเร็วในการส่งข้อมูล (data rate) สัญญาณแอสเคตต้องการแถบความถี่มากกว่า 2 เท่าของอัตราความเร็วในการส่งข้อมูล ส่วนสัญญาณดิจิทัลเอฟเอ็มที่นิยมใช้กันส่วนมากเป็นแบบแถบความถี่แคบ (narrowband) นั้น ต้องการแถบความถี่อยู่ระหว่าง 2-3 เท่าของอัตราความเร็วในการส่งข้อมูล ฉะนั้นถ้าต้องการเลือกใช้ระบบดิจิทัลโมดูเลชันในการที่มีข้อจำกัดทางด้านแถบความถี่ (bandwidth limitation) ก็ไม่ควรเลือกระบบแอสเคต

2.9 วงจรออสซิลเลเตอร์

ระบบการสื่อสารโดยทั่วไปมีความจำเป็นต้องใช้คลื่นรูปไซน์ในการทำงานเป็นอย่างมาก หรืออาจพูดอีกนัยหนึ่งได้ว่าระบบการสื่อสารจะทำงานไม่ได้ ถ้าขาดแหล่งรูปไซน์มีวงจรหลายชนิดที่ใช้ผลิตคลื่นรูปไซน์เหล่านี้ เช่น วงจรออสซิลเลเตอร์แบบป้อนกลับ (feedback oscillator) วงจร RC และวงจร LC ความถี่ที่ผลิตนี้เริ่มตั้งแต่ความถี่เสียงถึงความถี่วีเอชเอฟ (VHF)

2.9.1 วงจรออสซิลเลเตอร์ป้อนกลับแบบบวก

การป้อนกลับแบบบวก (positive feedback) เป็นพื้นฐานของวงจรออสซิลเลเตอร์ โดยทั่วไปที่ใช้กันอยู่ รูปที่ 2.14 แสดงวงจรขยายแบบป้อนกลับ (feedback amplifier) ภายใต้สถานะอันหนึ่งสามารถทำให้วงจรมีการป้อนกลับแบบบวกและกลายเป็นวงจรผลิตความถี่ (oscillator circuit) ขึ้นมา ข้อแม้ของวงจรที่ทำให้เกิดการออสซิลเลตได้นั้น จะต้องมีอัตราการขยายในลูปป้อนกลับ จะมากกว่า 1 เฟสที่เปลี่ยน 90 องศา (phase shift) ในลูปนี้จะต้องเป็นเฟสบวกคูณด้วย 2 เรเดียน หรือ 360 องศา จะต้องเกิดขึ้นในเวลาเดียวกัน จึงจะทำให้เกิดการออสซิลเลตได้


$$\text{อัตราขยายในลูป (loop gain)} = |GH| \theta \quad \dots\dots\dots(2.3)$$

$$\text{กำหนด } n = 0, 1, 2, 3, \dots, \theta = n \cdot 360 \text{ องศา และ } |GH| \geq 1$$

วงจขยายโดยทั่วไป จะมีเฟสของสัญญาณเอาต์พุตตรงข้ามกับสัญญาณอินพุต 180 องศา และมีอัตราขยายมากกว่า 1 สมมติให้ G ตามรูปที่ 2.14 คือการขยายวงจร และ H คือการป้อนกลับของลูป ดังนั้น อัตราการขยายของวงจรภายในลูปนี้ คือผลคูณของ G และ H และการขยายทั้งหมดของวงจร (overall gain) ที่มีการป้อนกลับคือ

$$A_v = G / (1 - GH) \quad \dots\dots\dots(2.4)$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์เพื่อการใช้งานเพื่อการศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์อื่นใด การค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.14 วงจรออสซิลเลเตอร์ที่ใช้การป้อนกลับแบบบวก
กำหนดให้

- A_v = การขยายทั้งหมดของวงจร
 G = ส่วนการขยายวงจร
 H = ส่วนการขยายของการป้อนกลับ
 GH = การขยายของลูป

ค่าที่กำหนดทั้งหมดนี้ เป็นค่าคอมเพล็กซ์ (complex) ซึ่งหมายถึง ขนาด และ เฟส (magnitude and phase angle) รวมอยู่ด้วย

ความถี่ของออสซิลเลเตอร์นี้ ถูกกำหนดโดยส่วนประกอบของ H ซึ่งทำให้เฟสเปลี่ยนไป 180 องศา การเลือกค่าขององค์ประกอบเหล่านี้ต้องเลือกด้วยความระมัดระวัง เพื่อให้เกิดเฟสชิฟ 180 องศา ที่ความถี่เดียวกันนี้ และความถี่นี้คือ ความถี่ของออสซิลเลเตอร์ที่นำไปใช้วงจรออสซิลเลเตอร์แบ่งออกเป็น 3 ชนิดคือ

1. วงจรออสซิลเลเตอร์ที่ใช้ LC
2. วงจรออสซิลเลเตอร์ที่ใช้ RC
3. วงจรออสซิลเลเตอร์ที่ใช้ ก้อนผลึก (crystal)

2.9.2 วงจรออสซิลเลเตอร์แบบฮาร์ทเลย์


จุดสังเกตของวงจรแบบนี้ อยู่ที่วงจรจูน LC ที่มีการแท็ปคอยล์สำหรับเป็นวงจร คอยล์ป้อนกลับ (inductive feedback) แทนที่จะเป็นคอยล์ทริกเกอร์แบบแยก จากรูป C1 และ L1 ประกอบกันเป็นวงจรจูน การแท็ปสัญญาณจากคอยล์ L1 ที่จุด G ก็เพื่อเป็นการจ่ายแรงดันคอลลเล็กเตอร์ L2 ในวงจร คือ RF ไช้ค (choke) จุดแท็ปสัญญาณที่ G จะต่ออยู่กับกราวด์โดยมี C4 เป็นบายพาสค่าป้าซิเตอร์อยู่ในการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณเอาต์พุตของออสซิลเลเตอร์ จะจ่ายออกที่ขาคอลเลคเตอร์ซึ่งมีระดับแรงดันไฟฟ้าเท่ากับ V_{AG} ซึ่งเป็นความต่างศักย์ระหว่างจุด A บนคอยล์ L1 เทียบกับจุด G ส่วนในค้ำตรงข้ามกับจุดที่ป้อนแรงดันไฟสลับป้อนกลับเท่ากับ V_{BG} ซึ่งถูกค้ำปลีงโดย C2 ไปยังขาเบสของ Q2 การป้อนกลับของสัญญาณในลักษณะนี้เป็นแบบบวก เพราะมีความต่างเฟส 180 องศา เมื่อเทียบกับ V_{AG} ซึ่งผลลัพธ์ที่เกิดขึ้น จะก่อให้เกิดการออสซิลเลตผลผลิตสัญญาณไฟสลับจ่ายออกมาที่เอาต์พุต ด้วยความถี่เรโซแนนท์ของวงจร LC

พิจารณาที่ระดับแรงดันไฟตรง V_c มีค่าเท่ากับ 28 V เพราะความต้านทานไฟตรงของคอยล์ RF, L1 และ L2 มีค่าน้อยมาก ไม่นำมาคำนวณก็ได้ ขาอิมิตเตอร์มีแรงดันไฟไบอัสตนเองเท่ากับ 1 V จาก R_E โดยมี C_E เป็นตัวรักษาเสถียรภาพของการไบอัสแรงดันไฟฟ้าฟอร์เวิร์ดที่ขาเบสจ่ายผ่าน R_1, R_2 ซึ่งแบ่งมาจากแหล่งจ่ายไฟ +28 V ดังนั้นค่า $V_{BE} = 1.4 - 1.0 = 0.4$ V ซึ่งน้อยกว่าค่าแรงดันไฟฟ้าคัทออฟ 0.5 V แต่ค่าแรงดันยอดทางด้านบวกของแรงดันไฟฟ้าป้อนกลับ จะขับให้ขาเบสมีระดับแรงดันไฟฟ้าเป็นบวก ซึ่งสามารถทำให้ Q1 นำกระแสไฟฟ้าและเกิดการออสซิลเลตได้ หน้าที่ของอุปกรณ์แต่ละตัวในวงจร รูปที่ 2.15 สามารถสรุปได้ดังนี้

- L1 : อินดักแตนซ์สำหรับวงจรจูน , มีการแท็ปเพื่อป้อนสัญญาณกลับ
- C1 : คาปาซิเตอร์สำหรับวงจรจูน, เปลี่ยนแปลงค่าได้
- L2 : RF ใช้ค้ำทำหน้าที่แยกสัญญาณออสซิลเลเตอร์ออกจากแหล่งจ่ายไฟ
- C4 : บายพาสสำหรับต่อจุดแท็ปจาก L1 เพื่อค้ำสัญญาณไปสลับลงกราวด์
- R1 : ร่วมกับ R2 ป้อนแรงดันไบอัสตรงเข้ากับขาเบส
- C2 : ค้ำปลีงสัญญาณป้อนกลับเข้าไปยังขาเบสร่วมกับ C2 เป็นวงจร RC ค้ำปลีงสัญญาณร่วมกับ R1 เป็นวงจรแบ่งแรงดันสำหรับไบอัสขาเบสร่วมกับ C2 เป็น

วงจรกรองแบบ RC สำหรับแปลงไฟของสัญญาณไบอัส




รูปที่ 2.15 วงจรออสซิลเลเตอร์แบบฮาร์ทลีย์ .

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.9.3 การกลับเฟสของสัญญาณแท็ปคอยล์

เหตุผลที่ใช้อธิบายว่าเพราะอะไรการแท็ปสัญญาณของ L1 จึงช่วยให้เกิดการป้อนกลับแบบบวก ก่อนอื่นพิจารณาส่วนของคอยล์ L1 ซึ่งแบ่งออกได้เป็น สองส่วนคือ L_A และ L_B วิเคราะห์การไหลของกระแสอิเล็กทรอนิกส์เข้าไปยังจุด A จะเห็นว่าทิศทางการไหลผ่านคอยล์ L_A ระหว่างจุด A กับจุด G แล้วไหลไปสู่แหล่งจ่ายไฟ V_+ ซึ่งในกรณีนี้ คอยล์ L_B ไม่มีส่วนเกี่ยวข้องใดๆ กับทิศทางการไหลของกระแสแต่อย่างไรก็ตาม คอยล์ทั้งสองส่วนก็ต่อเนื่องกันอยู่ ดังนั้น L_B จึงเป็นตัวหม้อแปลงที่ป้อนสัญญาณไปสู่ L_A ได้ ในการแปรผันของแรงดันไฟสลับ สมมติให้ i มีค่าเพิ่มขึ้นของเลนซ์ (Lenz law) จะได้ว่าเกิดการเหนี่ยวนำด้วยตัวเองขึ้น (self induced) เกิดแรงดันไฟฟ้า V_{AG} ซึ่งมีขั้วเป็นลบที่จุด A เพื่อต่อต้านการเพิ่มขึ้นของ i ยิ่งกว่านั้น แรงดันที่เหนี่ยวนำขึ้นมาี้ ส่งผลให้คอยล์ทั้งหมดมีแรงดันไฟฟ้าเป็นลบ และเนื่องจากลักษณะของการพันคอยล์เป็นแบบในทิศทางเดียวกัน ดังนั้นจึงมีสนามแม่เหล็กเหมือนกันตลอดทั้งคอยล์ จุด A ถือว่าเป็นจุดปลายสุดของแรงดันไฟลบที่เหนี่ยวนำขึ้นมาเมื่อเปรียบเทียบกับจุดอื่นๆ หรือขลวดลัดถัดมาด้านล่าง (ตามรูปที่ 2.16) ส่วนจุด B เมื่อพิจารณาตามแรงดันไฟฟ้าที่เหนี่ยวนำขึ้นมา จุด B จะมีแรงดันเป็นบวกเมื่อเปรียบเทียบกับขลวดลัดไป ที่อยู่เหนือขึ้นไป (ตามรูปที่ 2.16) ดังนั้นทั้งจุด A และจุด B จึงมีขั้วตรงกันข้ามเสมอ เมื่อเทียบกับแท็ปนั้นคือ V_{AG} และ V_{BG} จะมีเฟสของสัญญาณต่างกัน 180 องศาเสมอ ในขณะที่จุดหนึ่งเป็นลบมากที่สุด อีกจุดหนึ่งก็จะมีเฟสเป็นบวกมากที่สุด เนื่องจากจุดแท็ป G ต่ออยู่กับกราวด์ เพราะฉะนั้น V_{AG} และ V_{BG} จึงเป็นสัญญาณสลับที่มีขั้วตรงกันข้ามกันเสมอ เมื่อเทียบกับจุดกราวด์

อ้างถึงวงจรรูปที่ 2.16 V_{AG} จะถูกป้อนกลับแบบบวกไปเข้ายังอินพุทของขาเบสโดยทั่วๆ ไป จุดแท็ปจะป้อนกลับแรงดันไฟฟ้าประมาณ 1 ใน 3 ของแรงดันไฟฟ้าที่ตกคร่อมคอยล์ทั้งหมด



รูปที่ 2.16 เฟสของแรงดันไฟฟ้าในการแท็ปคอยล์ L_B จะต่างเฟส 180 องศา เทียบกับแรงดันไฟฟ้าในคอยล์


บทที่ 3

การออกแบบวงจรและการทำงานของคีย์บอร์ดไร้สาย


3.1 ภาคส่ง

3.1.1 รายละเอียดของบล็อกไดอะแกรมทางภาคส่ง

จากรูปที่ 3.1 จะเป็นบล็อกไดอะแกรมของทางภาคส่ง ซึ่งส่วนแรกเป็นบล็อกไดอะแกรมของสัญญาณนาฬิกาและข้อมูลซึ่งส่งออกมาจากตัวคีย์บอร์ด ซึ่งจะส่งสัญญาณนี้ออกมาเมื่อมีการกดคีย์และปล่อยคีย์ตามค่ารหัสบนตามหลักการที่กล่าวมาในบทที่ 2 และมีรูปสัญญาณดังแสดงในรูป 3.2 ส่วนรูปที่ 3.1 ในส่วนที่สองจะเป็นส่วนแปลงสัญญาณจากสัญญาณนาฬิกาและข้อมูลที่ซิงโครไนซ์กันออกมาให้เป็นแบบอะซิงโครไนซ์เพียงช่องเดียว โดยใช้ซีพียู 8031 จัดการในส่วนนี้




รูปที่ 3.1 บล็อกไดอะแกรมของภาคส่ง



รูปที่ 3.2 สัญญาณที่ส่งออกมาจากคีย์บอร์ด

จากบล็อกไดอะแกรมส่วนที่สองของรูปที่ 3.1 จะเป็นส่วนของวงจรแปลงสัญญาณนาฬิกาและข้อมูลที่ซิงโครไนซ์กันออกมาให้เป็นแบบอะซิงโครไนซ์ เพื่อจะได้ลดจำนวนช่องในการส่งข้อมูลทั้งสัญญาณนาฬิกาและข้อมูลที่ส่งมาจากคีย์บอร์ด ให้เหลือสัญญาณเพียงช่องเดียว ดูจากรูปที่ 3.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.3 รูปสัญญาณ


3.1.2 การทำงานของวงจรแปลงสัญญาณทางด้านส่ง

จากวงจรรูปที่ 3.4 เป็นวงจรแปลงทางด้านส่ง โดยมี IC เบอร์ 74HC 322 ซึ่งเป็น 8-bit shift register เป็นตัวแปลงสัญญาณอนุกรม ให้เป็นแบบขนาน เมื่อชิพข้อมูลครบ 8 บิต OH จะส่ง บิต 1 ไปเป็นอินพุตของ D ฟลิปฟลอป คือ IC HC 74 ทำให้ขา \bar{Q} เป็น 0 บิตให้ 8031 ที่ INTO เพื่อให้ 8031 ว่าจะมีข้อมูลของคีย์มารออยู่ 8031 ก็จะส่งค่า 0 มาออกทางขา \bar{RD} เข้าขา \bar{E} ของ 245 เพื่อให้ HC 245 ส่งข้อมูลไปยัง 2764 จากนั้น 8031 จะโหลดข้อมูลจาก 2764 เมื่อ 8031 รับข้อมูลมาแล้ว จะส่งพัลส์ที่เป็น low เล็กๆ มาเคลียร์ D ฟลิปฟลอป และ HC 322 เพื่อให้พร้อมที่จะรับข้อมูลเข้ามาใหม่ ซึ่งข้อมูลที่ 8031 รับเข้ามานั้น จะถูกแปลงเป็นข้อมูลแบบอะซิงโครนัส โดยกำหนดให้ส่งที่บอดเวท 2400 โดยส่งออกมาที่พอร์ทอนุกรม TX ส่งไปที่หัวจรเครื่องส่ง เพื่อทำการโมดูเลตแบบแอมพลิจูดซีฟอีอิง (ASK) แล้วส่งออกอากาศไป

3.1.3 FLOW CHART ของวงจรแปลงสัญญาณทางภาคส่ง


ส่วนแรกของ FLOW CHART เป็นส่วนของการกำหนดค่าเริ่มต้นของโปรแกรม (Initial) โดยกำหนดให้ส่งข้อมูลในโหมด 1 เป็นการส่งแบบอะซิงโครนัส โดยมีบิตเริ่มต้น และบิตข้อมูลจำนวน 8 บิต ไม่มีพาริตีบิต และเลือกโหมดของไทเมอร์ เพื่อใช้กำหนดอัตราการส่งข้อมูล (Baud rate) จากนั้น จะทำการตรวจสอบการกดคีย์ เมื่อมีการกดคีย์บอร์คจะมีการอินเตอร์รัพต์เกิดขึ้น ซึ่งใน Interrupt Routine นั้น จะมีการเซตบิต FO (Key Flag) ไว้เพื่อให้ Main Program ทำการตรวจสอบการกดคีย์ โดยถ้า FO = 0 แสดงว่า ไม่มีการกดคีย์ แต่ถ้า FO = 1 แสดงว่า มีการกดคีย์เกิดขึ้น เมื่อ Main Program ตรวจสอบพบว่าบิต FO = 1 ก็จะทำงานตามโปรแกรมโดยส่งข้อมูลแบบอะซิงโครนัส ออกไปนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.4 วงจรแปลงสัญญาณทางค่านส่ง




KEYBOARD TRANSMIT CONTROLLER
WIRELESS KEYBOARD 1.0 2


Flowchart of Key Transmitter



Flowchart of Receive Key Interrupt Routine



3.1.4 การทำงานของวงจรเครื่องส่ง




รูปที่ 3.8 วงจรเครื่องส่ง

สำหรับเครื่องส่งประกอบด้วย Q1, VC1, L1, L2, C3 และ RFC โดย C1 ทำหน้าที่เป็น สวิตช์เพื่อให้อาจปรับความถี่ VC1, L1, L2 ทำหน้าที่ปรับความถี่ แล้วส่งออกอากาศ RFC จะทำหน้าที่แยกการทำงานของวงจรออสซิลเลเตอร์ออกจากภาคจ่ายไฟ สำหรับ L1 และ L2 เป็นตัว เหนี่ยวหน้าที่สร้างขึ้นจากสายทองแดงของแผ่นวงจรพิมพ์

เอาท์พุทจากวงจรแปลงสัญญาณเคียบอร์คทางภาคส่ง จะถูกส่งเข้าวงจรออสซิลเลเตอร์ เพื่อส่ง ออกอากาศไปยังเครื่องรับ ดังนั้นคลื่นที่ส่งออกไป จะประกอบด้วยข้อมูลจากวงจรแปลงสัญญาณทาง ภาคส่ง และคลื่นพาหะที่มีความถี่สูงในย่าน UHF ประมาณ 300 MHz

3.2 ภาครับ

3.2.1 รายละเอียดบล็อกไดอะแกรมทางด้านรับ



รูปที่ 3.7 บล็อกไดอะแกรมทางภาครับ

จากรูปที่ 3.7 ส่วนที่สองจะเป็นวงจรแปลงสัญญาณทางด้านรับ ทำหน้าที่แปลงสัญญาณแบบอะซิงโครนัสของเคียว ให้เป็นสัญญาณแบบซิงโครนัส โดยสัญญาณนาฬิกาและข้อมูลจะซิงโครไนซ์กันออกมาตามเดิม โดยมีซีพียู 8031 เป็นตัวจัดการในส่วนนี้

3.2.2 การทำงานของวงจรแปลงสัญญาณทางด้านรับ

จากรูปที่ 3.8 เป็นวงจรแปลงสัญญาณทางภาครับ ซึ่งทำหน้าที่แปลงสัญญาณอะซิงโครนัสที่ได้รับมาจากวงจรต้นส่ง ให้เป็นสัญญาณแบบซิงโครนัส กล่าวคือ มีทั้งสัญญาณนาฬิกา และข้อมูล จะซิงโครไนซ์กันออกมา เหมือนที่ส่งออกมาจากคีย์บอร์ด แล้วส่งไปให้เครื่องคอมพิวเตอร์ โดยมี 8031 เป็นตัวจัดการในส่วนนี้


3.2.3 FLOW CHART ของวงจรแปลงสัญญาณทางด้านรับ

ส่วนแรกเป็นส่วนการกำหนดค่าเริ่มต้น คือเลือกโหมดของการรับข้อมูลในโหมด 1 ซึ่งประกอบไปด้วย บิตเริ่มต้น และตามด้วยบิตข้อมูลจำนวน 8 บิต ไม่มีการตรวจสอบพาริตีบิต และเลือกโหมดของไมโครคอมพิวเตอร์ เพื่อกำหนดอัตราการส่งข้อมูล (Baud rate) ให้ตรงกับทางด้านส่ง


จากนั้น Main Program จะทำการตรวจสอบการรับข้อมูล โดยเมื่อมีข้อมูลเข้ามาจะเกิดการอินเทรรัพท์เกิดขึ้น ซึ่งใน Interrupt Routine จะมีเซต Flag RI ไว้เพื่อให้ Main Program ตรวจสอบการรับข้อมูลได้ ถ้า RI = 0 แสดงว่ามีข้อมูลยังไม่เต็ม Buffer ยังนำข้อมูลออกไม่ได้ แต่ถ้า RI = 1 แสดงว่าข้อมูลเข้ามาเต็ม Buffer แล้ว สามารถนำข้อมูลออกไปได้ เมื่อ Main Program ตรวจสอบแล้วพบว่า RI = 1 ก็จะทำงานตามโปรแกรมต่อไปโดยส่งข้อมูลแบบซิงโครนัสออกไป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Flowchart of Keyboard Receiver




Flowchart of Receive Key Interrupt Routine



3.2.4 การทำงานของวงจรเครื่องรับ

คลื่นที่ส่งมาจากทางภาคส่ง จะเข้ามาทางสายอากาศ ผ่าน Q1 ที่ต่อเป็นวงจรขยายแบบร่วมที่มีอัตราขยายแรงดันสูงมาก ทำหน้าที่ขยายสัญญาณที่รับได้ ป้อนเข้าวงจรจูนที่ประกอบด้วย Q2, VC1, L1, และ L2 สำหรับ L1 และ L2 นี้ เป็นตัวเหนี่ยวนำที่สร้างขึ้นจากสายทองแดงของวงจรพิมพ์เช่นเดียวกับคลื่นส่ง

เมื่อสัญญาณผ่านวงจรจูนออกมาแล้ว จะเข้าสู่วงจรจัดแต่งรูปคลื่น ที่ประกอบด้วย IC1/1 และ IC1/2 ต่อร่วมกับตัวต้านทาน และตัวเก็บประจุ ทำหน้าที่เป็นตัวจัดแต่งรูปคลื่น โดยรับสัญญาณมาจาก Q2 สัญญาณเอาท์พุทของ IC1/2 จะมีลักษณะเป็นพัลส์ที่มีข้อมูลรวมอยู่ด้วย จากนั้นสัญญาณนี้จะถูกส่งต่อไปกับวงจรแปลงสัญญาณทางภาครับ



รูปที่ 3.10 วงจรเครื่องรับ

บทที่ 4 ผลการทดลอง

เนื่องจากโครงการนี้แบ่งการทำงานออกเป็น 2 ส่วนใหญ่ๆ คือส่วนของวงจรแปลงสัญญาณทางภาคส่งและทางภาครับ กับส่วนของวงจรเครื่องส่งและเครื่องรับ ดังนั้นในการตรวจสอบวงจรจึงได้ทำการตรวจสอบแยกส่วนกัน โดยในส่วนของวงจรแปลงสัญญาณทางด้านส่งและด้านรับ จะใช้เครื่อง logic analyzer ในการตรวจสอบสัญญาณ i/p และ o/p ของวงจร เมื่อได้ทำการส่งข้อมูลมาจาก คีย์บอร์ด ส่วนในวงจรเครื่องส่งและเครื่องรับจะใช้เครื่อง spectrum analyzer ช่วยในการวัดความถี่ของเครื่องส่งและเครื่องรับและแบนวิคท์ของสัญญาณ

นอกจากนี้ยังได้ทำการทดสอบการทำงานของเครื่องส่งและเครื่องรับ โดยใช้ oscilloscope ในการเปรียบเทียบสัญญาณระหว่างอินพุตที่เข้าเครื่องส่ง กับเอาต์พุตที่ออกจากเครื่องรับว่าสอดคล้องกันหรือไม่


4.1 ทดสอบวงจรแปลงสัญญาณทางด้านส่ง

4.1.1 วัดสัญญาณ keyboard data และ keyboard clock เทียบกับ สัญญาณเอาต์พุตของ 8-bit shift registers

ทำการต่อคีย์บอร์ดเข้ากับวงจรแปลงสัญญาณทางด้านส่ง แล้วใช้ logic analyzer จับสัญญาณ โดยใช้

1. POD A0 จับสัญญาณ keyboard data ที่ขา 11 ของ HC 322
2. POD A1 จับสัญญาณ keyboard clock ที่ขา 17 ของ HC 322
3. POD B0-B7 จับสัญญาณที่ออกจาก HC 322 คือที่ขา QH - QA ตามลำดับ


จากการทดสอบพบว่าถ้าไม่ได้กดคีย์ จะไม่มีสัญญาณพัลส์ใดๆ ออกมา แต่เมื่อลองกดคีย์บอร์ด จะสามารถจับสัญญาณพัลส์ของข้อมูลได้ เนื่องจากเราทราบค่ารหัสแทนของคีย์แต่ละตัวบนคีย์บอร์ด เราจึงตรวจสอบได้ว่าข้อมูลที่ส่งจากคีย์บอร์ดมายัง HC 322 นั้นจะถูกต้องค่ารหัสแทนหรือไม่ อีกทั้งยังตรวจสอบการทำงานของ HC 322 ซึ่งเป็น IC ที่ทำหน้าที่เป็น 8-bit shift registers ว่าทำงานถูกต้องหรือไม่ด้วย ดังนั้นเราจึงทดลองกดคีย์ตัวอักษร 'a' ซึ่งมีค่ารหัสแทน คือ '1E' หรือ '00011110' ซึ่งได้ผลการทดลองดังรูปที่ 4.1



รูปที่ 4.1 แสดงสัญญาณ keyboard data, keyboard clock, o/p ของ 8-bit shift registers เมื่อกดคีย์ตัวอักษร 'a'

จากรูปที่ 4.1 จะพบว่า ผลการทดลองที่ได้ถูกต้องตามทฤษฎี คือ ข้อมูลพัลส์ที่ส่งออกมาจาก keyboard ตรงกับค่ารหัสแทนของตัวอักษร 'a' โดยจะเริ่มต้นจาก start bit และตามด้วยข้อมูล 8 bit เริ่มจากบิต 0 ถึง บิต 7 ตามด้วย stop bit โดยจะชิงโครไนซ์มาับสัญญาณ clock ซึ่งถูกกลับเฟสมาจาก 74HC00 แล้วผ่านเข้า HC 322 ซึ่งจะรับข้อมูล เริ่มจากบิตแรกคือ D0 ซึ่งจะถูก shift ไปสิ้นสุดที่ QH ทำให้ IC HC 322 มี เอาท์พุท ที่ QH - QA เป็นบิต D0 -D7 ตามลำดับ ซึ่งมีค่าไบนารีตรงกับค่ารหัสแทนของตัว 'a' คือ '01111000'

จากการทดลอง เราพบว่า สามารถส่งข้อมูลคีย์บอร์ดออกมาได้ทุกคีย์ แต่ในที่นี้ จะยกมาเพียงบางคีย์เท่านั้น เช่น คีย์ ENTER ซึ่งมีค่ารหัสแทนคือ '1C' หรือ '00011100' ซึ่งจะได้รูปสัญญาณดังรูปที่ 4.2



รูปที่ 4.2 แสดงสัญญาณ keyboard data, keyboard clock, o/p ของ 8-bit shift registers เมื่อกดคีย์ 'Enter'


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.1.2 จับสัญญาณที่ส่งมาจากคีย์บอร์ดเทียบกับเอาต์พุตที่ออกมาจากร่างแปลงสัญญาณ

สัญญาณเอาต์พุตที่ส่งมาจากคีย์บอร์ดคือ สัญญาณข้อมูลกับสัญญาณคล็อก ที่ซิงโครไนซ์กัน ออกมา กล่าวคือส่งข้อมูลแบบซิงโครนัส ส่วนเอาต์พุตที่ออกมาจากร่างแปลงสัญญาณนั้น จะเป็น ข้อมูลแบบอะซิงโครนัส

ทำการทดลองใช้ POD A0 จับสัญญาณ keyboard clock ที่ขา 11 ของ HC 322 ใช้ POD A1 จับสัญญาณ keyboard data ที่ขา 17 ของ HC 322 ใช้ POD A2 จับสัญญาณเอาต์พุต ของวงจรมแปลงสัญญาณที่ขา 11 ของ 8031

จากนั้นได้ทดลองกดคีย์ตัวอักษร 'a' ซึ่งมีค่ารหัสแทนเป็น '1E' ได้รูปสัญญาณดังในรูปที่ 4.3



รูปที่ 4.3 แสดงสัญญาณเมื่อกดคีย์ตัว 'a' ส่งออกจากคีย์บอร์ดซึ่งเป็นการส่งแบบซิงโครนัส เทียบกับเอาต์พุตที่ออกมาจากร่างแปลงสัญญาณซึ่งส่งแบบอะซิงโครนัส

จากรูปที่ 4.3 แสดงให้เห็นว่า พัลส์ของสัญญาณที่ได้นั้น มีความสอดคล้องกัน และมีค่าตรงกับค่ารหัสแทนของตัวอักษร 'a' จากการทดลองพบว่า สามารถส่งข้อมูลออกมาได้ทุกคีย์ และได้ผลในลักษณะเดียวกัน กับตัวอักษร 'a'

4.1.3 ทดสอบวงจรมแปลงสัญญาณทางด้านส่งโดยใช้ display


ต่อ display เข้ากับ port 1 ของ 8031 แล้วทดลองกดคีย์ พบว่า display จะแสดงค่ารหัสแทนของแต่ละคีย์ออกมาได้อย่างถูกต้อง

จากการทดลองทั้งหมดนี้ ทำให้พอจะสรุปได้ว่า วงจรมแปลงสัญญาณทางด้านส่งนี้ สามารถทำงานได้ตามวัตถุประสงค์ จึงได้นำวงจรมแปลงสัญญาณทางด้านส่งนี้ไปต่อเข้ากับวงจรมแปลงสัญญาณทางด้านรับ เพื่อตรวจการทำงานของวงจรมแปลงสัญญาณทางด้านรับต่อไป


4.2 ทดสอบวงจรแปลงสัญญาณทางด้านรับ

นำวงจรแปลงสัญญาณทางด้านรับต่อกับวงจรแปลงสัญญาณทางด้านส่ง แล้วลองส่งข้อมูลโดยการกดคีย์บนคีย์บอร์ด แล้วใช้ logic analyzer ตรวจสอบสัญญาณที่เป็น i/p และ o/p ของ วงจรแปลงสัญญาณทางด้านส่ง ซึ่ง o/p ของวงจรแปลงสัญญาณทางด้านส่งก็คือ i/p ที่จะเข้าวงจรแปลงสัญญาณทางด้านรับ นำสัญญาณเหล่านี้เปรียบเทียบกับสัญญาณ o/p ที่ออกจากวงจรแปลงสัญญาณทางด้านรับ

จากการทดลองกดคีย์บนคีย์บอร์ดทุกคีย์ พบว่าสัญญาณที่ตรวจจับได้แต่ละจุดมีความสอดคล้องกัน และมีค่าไบนารีถูกต้องตามค่ารหัสแชนแนลคีย์ของแต่ละคีย์ แต่ในที่นี้ได้นำมาแสดงให้ดูเพียง ตัวอักษร 'a' ดังรูปที่ 4.4 ส่วนในรูปที่ 4.5 เป็นรูปที่ขยายของ POD 0 , POD 1, POD 2



รูปที่ 4.4 แสดงสัญญาณ i/p และ o/p ของวงจรแปลงสัญญาณทางด้านส่งเปรียบเทียบกับ o/p ที่ออกจากวงจรแปลงสัญญาณทางด้านรับ เมื่อกดคีย์ตัวอักษร 'a'




รูปที่ 4.5 รูปขยายของสัญญาณที่ POD0, POD1 และ POD2 ซึ่งเป็น i/p และ o/p ของ วงจรแปลงสัญญาณทางด้านส่ง เมื่อกดคีย์ตัวอักษร 'a'

นอกจากนี้ยังได้ทดลองต่อ display ตัวหนึ่งไว้ที่ port 1 ของ 8031 ทางด้านส่ง และต่อ display อีกตัวหนึ่งไว้ที่ port 1 ของ 8031 ทางด้านรับ เพื่อตรวจสอบว่า 8031 ของทางด้านรับและทางด้านส่งส่งค่ารหัสแชนแนลของแต่ละคีย์ที่กดถูกต้องหรือไม่ ซึ่งผลที่ได้จากการทดลองพบว่าถูกต้องทุกคีย์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 ทดสอบวงจรเครื่องส่งและเครื่องรับ

เมื่อวงจรทุกส่วนทำงานได้แล้ว ก็นำเครื่องส่งไปวัดความถี่และแบนวิทที่ โดยใช้ spectrum analyzer วัดสัญญาณ ซึ่งวัดความถี่ได้ 322.5 MHz วัดแบนวิทที่ 5 MHz ส่วนรูปที่ได้นั้น แสดงได้ดังรูปที่ 4.6 และ ส่วนรูปที่ 4.7 เป็นรูปความถี่ที่ SPAN ออกมา




รูปที่ 4.6 รูปแสดงความถี่ที่ส่งโดยเครื่องส่ง



รูปที่ 4.7 รูปความถี่ที่ span ออกมา


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นอกจากนี้ได้ทำการทดสอบการทำงานของเครื่องส่ง โดยการป้อนอินพุต 2.5 Vpp ความถี่ 2.4 KHz เพื่อดูรูปสัญญาณที่ถูกโมดูเลตออกมา ดังแสดงในรูปที่ 4.8 ซึ่งพบว่าได้รูปสัญญาณค่อนข้างสมบูรณ์ และมีสัญญาณรบกวนน้อย



รูปที่ 4.8 รูปสัญญาณที่ถูกมอดูเลตและส่งโดยเครื่องส่ง

ในการปรับแต่งเครื่องรับนั้น เราก็ป้อนสัญญาณพัลส์ที่มีความถี่ประมาณ 2.4 KHz เข้าที่เครื่องส่ง แล้วปรับค่าคาปาซิเตอร์ปรับค่าได้ ให้ได้รูปสัญญาณที่ตรงกันระหว่างอินพุตเข้าเครื่องส่งกับเอาต์พุตที่ออกจากเครื่องรับ ดังรูปที่ 4.9 เป็นรูปสัญญาณที่ปรับแต่งเรียบร้อยแล้ว




รูปที่ 4.9 รูปสัญญาณ i/p ของเครื่องส่งและ o/p ของเครื่องรับซึ่งได้รับการปรับแต่งแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากการทดลองทั้งหมด พบว่าวงจรแต่ละส่วนสามารถทำงานได้เป็นอย่างดี เราจึงนำมาทดลองต่อวงจรแปลงสัญญาณทางด้านส่งและด้านรับ เข้ากับวงจรเครื่องส่งกับเครื่องรับ เพื่อทดสอบว่าสามารถทำงานร่วมกันได้หรือไม่ แต่เนื่องจากคีย์บอร์ดที่เรานำมาใช้ในการทดลองทั้งหมดนี้ เป็นคีย์บอร์ดแบบ XT ซึ่งเป็นคีย์บอร์ดรุ่นเก่า และใช้งานได้กับเฉพาะเครื่อง PC รุ่นเก่า ซึ่งหาก่อนข้างยากจึงไม่สะดวกที่จะนำมาทดลอง เราจึงต้องใช้ display ในการตรวจสอบการทำงาน และแสดงผล แทนการแสดงผลบนหน้าจอคอมพิวเตอร์ โดยเราจะนำ display 2 ตัว ต่อไว้ที่ port ของ 8031 ทั้งทางด้านรับและทางด้านส่ง เพื่อเปรียบเทียบค่ารหัสสแกนของแต่ละคีย์ที่ส่ง

ถ้า display ทั้งทางด้านรับและทางด้านส่ง ยังแสดงค่ารหัสสแกนตรงกัน ก็แสดงว่าวงจรทำงานได้เป็นปกติดี



รูปที่ 4.10 แสดงเครื่องคีย์บอร์ดไร้สาย

บทที่ 5

บทวิจารณ์และสรุปผล

จากการทำโครงการวิศวกรรมที่ผ่านมา ทำให้ได้ความรู้เพิ่มมากขึ้น ในด้านการส่งข้อมูลแบบดิจิทัล และการนำสัญญาณมาทำการแปลงข้อมูลในรูปแบบต่างๆ ทำให้ได้รู้จักการนำเอาไมโครคอนโทรลเลอร์มาใช้ในการสื่อสารข้อมูล ตลอดจนการปรับแต่งสัญญาณเครื่องรับและเครื่องส่ง แม้จะเกิดปัญหามากมายในตอนแรก เช่น ปัญหาเกี่ยวกับการปรับแต่งเครื่องรับ ให้รับส่งกันได้ และปัญหาเกี่ยวกับการตรวจจับสัญญาณจากคีย์บอร์ด ซึ่งเป็นสัญญาณที่ไม่ต่อเนื่อง แต่ปัญหาทั้งหมดก็สามารถแก้ไขได้

ส่วนปัญหาใหญ่ที่พบในการทำโครงการนี้คือ คีย์บอร์ดที่เรานำมาใช้ในโครงการนี้ เป็นคีย์บอร์ดแบบ XT ซึ่งเป็นคีย์บอร์ดรุ่นเก่า ที่จะต้องทำงานร่วมกับเครื่องคอมพิวเตอร์ชนิด XT ด้วย แต่เนื่องจากผู้ทำโครงการ ไม่มีเครื่องคอมพิวเตอร์รุ่นนี้ และหาค่อนข้างยาก จึงไม่ได้แสดงผลของการส่งข้อมูลจากคีย์บอร์ดให้ปรากฏบนคอมพิวเตอร์ แต่ใช้ display แทนจอคอมพิวเตอร์ ซึ่งจะแสดงได้เพียงค่ารหัสแทนของแต่ละคีย์เท่านั้น นอกจากนี้ยังมีปัญหา ในการเชื่อมต่อวงจรแปลงสัญญาณทางด้านส่ง เข้ากับเครื่องส่ง และการเชื่อมต่อวงจรแปลงสัญญาณทางด้านรับ เข้ากับเครื่องรับ ซึ่งมีไฟเลี้ยงของแต่ละวงจรไม่เท่ากัน จึงจำเป็นต้องมีการเพิ่มอุปกรณ์ ที่เป็นบัฟเฟอร์และขยายหรือลดแรงดันลงด้วย จึงจะทำให้ทุกวงจรสามารถทำงานร่วมกันได้อย่างมีประสิทธิภาพ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1      ;Description:   PC Keyboard Transmitter
2      ;Hardware:    MCS-51 uController
3      ;
4      ;Assembler:   SXA51 on MS-DOS 6.20
5      ;File Name:   KeySend.Asm
6
7      ;----- Variable Setting -----
00F4= 8      Baud      EQU    0F4H          ;2400 Baud Rate
9
10     ;----- Port Setting -----
0090= 11     Sin       BIT    P1.0          ;Serial In
0091= 12     Sck       BIT    P1.1          ;Shift Clock
0092= 13     Lck       BIT    P1.2          ;Latch Data
00B5= 14     KeyClr    BIT    P3.5          ;Keyboard Clear
15
16     ;----- Internal RAM -----
0030  17     ORG      30H
0030  18     DataBuf: DS    1          ;Key Data Buffer
0031  19     DispBuf: DS    2          ;Display Buffer
20
21     ;----- Reset System -----
0000  22     ORG      0000H
0000 23     LJMP    SFRInit
24
25     ;----- Key Interrupt -----
0003 26     KeyInt:  PUSH   ACC          ;Save Register
0005 27     MOV     DPTR,#8000H        ;Key Port
0008 28     MOVX   A,@DPTR           ;Get Key Data
0009 29     MOV     DataBuf,A
000B 30     SETB   F0                ;Set Key Flag
000D 31     CLR    KeyClr           ;Clear Key Flag
000F 32     SETB   KeyClr
0011 33     POP    ACC
0013 34     RETI
35
36     ;----- SFR Initial -----
0014 37     SFRInit: CLR    KeyClr          ;Keyboard Clear
0016 38     MOV     R6,#10
0018 39     CALL   DelayxM           ;Reset Delay
001B 40     SETB   KeyClr
001D 41     CLR    F0                ;Clear Key Flag
001F 42     CLR    Sck              ;Idle &-Display
0021 43     CLR    Lck
0023 44     MOV     IE,#10000001B
0026 45     MOV     TMOD,#00100000B
0029 46     MOV     SCON,#01010010B
002C 47     MOV     TH1,#Baud        ;Baud Setting
002F 48     CLR    TCON.1           ;Falling Edge Int#0
0031 49     SETB   TCON.6           ;Start Timer1
0033 50     MOV     DispBuf+0,#0
0036 51     MOV     DispBuf+1,#0
0039 52     CALL   SDisp            ;Clear &-Display
53
003C 54     KeyWait: JNB    F0,KeyWait
003F 55     MOV     A,DataBuf        ;Get Key Data
0041 56     MOV     DispBuf,A
0043 57     CALL   ASend            ;Send Key Data
0046 58     CALL   SDisp            ;Display Key Data
0049 59     CLR    F0
004B 60     SJMP   KeyWait

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

99      ;----- Serial Display -----
009A C0E0 100      SDisp:  PUSH  ACC
009C C000 101              PUSH  00H
009E C001 102              PUSH  01H
00A0 C002 103              PUSH  02H
00A2 C291 104              CLR   Sck           ;Idle State
00A4 C292 105              CLR   Lck
00A6 7832 106              MOV   R0,#DispBuf+1
00A8 7902 107              MOV   R1,#2         ;No.Byte
00AA 7A08 108      SDisp1:  MOV   R2,#8         ;No.Bit
00AC E6    109              MOV   A,@R0        ;Display Data
00AD 33    110      SDisp2:  RLC   A
00AE 9290 111              MOV   Sin,C
00B0 D291 112              SETB  Sck          ;Clock Active
00B2 C291 113              CLR   Sck
00B4 DAF7 114      DJNZ  R2,SDisp2
00B6 18    115              DEC   R0
00B7 D9F1 116      DJNZ  R1,SDisp1
00B9 D292 117              SETB  Lck          ;Latch Active
00BB C292 118              CLR   Lck
00BD D002 119              POP   02H
00BF D001 120              POP   01H
00C1 D000 121              POP   00H
00C3 D0E0 122              POP   ACC
00C5 22    123              RET
124
125      ;----- 1uSec.Delay -----
00C6 7F32 126      Delay1U:  MOV   R7,#50        ;Delay 1uSec.
00C8 DFFE 127              DJNZ  R7,$
00CA 22    128              RET
129
130      ;----- XmSec.Delay -----
00CB 1200D1 131      DelayxM:  CALL  Delay1M      ;Delay XmSec.
00CE DEFB 132              DJNZ  R6,DelayxM
00D0 22    133              RET
134
135      ;----- 1mSec.Delay -----
00D1 7FE5 136      Delay1M:  MOV   R7,#229      ;Delay 1mSec.
00D3 00    137      Delay1M1:  NOP
00D4 00    138              NOP
00D5 DFFC 139              DJNZ  R7,Delay1M1
00D7 22    140              RET
00D0=    141              END

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

1      ;Description:    PC Keyboard Receiver
2      ;Hardware:     MCS-51 uController
3      ;              and Interface Board
4      ;Assembler:    SXA51 on MS-DOS 6.20
5      ;File Name:    KeyRecv.Asm
6
7      ;----- Variable Setting -----
00F4=  8      Baud      EQU    0F4H          ;2400 Baud Rate
9
10     ;----- Port Setting -----
0090= 11      Sin       BIT    P1.0          ;Serial In
0091= 12      Sck       BIT    P1.1          ;Shift Clock
0092= 13      Lck       BIT    P1.2          ;Latch Data
00B4= 14      KbClk     BIT    P3.4          ;Keyboard Clock
00B1= 15      KbDat     BIT    P3.1          ;Keyboard Data
16
17     ;----- Internal RAM -----
0030  18      ORG      30H
0030  19      DataBuf: DS    1          ;Key Data Buffer
0031  20      DispBuf: DS    2          ;Display Buffer
21
22     ;----- Reset System -----
0000  23      ORG      0000H
0000 24      MOV      R6,#10
0002 25      CALL    DelayxM          ;Reset Delay
0005 26      CLR     KbClk          ;Idle Keyboard
0007 27      CLR     KbDat          ;
0009 28      CLR     Sck            ;Idle S-Display
000B 29      CLR     Lck
000D 30      MOV     IE,#10010000B
0010 31      MOV     IP,#00010000B
0013 32      MOV     TMOD,#00100000B
0016 33      MOV     SCON,#01010010B
0019 34      MOV     TH1,#Baud      ;Baud Setting
001C 35      SETB   TCON.6          ;Start Timer1
001E 36      SJMP   Main
37
38     ;----- Key Interrupt -----
0023 39      ORG      0023H          ;Receive Interrupt
0023 40      KeyInt: CLR     RI          ;Clear RxD Flag
0025 41      PUSH   ACC            ;Save Register
0027 42      MOV     A,SBUF          ;Get Key Data
0029 43      MOV     DataBuf,A
002B 44      SETB   F0            ;Set Key Flag
002D 45      POP    ACC
002F 46      RETI
47
0030 48      Main:   MOV     DispBuf+0,#0
0033 49      MOV     DispBuf+1,#0
0036 50      CALL   SDisp          ;Clear S-Display
0039 51      Main1: CLR     F0            ;Clear Key Flag
003B 52      KeyWait: JNB    F0,KeyWait
003E 53      MOV     A,DataBuf      ;Get Key Data
0040 54      MOV     DispBuf,A
0042 55      ORL    A,#00H
0044 56      MOV     F0,PSW.0        ;Save Parity Flag
0047 57      CALL   SDisp
004A 58      CALL   ASend          ;Send Key Data
004D 59      SJMP   Main1

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

62      ;----- ASync.Send -----
004D 3099FD 63      ASend:   JNB    TI,$          ;Tx Buffer Empty?
0050 C299    64      CLR     TI           ;Clear Tx Flag
0052 F599    65      MOV     SBUF,A       ;Data to Tx Buffer
0054 22      66      RET
67
68      ;----- Serial Display -----
0055 C0E0    69      SDisp:   PUSH   ACC
0057 C000    70      PUSH   00H
0059 C001    71      PUSH   01H
005B C002    72      PUSH   02H
005D C291    73      CLR     Sck          ;Idle State
005F C292    74      CLR     Lck
0061 7832    75      MOV     R0,#DispBuf+1
0063 7902    76      MOV     R1,#2        ;No.Byte
0065 7A08    77      SDisp1:  MOV     R2,#8        ;No.Bit
0067 E6      78      MOV     A,@R0        ;Display Data
0068 33      79      SDisp2:  RLC     A
0069 9290    80      MOV     Sin,C
006B D291    81      SETB   Sck          ;Clock Active
006D C291    82      CLR     Sck
006F DAF7    83      DJNZ   R2,SDisp2
0071 18      84      DEC     R0
0072 D9F1    85      DJNZ   R1,SDisp1
0074 D292    86      SETB   Lck          ;Latch Active
0076 C292    87      CLR     Lck
0078 D002    88      POP    02H
007A D001    89      POP    01H
007C D000    90      POP    00H
007E D0E0    91      POP    ACC
0080 22      92      RET
93
94      ;----- XmSec.Delay -----
0081 120087 95      DelayxM: CALL   Delay1M       ;Delay XmSec.
0084 DEFB    96      DJNZ   R6,DelayxM
0086 22      97      RET
98
99      ;----- 1mSec.Delay -----
0087 7FE5    100     Delay1M: MOV    R7,#229       ;Delay 1mSec.
0089 00      101     Delay1M1: NOP
008A 00      102     NOP
008B DFFC    103     DJNZ   R7,Delay1M1
008D 22      104     RET
0000=      105     END

```

กิตติกรรมประกาศ


รายงานฉบับนี้สำเร็จลุล่วงลงได้ โดยได้รับคำแนะนำทางด้านความรู้ การให้คำปรึกษาจากอาจารย์ที่ปรึกษา ทางผู้จัดทำจึงกราบขอบพระคุณอาจารย์ รศ. ดร. วิวัฒน์ กิรานนท์ วัณ ณีนี้ พร้อมทั้ง อาจารย์ วิชา แสงพิสิทธิ์ ที่ให้คำแนะนำในการทำโครงการในครั้งนี้ ขอขอบคุณ คุณพ่อ คุณแม่ ที่คอยเป็นกำลังใจให้เสมอ และขอขอบคุณ คุณ พงศ์พันธ์ สุขกาญจนกันติ ที่ให้ความช่วยเหลือในการใช้เครื่องมืออุปกรณ์ต่างๆ รวมทั้งรุ่นพี่ที่มหาวิทยาลัยทุกคน ที่ช่วยเหลือให้คำแนะนำในการใช้เครื่องมือ และอุปกรณ์ต่างๆ ในการทำโครงการครั้งนี้ รวมทั้งเพื่อนๆ ทุกคน ที่ให้ความช่วยเหลือในเรื่องข้อมูล



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

- [1] บัญญัติ จามรภูติ , “ ฮาร์ดแวร์ไมโครคอมพิวเตอร์ 8088,80286,80386” ซีเอ็ดยูเคชั่น, พ.ศ. 2521
- [2] ประสิทธิ์ ประพัฒมงคลการ ดร., “ หลักการระบบสื่อสาร” ซีเอ็ดยูเคชั่น ,พ.ศ. 2521
- [3] บีเคอร์ นอร์ตัน ,” เข้าใจการทำงาน IBM PC INSIDE THE IBM PC AND PS/2” ซีเอ็ดยูเคชั่น , พ.ศ. 2521
- [4] ยืน ภู่วรวรรณ รัช, “เทคโนโลยี ฮาร์ดแวร์ IBM PC” ซีเอ็ดยูเคชั่น , พ.ศ. 2521
- [5] FREDRICK F. DRISCOLL , “DATA COMMUNICATIONS” ,SAUNDERS COLLEGE PUBLISHING, 1992
- [6] IBM TECHNICAL REFERENCE
- [7] สุเจตน์ จันทพงษ์ , “ ไมโครคอนโทรลเลอร์ชิปเดี่ยว 8051” วิทยาลัยมหานคร, พ.ศ. 2535



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DATA SHEET

80C51-L / 80C31-L

CMOS SINGLE-CHIP 8 BIT 3V-MICROCONTROLLER

- 80C51-L- CMOS SINGLE-CHIP 8-BIT MICROCONTROLLER with factory mask-programmable ROM
- 80C31-L- CMOS SINGLE-CHIP 8-BIT CONTROL-ORIENTED CPU with RAM and I/O
- 80C51-L/C31-L: 0 TO 8 MHz, VCC=2.7V TO 6V

FEATURES

- POWER CONTROL MODES
- 128 x 8 BIT RAM
- 32 PROGRAMMABLE I/O LINES
- TWO 16-BIT TIMER/COUNTERS
- 64K PROGRAM MEMORY SPACE
- FULLY STATIC DESIGN
- HIGH PERFORMANCE SAJ1 VI CMOS PROCESS
- BOOLEAN PROCESSOR
- 5 INTERRUPT SOURCES
- PROGRAMMABLE SERIAL PORT
- 64K DATA MEMORY SPACE
- TEMPERATURE RANGE: 0 TO 70°C

DESCRIPTION




Figure 1. Block Diagram


MHS's 80C51 and 80C31 are high performance CMOS versions of the 8051/8031 NMOS single chip 8 bit μ C and is manufactured using a self-aligned silicon gate CMOS process (SAJ1 VI).

The fully static design of the MHS 80C51/80C31 allows to reduce system power consumption by bringing the clock frequency down to any value, even DC, without loss of data.

The 80C51 retains all the features of the 8051: 4K bytes of ROM; 128 bytes of RAM; 32 I/O lines; two 16 bit timers; a 5-source 2-level interrupt structure; a full duplex serial port; and on-chip oscillator and clock circuits.


In addition, the 80C51 has two software-selectable modes of reduced activity for further reduction in power consumption. In the Idle Mode the CPU is frozen while the RAM, the timers, the serial port, and the interrupt system continue to function. In the Power Down Mode the RAM is saved and all other functions are inoperative.

The 80C31 is identical to the 80C51 except that it has no on-chip ROM.



IDLE AND POWER DOWN OPERATION

Figure 3 shows the internal Idle and Power Down clock configuration. As illustrated, Power Down operation stops the oscillator. Idle mode operation allows the interrupt, serial port, and timer blocks to continue to function while the clock to the CPU is gated off. These special modes are activated by software via the Special Function Register, its hardware address is 87H. PCON is not bit addressable.



PCON: Power Control Register (MSB)

SMOD	-	1	-	GF1	GF0	PD	IDL
------	---	---	---	-----	-----	----	-----

(LSB)

Symbol Position Name and Function

SMOD	PCON.7	Double Baud rate bit. When set to a 1, the baud rate is doubled when the serial port is being used in either modes 1, 2 or 3.
-	PCON.6	(Reserved)
-	PCON.5	(Reserved)
-	PCON.4	(Reserved)
GF1	PCON.3	General-purpose flag bit.
GF0	PCON.2	General-purpose flag bit.
PD	PCON.1	Power Down bit. Setting this bit activates power down operation.
IDL	PCON.0	Idle mode bit. Setting this bit activates idle-mode operation.

If 1's are written to PD and IDL at the same time, PD takes precedence. The reset value of PCON is (0XXX0000).

Table 1. Status of the external pins during Idle and Power Down modes

Mode	Program Memory	ALE	PSEN	PORT0	PORT1	PORT2	PORT3
Idle	Internal	1	1	Port Data	Port Data	Port Data	Port Data
Idle	External	1	1	Floating	Port Data	Address	Port Data
Power Down	Internal	0	0	Port Data	Port Data	Port Data	Port Data
Power Down	External	0	0	Floating	Port Data	Port Data	Port Data

IDLE MODE

The instruction that sets PCON.0 is the last instruction executed before the Idle mode is activated. Once in the Idle mode the CPU status is preserved in its entirety: the Stack Pointer, Program Counter, Program Status Word, Accumulator, RAM, and all other registers maintain their data during Idle. Table 1 describes the status of the external pins during Idle mode.

There are two ways to terminate the Idle mode. Activation of any enabled interrupt will cause PCON.0 to be cleared by hardware, terminating Idle mode. The interrupt is serviced, and following RETI, the next instruction to be executed will be the one following the instruction that wrote a 1 to PCON.0.

The flag bits GF0 and GF1 may be used to determine whether the interrupt was received during normal execution or during the Idle mode. For example, the instruction that writes to PCON.0 can also set or clear one or both flag bits. When Idle mode is terminated by an enabled interrupt, the service routine can examine the status of the flag bits.

The second way of terminating the Idle mode is with a hardware reset. Since the oscillator is still running, the hardware reset needs to be active for only 2 machine cycles (24 oscillator periods) to complete the reset operation.

POWER DOWN MODE

The instruction that sets PCON.1 is the last executed prior to entering power down. Once in power down, the oscillator is stopped. The contents of the on-chip RAM and the Special Function Register is saved during power down mode. A hardware reset is the only way of exiting the power down mode. The hardware reset initiates the Special Function Register (see Table 1).

In the Power Down mode, VCC may be lowered to minimize circuit power consumption. Care must be taken to ensure the voltage is not reduced until the power down mode is entered, and that the voltage is restored before the hardware reset is applied which frees the oscillator. Reset should not be released until the oscillator has restarted and stabilized.

Table 1 describes the status of the external pins while in the power down mode. It should be noted that if the power down mode is activated while in external program memory, the port data that is held in the Special Function Register P2 is restored to Port 2. If the data is a 1, the port pin is held high during the power down mode by the strong pullup, T1, shown in Figure 4.

STOP CLOCK MODE


Due to static design, the MHS 80C31/C51 clock speed can be reduced until 0 MHz without any data loss in memory or registers. This mode allows step by step utilization, and permits to reduce system power consumption by bringing the clock frequency down to any value. At 0 MHz, the power consumption is the same as in the Power Down Mode.

80C51 I/O PORTS

The I/O port drive of the 80C51 is similar to the 8051. The I/O buffers for Ports 1, 2, and 3 are implemented as shown in figure 4.

When the port latch contains a 0, all pFETs in figure 4 are off while the nFET is turned on. When the port latch makes a 0-to-1 transition, the nFET turns off. The strong pullup pFET, T1, turns on for two oscillator periods, pulling the output high very rapidly. As the output line is drawn high, pFET T3 turns on through the inverter to supply the ICH source current. This inverter and T3 form a latch which holds the 1 and is supported by T2. When Port 2 is used as an address port, for access to external program of data memory, any address bit that contains a 1 will have its strong pullup turned on for the entire duration of the external memory access.

When an I/O pin on Ports 1, 2, or 3 is used as an input, the user should be aware that the external circuit must sink current during the logical 1-to-0 transition. The maximum sink current is specified as I_{TL} under the D.C. Specifications. When the input goes below approximately 2V, T3 turns off to save ICC current. Note, when returning to a logical 1, T2 is the only internal pullup that is on. This will result in a slow rise time if the user's circuit does not force the input line high.



80C51 PIN DESCRIPTIONS

VSS

Circuit ground potential

VCC

Supply voltage during normal, idle, and Power Down operation.

Port 0

Port 0 is an 8-bit open drain bi-directional I/O port. Port 0 pins that have '1's written to them float, and in that state can be used as high-impedance inputs.

Port 0 is also the multiplexed low-order address and data bus during accesses to external Program and Data Memory. In this application it uses strong internal pullups when emitting '1's. Port 0 also outputs the code bytes during program verification in the 80C51. External pullups are required during program verification. Port 0 can sink eight LS TTL inputs.

Port 1

Port 1 is an 8-bit bi-directional I/O port with internal pullups. Port 1 pins that have '1's written to them are pulled high by the internal pullups, and in that state can be used as inputs. As inputs, Port 1 pins that are externally being pulled low will source current (IIL, on the data sheet) because of the internal pullups.

Port 1 also receives the low-order address bytes during program verification in the 80C51. Port 1 can sink/source three LS TTL inputs. It can drive CMOS inputs without external pullups.

Port 2

Port 2 is an 8-bit bi-directional I/O port with internal pullups. Port 2 pins that have '1's written to them are pulled high by the internal pullups, and in that state can be used as inputs. As inputs, Port 2 pins that are externally being pulled low will source current (IIL, on the data sheet) because of the internal pullups. Port 2 emits the high-order address byte during fetches from external Program Memory and during accesses to external Data Memory that use 16-bit addresses (MOVX @ DPTR); in this application, it uses strong internal pullups when emitting '1's. During accesses to external Data Memory that uses 8-bit addresses (MOVX @ Ri), Port 2 emits the contents of the P2 Special Function Register.

It also receives the high-order address bits and control signals during program verification in the 80C51. Port 2 can sink/source three LS TTL inputs. It can drive CMOS inputs without external pullups.

Port 3

Port 3 is an 8-bit bi-directional I/O port with internal pullups. Port 3 pins that have '1's written to them are pulled high by the internal pullups, and in that state can be used as inputs. As inputs, Port 3 pins that are externally being pulled low will source current (IIL, on the data sheet) because of the pullups. Port 3 also serves the functions of various special features of the MCS-51 Family, as listed below.

Port Pin	Alternate Function
P3.0	RXD (serial input port)
P3.1	TXD (serial output port)
P3.2	INT0 (external interrupt 0)
P3.3	INT1 (external interrupt 1)
P3.4	T0 (Timer 0 external input)
P3.5	T1 (Timer 1 external input)
P3.6	WR (external Data Memory write strobe)
P3.7	RD (external Data Memory read strobe)

Port 3 can sink/source three LS TTL inputs. It can drive CMOS inputs without external pullups.

RST

A high level on this for two machine cycles while the oscillator is running resets the device. An internal pull-down resistor permits Power-On reset using only a capacitor connected to VCC.

ALE

Address Latch Enable output for latching the low byte of the address during accesses to external memory. ALE is activated as though for this purpose at a constant rate of 1/6 the oscillator frequency except during an external data memory access at which time one ALE pulse is skipped. ALE can sink/source 8 LS TTL inputs. It can drive CMOS inputs without an external pullup.

PSEN

Program Store Enable output is the read strobe to external Program Memory. PSEN is activated twice each machine cycle during fetches from external Program Memory. (However, when executing out of external Program Memory, two activations of PSEN are skipped during each access to external Data Memory). PSEN is not activated during fetches from internal Program Memory. PSEN can sink/source 8 LS TTL inputs. It can drive CMOS inputs without an external pullup.

EA

When EA is held high, the CPU executes out of internal Program Memory (unless the Program Counter exceeds 0FFFH). When EA is held low, the CPU executes only out of external Program Memory. EA must not be floated.

XTAL1

Input to the inverting amplifier that forms the oscillator. Receives the external oscillator signal when an external oscillator is used.

XTAL2




Output of the inverting amplifier that forms the oscillator, and input to the internal clock generator. This pin should be floated when an external oscillator is used.



OSCILLATOR CHARACTERISTICS

XTAL1 and XTAL2 are the input and output respectively, of an inverting amplifier which is configured for use as an on-chip oscillator, as shown in figure 5. Either a quartz crystal or ceramic resonator may be used. To drive the device from an external clock source, XTAL1 should be driven while XTAL2 is left

unconnected as shown in figure 6. There are no requirements on the duty cycle of the external clock signal, since the input to the internal clocking circuitry is through a divide-by-two flip-flop, but minimum and maximum high and low times specified on the Data Sheet must be observed.



ABSOLUTE MAXIMUM RATINGS*

Ambient Temperature Under Bias:

Commercial 0°C to 70°C

Industrial -40°C to 85°C

Storage Temperature -65°C to +150°C

Voltage on VCC to VSS -0.5V to +7V

Voltage on Any Pin to VSS -0.5V to VCC + 0.5V

Power Dissipation 1W*

* This value is based on the maximum allowable die temperature and the thermal resistance of the package.

***NOTICE:**

Stresses at or above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions may affect device reliability.

DC CHARACTERISTICS

TA = -40°C to 85°C; VCC = 2.7V to 6V; VSS = 0V, F = 0 to 6 MHz

Symbol	Parameter	Min	Max	Unit	Test Conditions
VIL	Input Low Voltage	-0.5	0.2VCC -0.1	V	
VIH	Input High Voltage (Except XTALs and RST)	0.2VCC -0.9	VCC -0.5	V	
VIH1	Input High Voltage to RST for Reset	0.7VCC	VCC -0.5	V	
VIH2	Input High Voltage to XTAL	0.7VCC	VCC -0.5	V	
VPD	Power Down Voltage to VCC in PD Mode	2.0	6.0	V	
VOL	Output Low Voltage (Ports 1, 2, 3)		0.45	V	IOL = 1.6mA (note 1)
VOL1	Output Low Voltage Port 0, ALE, PSEN		0.45	V	IOL = 3.2mA (note 1)
VOH	Output High Voltage Ports 1, 2, 3	0.9VCC		V	I _{OH} = -10µA
		2.4		V	I _{OH} = -60µA VCC = 5V ± 10%
VOH1	Output High Voltage (Port 0 in External in External Bus Mode), ALE, PSEN	0.9VCC		V	I _{OH} = -40µA
		2.4		V	I _{OH} = -400µA VCC = 5V ± 10%
IIL	Logical 0 Input Current Ports 1, 2, 3		-50	µA	Vin = 0.45V
ILI	Input Leakage Current		±10	µA	0.45 < Vin < VCC
ITL	Logical 1 to 0 Transition Current (Ports 1, 2, 3)		-500	µA	Vin = 2.0V
ICCPD	Power Supply Current (Power Down Mode)	50	10	µA	VCC = 2.0V to 5.5V (note 2)
RRST	RST Pulldown Resistor	50	150	kΩ	
CIO	Capacitance of I/O Buffer		10	pF	fC = 1MHz, TA = 25°C


Note 1:

Capacitive loading on Ports 0 and 2 may cause spurious noise pulses to be superimposed on the VOLS of ALE and Ports 1 and 3. The noise is due to external bus capacitance discharging into the Port 0 and Port 2 pins when these pins make 1-to-0

transitions during bus operations. In the worst cases (capacitive loading 100 pF), the noise pulse on the ALE line may exceed 0.45V with max VOL peak 0.6V. A Schmitt Trigger use is not necessary.

EXTERNAL CLOCK DRIVE CHARACTERISTICS (XTAL1)

Symbol	Parameter	Variable Clock freq = 0 to 6 MHz		Unit
		Min	Max	
TCLCL	Oscillator Period	166		ns
TCHCX	High Time	20		ns
TCLCX	Low Time	20		ns
TCLCH	Rise Time		20	ns
TCHCL	Fall Time		20	ns

**AC CHARACTERISTICS**

($T_A = -40^\circ\text{C}$ to 85°C , $V_{CC} = 2.7V$ to $6V$, $V_{SS} = 0V$)

(Load Capacitance for Port 0, ALE, and PSEN = 100pf; Load Capacitance for All Other Outputs = 80pf).

EXTERNAL PROGRAM MEMORY CHARACTERISTICS

Symbol	Parameter	Min	Max	Units
TLHLL	ALE Pulse Width	$2TCLCL - 40$		ns
TAVLL	Address Valid to ALE	$TCLCL - 55$		ns
TLLAX	Address Hold After ALE	$TCLCL - 35$		ns
TLLIV	ALE to Valid Instr In		$4TCLCL - 170$	ns
TLLPL	ALE to PSEN	$TCLCL - 25$		ns
TPLPH	PSEN Pulse Width	$3TCLCL - 35$		ns
TPLIV	PSEN to Valid Instr In		$3TCLCL - 220$	ns
TPXIX	Input Instr Hold After PSEN	0		ns
TPXIZ	Input Instr Float After PSEN		$TCLCL - 20$	ns
TPXAV	PSEN to Address Valid	$TCLCL - 3$		ns
TAVIV	Address to Valid Instr In		$5TCLCL - 220$	ns
TPLAZ	PSEN Low to Address Float		0	ns

See next page for External Data Memory Characteristics.

EXTERNAL DATA MEMORY CHARACTERISTICS

Symbol	Parameter	Min	Max	Units
TRLRH	RD Pulse Width	5TCLCL - 100		ns
TWLWH	WR Pulse Width	5TCLCL - 100		ns
TLLAX	Data Address Hold After ALE	TCLCL - 35		ns
TRLDV	RD to Valid Data In		5TCLCL - 165	ns
TRHDX	Data Hold After RD	0		ns
TRHDZ	Data Float After RD		2TCLCL - 70	ns
TLLDV	ALE to Valid Data in		3TCLCL - 150	ns
TAVDV	Address to Valid Data in		9TCLCL - 165	ns
TLLWL	ALE to WR or RD	3TCLCL - 50	3TCLCL - 50	ns
TAVWL	Address to WR or RD	4TCLCL - 130		ns
TQVWX	Data Valid to WR Transition	TCLCL - 60		ns
TQVWH	Data Setup to WR High	TCLCL - 150		ns
TWHOX	Data Hold After WR	TCLCL - 50		ns
TRLAZ	RD Low to Address Float		0	ns
TWHLH	RD or WR High to ALE High	TCLCL - 40	TCLCL - 40	ns

MAXIMUM ICC (mA)

Freq. VCC	Operating (Note 3)			Idle (Note 4)		
	2.7V	5V	6V	2.7V	5V	6V
1 MHz	3.8 mA	5 mA	1.3 mA	400 μ A	300 μ A	1 mA
8 MHz	4 mA	3 mA	0.9 mA	1.2 mA	3.5 mA	3.8 mA

Note 2:

Power Down ICC is measured with all output pins disconnected; EA=Port 0=VCC; XTAL2 N.C.; RST=VSS

Note 3:

ICC is measured with all output pins disconnected; XTAL1 driven with TCLCH, TCHCL=5 ns; VIL=VSS-0.5V; VIH=VCC-0.5V; XTAL2 N.C.; EA=RST=Port 0=VCC; ICC would be slightly higher if a crystal oscillator used.

Note 4:

Idle ICC is measured with all output pins disconnected; XTAL1 driven TCLCH, TCHCL=5 ns; VIL=VSS-0.5V; VIH=VCC-0.5V; XTAL2 N.C.; Port 0=VCC; EA=RST=VSS.

EXPLANATION OF THE AC SYMBOLS

Each timing symbol has 5 characters. The first character is always a 'T' (stands for time). The other characters, depending on their positions, stand for the name of a signal or the logical status of that signal. The following is a list all the characters and what they stand for.

EXAMPLE:

TAVLL=Time for Address Valid to ALE low.
TLLPL=Time for ALE low to PSEN low.


A: Address.
C: Clock.
D: Input data.
H: Logic level HIGH.
I: Instruction (program memory contents).
L: Logic level LOW, or ALE.
P: PSEN

Q: Output data.
R: READ signal.
T: Time.
V: Valid.
W: WRITE signal.
X: No longer a valid logic level.
Z: Float.


SERIAL PORT TIMING - SHIFT REGISTER MODE**A.C. CHARACTERISTICS:**

(TA = 0°C to 70°C; VSS = 0V; VCC = 2.7V to 6V; Load Capacitance = 80 pF)

Symbol	Parameter	Min	Max	Units
TXLXL	Serial Port Clock Cycle Time	12TCLCL		μS
TOVXH	Output Data Setup to Clock Rising Edge	10TCLCL-133		ns
TXHOX	Output Data Hold After Clock Rising Edge	2TCLCL-117		ns
TXHDX	Input Data Hold After Clock Rising Edge	0		ns
TXHDV	Clock Rising Edge to Input Data Valid		10TCLCL-133	ns

SHIFT REGISTER TIMING WAVEFORMS

CLOCK WAVEFORMS



This diagram indicates when signals are clocked internally. The time it takes the signals to propagate to the pins, however, ranges from 25 to 125 ns. This propagation delay is dependent on variables such as temperature and pin loading. Propagation also varies from output to output and component. Typically though ($T_A = 25^\circ\text{C}$ fully loaded) RD and WR propagation delays are approximately 50 ns. The other signals are typically 85 ns. Propagation delays are incorporated in the AC specifications.

Table 1. MCS^o-51 Instruction Set Description

ARITHMETIC OPERATIONS				
Mnemonic		Description	Byte	Cyc
ADD	A,Rn	Add register to Accumulator	1	1
ADD	A,direct	Add direct byte to Accumulator	2	1
ADD	A,@Ri	Add indirect RAM to Accumulator	1	1
ADD	A,#data	Add immediate data to Accumulator	2	1
ADDC	A,Rn	Add register to Accumulator with Carry	1	1
ADDC	A,direct	Add direct byte to A with Carry flag	2	1
ADDC	A,@Ri	Add indirect RAM to A with Carry flag	1	1
ADDC	A,#data	Add immediate data to A with Carry flag	2	1
SUBB	A,Rn	Subtract register from A with Borrow	1	1
SUBB	A,direct	Subtract direct byte from A with Borrow	2	1
SUBB	A,@Ri	Subtract indirect RAM from A with Borrow	1	1
SUBB	A,#data	Subtract immed. data from A with Borrow	2	1
INC	A	Increment Accumulator	1	1
INC	Rn	Increment register	1	1
INC	direct	Increment direct byte	2	1
INC	@Ri	Increment indirect RAM	1	1
INC	DPTR	Increment Data Pointer	1	2
DEC	A	Decrement Accumulator	1	1
DEC	Rn	Decrement register	1	1
DEC	direct	Decrement direct byte	2	1
DEC	@Ri	Decrement indirect RAM	1	1
MUL	AB	Multiply A & B	1	4
DIV	AB	Divide A by B	1	4
DA	A	Decimal Adjust Accumulator	1	1
LOGICAL OPERATIONS				
Mnemonic		Destination	Byte	Cyc
ANL	A,Rn	AND register to Accumulator	1	1
ANL	A,direct	AND direct byte to Accumulator	2	1
ANL	A,@Ri	AND indirect RAM to Accumulator	1	1
ANL	A,#data	AND immediate data to Accumulator	2	1
ANL	direct,A	AND Accumulator to direct byte	2	1
ANL	direct,#data	AND immediate data to direct byte	3	2
ORL	A,Rn	OR register to Accumulator	1	1
ORL	A,direct	OR direct byte to Accumulator	2	1
ORL	A,@Ri	OR indirect RAM to Accumulator	1	1
ORL	A,#data	OR immediate data to Accumulator	2	1
ORL	direct,A	OR Accumulator to direct byte	2	1
ORL	direct,#data	OR immediate data to direct byte	3	2
XRL	A,Rn	Exclusive-OR register to Accumulator	1	1
XRL	A,direct	Exclusive-OR direct byte to Accumulator	2	1
XRL	A,@Ri	Exclusive-OR indirect RAM to A	1	1
XRL	A,#data	Exclusive-OR immediate data to A	2	1
XRL	direct,A	Exclusive-OR Accumulator to direct byte	2	1
XRL	direct,#data	Exclusive-OR immediate data to direct	3	2
CLR	A	Clear Accumulator	1	1
CPL	A	Complement Accumulator	1	1
RL	A	Rotate Accumulator Left	1	1
RLC	A	Rotate A Left through the Carry flag	1	1
RR	A	Rotate Accumulator Right	1	1
RRC	A	Rotate A Right through Carry flag	1	1
SWAP	A	Swap nibbles within the Accumulator	1	1

Table 1. (Cont.)

DATA TRANSFER				
Mnemonic		Description	Byte	Cyc
MOV	A,Rn	Move register to Accumulator	1	1
MOV	A,direct	Move direct byte to Accumulator	2	1
MOV	A,@Ri	Move indirect RAM to Accumulator	1	1
MOV	A,#data	Move immediate data to Accumulator	2	1
MOV	Rn,A	Move Accumulator to register	1	1
MOV	Rn,direct	Move direct byte to register	2	2
MOV	Rn,#data	Move immediate data to register	2	1
MOV	direct,A	Move Accumulator to direct byte	2	1
MOV	direct,Rn	Move register to direct byte	2	2
MOV	direct,direct	Move direct byte to direct	3	2
MOV	direct,@Ri	Move indirect RAM to direct byte	2	2
MOV	direct,#data	Move immediate data to direct byte	3	2
MOV	@Ri,A	Move Accumulator to indirect RAM	1	1
MOV	@Ri,direct	Move direct byte to indirect RAM	2	2
MOV	@Ri,#data	Move immediate data to indirect RAM	2	1
MOV	DPTR,#data 16	Load Data Pointer with a 16-bit constant	3	2
MOVC	A,@A- DPTR	Move Code byte relative to DPTR to A	1	2
MOVC	A,@A- PC	Move Code byte relative to PC to A	1	2
MOVX	A,@Ri	Move External RAM (8-bit addr) to A	1	2
MOVX	A,@DPTR	Move External RAM (16-bit addr) to A	1	2
MOVX	@Ri,A	Move A to External RAM (8-bit addr)	1	2
MOVX	@DPTRA	Move A to External RAM (16-bit addr)	1	2
PUSH	direct	Push direct byte onto stack	2	2
POP	direct	Pop direct byte from stack	2	2
XCH	A,Rn	Exchange register with Accumulator	1	1
XCH	A,direct	Exchange direct byte with Accumulator	2	1
XCH	A,@Ri	Exchange indirect RAM with A	1	1
XCHD	A,@Ri	Exchange low-order nibble ind RAM with A	1	1
BOOLEAN VARIABLE MANIPULATION				
Mnemonic		Description	Byte	Cyc
CLR	C	Clear Carry flag	1	1
CLR	bit	Clear direct bit	2	1
SETB	C	Set Carry flag	1	1
SETB	bit	Set direct Bit	2	1
CPL	C	Complement Carry flag	1	1
CPL	bit	Complement direct bit	2	1
ANL	C,bit	AND direct bit to Carry flag	2	2
ANL	C,1 bit	AND complement of direct bit to Carry	2	2
ORL	C,bit	OR direct bit to Carry flag	2	2
ORL	C,1 bit	OR complement of direct bit to Carry	2	2
MOV	C,bit	Move direct bit to Carry flag	2	1
MOV	bit,C	Move Carry flag to direct bit	2	2
PROGRAM AND MACHINE CONTROL				
Mnemonic		Description	Byte	Cyc
ACALL	addr 11	Absolute Subroutine Call	2	2
LCALL	addr 16	Long Subroutine Call	3	2
RET		Return from subroutine	1	2
RETI		Return from interrupt	1	2
AJMP	addr 11	Absolute Jump	2	2
LJMP	addr 16	Long Jump	3	2
SJMP	rel	Short Jump (relative addr)	2	2
JMP	@A+DPTR	Jump indirect relative to the DPTR	1	2
JZ	rel	Jump if Accumulator is Zero	2	2
JNZ	rel	Jump if Accumulator is Not Zero	2	2
JC	rel	Jump if Carry flag is set	2	2
JNC	rel	Jump if No Carry flag	2	2

Table 1. (Cont.)

PROGRAM AND MACHINE CONTROL (cont.)				
Mnemonic		Description	Byte	Cyc
JB	bit,rel	Jump if direct Bit set	3	2
JNB	bit,rel	Jump if direct Bit Not set	3	2
JBC	bit,rel	Jump if direct Bit is set & Clear bit	3	2
CJNE	A,direct,rel	Compare direct to A & Jump if Not Equal	3	2
CJNE	A,#data,rel	Comp. immed. to A & Jump if Not Equal	3	2
CJNE	Rn,#data,rel	Comp. immed. to reg & Jump if Not Equal	3	2
CJNE	@Ri,#data,rel	Comp. immed. to ind. & Jump if Not Equal	3	2
DJNZ	Rn,rel	Decrement register & Jump if Not Zero	2	2
DJNZ	direct,rel	Decrement direct & Jump if Not Zero	3	2
NOP		No operation	1	1

Notes on data addressing modes:

- Rn - Working register R0-R7
 direct - 128 internal RAM locations, any I/O port, control or status register
 @Ri - Indirect internal RAM location addressed by register R0 or R1
 #data - 8-bit constant included in instruction
 #data 16 - 16-bit constant included as bytes 2 & 3 of instruction
 bit - 128 software flags, any I/O pin, control or status bit

Notes on program addressing modes:

- addr 16 - Destination address for LCALL & LJMP may be anywhere within the 64-k program memory address space
 Addr 11 - Destination address for ACALL & AJMP will be within the same 2-k page of program memory as the first byte of the following instruction
 rel - SJMP and all conditional jumps include an 8-bit offset byte. Range is -127-128 bytes relative to first byte of the following instruction

All mnemonics copyrighted © Intel Corporation 1979

Table 2. Instruction Opcodes in Hexadecimal Order

Hex Code	Number of Bytes	Mnemonic	Operands	Hex Code	Number of Bytes	Mnemonic	Operands
00	1	NOP		33	1	RLC	A
01	2	AJMP	code addr	34	2	ADDC	A,#data
02	3	LJMP	code addr	35	2	ADDC	A,data addr
03	1	RR	A	36	1	ADDC	A,@R0
04	1	INC	A	37	1	ADDC	A,@R1
05	2	INC	data addr	38	1	ADDC	A,R0
06	1	INC	@R0	39	1	ADDC	A,R1
07	1	INC	@R1	3A	1	ADDC	A,R2
08	1	INC	R0	3B	1	ADDC	A,R3
09	1	INC	R1	3C	1	ADDC	A,R4
0A	1	INC	R2	3D	1	ADDC	A,R5
0B	1	INC	R3	3E	1	ADDC	A,R6
0C	1	INC	R4	3F	1	ADDC	A,R7
0D	1	INC	R5	40	2	JC	code addr
0E	1	INC	R6	41	2	AJMP	code addr
0F	1	INC	R7	42	2	ORL	data addr,A
10	3	JBC	bit addr,code addr	43	3	ORL	data addr,#data
11	2	ACALL	code addr	44	2	ORL	A,#data
12	3	LCALL	code addr	45	2	ORL	A,data addr
13	1	RRC	A	46	1	ORL	A,@R0
14	1	DEC	A	47	1	ORL	A,@R1
15	2	DEC	data addr	48	1	ORL	A,R0
16	1	DEC	@R0	49	1	ORL	A,R1
17	1	DEC	@R1	4A	1	ORL	A,R2
18	1	DEC	R0	4B	1	ORL	A,R3
19	1	DEC	R1	4C	1	ORL	A,R4
1A	1	DEC	R2	4D	1	ORL	A,R5
1B	1	DEC	R3	4E	1	ORL	A,R6
1C	1	DEC	R4	4F	1	ORL	A,R7
1D	1	DEC	R5	50	2	JNC	code addr
1E	1	DEC	R6	51	2	ACALL	code addr
1F	1	DEC	R7	52	2	ANL	data addr,A
20	3	JB	bit addr,code addr	53	3	ANL	data addr,#data
21	2	AJMP	code addr	54	2	ANL	A,#data
22	1	RET		55	2	ANL	A,data addr
23	1	RL	A	56	1	ANL	A,@R0
24	2	ADD	A,data	57	1	ANL	A,@R1
25	2	ADD	A,data addr	58	1	ANL	A,R0
26	1	ADD	A,@R0	59	1	ANL	A,R1
27	1	ADD	A,@R1	5A	1	ANL	A,R2
28	1	ADD	A,R0	5B	1	ANL	A,R3
29	1	ADD	A,R1	5C	1	ANL	A,R4
2A	1	ADD	A,R2	5D	1	ANL	A,R5
2B	1	ADD	A,R3	5E	1	ANL	A,R6
2C	1	ADD	A,R4	5F	1	ANL	A,R7
2D	1	ADD	A,R5	60	2	JZ	code addr
2E	1	ADD	A,R6	61	2	AJMP	code addr
2F	1	ADD	A,R7	62	2	XRL	data addr,A
30	3	JNB	bit addr,code addr	63	3	XRL	data addr,#data
31	2	ACALL	code addr	64	2	XRL	A,#data
32	1	RETI		65	2	XRL	A,data addr


Table 2. (Cont.)

Hex Code	Number of Bytes	Mnemonic	Operands	Hex Code	Number of Bytes	Mnemonic	Operands
66	1	XRL	A,@R0	99	1	SUBB	A,R1
67	1	XRL	A,@R1	9A	1	SUBB	A,R2
68	1	XRL	A,R0	9B	1	SUBB	A,R3
69	1	XRL	A,R1	9C	1	SUBB	A,R4
6A	1	XRL	A,R2	9D	1	SUBB	A,R5
6B	1	XRL	A,R3	9E	1	SUBB	A,R6
6C	1	XRL	A,R4	9F	1	SUBB	A,R7
6D	1	XRL	A,R5	A0	2	ORL	C,bit addr
6E	1	XRL	A,R6	A1	2	AJMP	code addr
6F	1	XRL	A,R7	A2	2	MOV	C,bit addr
70	2	JNZ	code addr	A3	1	INC	DPTR
71	2	ACALL	code addr	A4	1	MUL	AB
72	2	ORL	C,bit addr	A5		reserved	
73	1	JMP	@A+DPTR	A6	2	MOV	@R0,data addr
74	2	MOV	A,#data	A7	2	MOV	@R1,data addr
75	3	MOV	data addr,#data	A8	2	MOV	R0,data addr
76	2	MOV	@R0,#data	A9	2	MOV	R1,data addr
77	2	MOV	@R1,#data	AA	2	MOV	R2,data addr
78	2	MOV	R0,#data	AB	2	MOV	R3,data addr
79	2	MOV	R1,#data	AC	2	MOV	R4,data addr
7A	2	MOV	R2,#data	AD	2	MOV	R5,data addr
7B	2	MOV	R3,#data	AE	2	MOV	R6,data addr
7C	2	MOV	R4,#data	AF	2	MOV	R7,data addr
7D	2	MOV	R5,#data	B0	2	ANL	C,bit addr
7E	2	MOV	R6,#data	B1	2	ACALL	code addr
7F	2	MOV	R7,#data	B2	2	CPL	bit addr
80	2	SJMP	code addr	B3	1	CPL	C
81	2	AJMP	code addr	B4	3	CJNE	A,#data,code addr
82	2	ANL	C,bit addr	B5	3	CJNE	A,data addr,code addr
83	1	MOVC	A,@A-PC	B6	3	CJNE	@R0,#data,code addr
84	1	DIV	AB	B7	3	CJNE	@R1,#data,code addr
85	3	MOV	data addr,data addr	B8	3	CJNE	R0,#data,code addr
86	2	MOV	data addr,@R0	B9	3	CJNE	R1,#data,code addr
87	2	MOV	data addr,@R1	BA	3	CJNE	R2,#data,code addr
88	2	MOV	data addr,R0	BB	3	CJNE	R3,#data,code addr
89	2	MOV	data addr,R1	BC	3	CJNE	R4,#data,code addr
8A	2	MOV	data addr,R2	BD	3	CJNE	R5,#data,code addr
8B	2	MOV	data addr,R3	BE	3	CJNE	R6,#data,code addr
8C	2	MOV	data addr,R4	BF	3	CJNE	R7,#data,code addr
8D	2	MOV	data addr,R5	C0	2	PUSH	data addr
8E	2	MOV	data addr,R6	C1	2	AJMP	code addr
8F	2	MOV	data addr,R7	C2	2	CLR	bit addr
90	3	MOV	DPTR,#data	C3	1	CLR	C
91	2	ACALL	code addr	C4	1	SWAP	A
92	2	MOV	bit addr,C	C5	2	XCH	A,data addr
93	1	MOVC	A,@A+DPTR	C6	1	XCH	A,@R0
94	2	SUBB	A,#data	C7	1	XCH	A,@R1
95	2	SUBB	A,data addr	C8	1	XCH	A,R0
96	1	SUBB	A,@R0	C9	1	XCH	A,R1
97	1	SUBB	A,@R1	CA	1	XCH	A,R2
98	1	SUBB	A,R0	CB	1	XCH	A,R3

Table 2. (Cont.)

Hex Code	Number of Bytes	Mnemonic	Operands
CC	1	XCH	A,R4
CD	1	XCH	A,R5
CE	1	XCH	A,R6
CF	1	XCH	A,R7
D0	2	POP	data addr
D1	2	ACALL	code addr
D2	2	SETB	bit addr
D3	1	SETB	C
D4	1	DA	A
D5	3	DJNZ	data addr,code addr
D6	1	XCHD	A,@R0
D7	1	XCHD	A,@R1
D8	2	DJNZ	R0,code addr
D9	2	DJNZ	R1,code addr
DA	2	DJNZ	R2,code addr
DB	2	DJNZ	R3,code addr
DC	2	DJNZ	R4,code addr
DD	2	DJNZ	R5,code addr
DE	2	DJNZ	R6,code addr
DF	2	DJNZ	R7,code addr
E0	1	MOVX	A,@DPTR
E1	2	AJMP	code addr
E2	1	MOVX	A,@R0
E3	1	MOVX	A,@R1
E4	1	CLR	A
E5	2	MOV	A,data addr


Hex Code	Number of Bytes	Mnemonic	Operands
E6	1	MOV	A,@R0
E7	1	MOV	A,@R1
E8	1	MOV	A,R0
E9	1	MOV	A,R1
EA	1	MOV	A,R2
EB	1	MOV	A,R3
EC	1	MOV	A,R4
ED	1	MOV	A,R5
EE	1	MOV	A,R6
EF	1	MOV	A,R7
F0	1	MOVX	@DPTRA
F1	2	ACALL	code addr
F2	1	MOVX	@R0,A
F3	1	MOVX	@R1,A
F4	1	CPL	A
F5	2	MOV	data addr,A
F6	1	MOV	@R0,A
F7	1	MOV	@R1,A
F8	1	MOV	R0,A
F9	1	MOV	R1,A
FA	1	MOV	R2,A
FB	1	MOV	R3,A
FC	1	MOV	R4,A
FD	1	MOV	R5,A
FE	1	MOV	R6,A
FF	1	MOV	R7,A




EXTERNAL CLOCK DRIVE

Symbol	Parameter	Min	Max	Units
1/TCLCL	Oscillator Frequency	3.5	12	MHz
TCHCX	High Time	20		ns
TCLCX	Low Time	20		ns
TCLCH	Rise Time		20	ns
TCHCL	Fall Time		20	ns

EXTERNAL CLOCK DRIVE WAVEFORMS



A.C. TESTING INPUT, OUTPUT WAVEFORM





2764A ADVANCED 64K (8Kx8) UV ERASABLE PROM

- Fast 180 nsec Access Time
—HMOS II[®]-E Technology
- Low Power
—60 mA Maximum Active
—20 mA Maximum Standby
- Two Line Control
- Intelligent Programming™ Algorithm
—Fastest EPROM Programming
- Intelligent Identifier™ Mode
—Automated Programming Operations
- Compatible with 2764, 27128, 27256
- ±10% V_{CC} Tolerance Available

The Intel 2764A is a 5V only, 65,536-bit ultraviolet erasable and electrically programmable read-only memory (EPROM). The 2764A is an advanced version of the 2764 and is fabricated with Intel's HMOSII-E technology which significantly reduces die size and greatly improves the device's performance, power consumption, reliability and producibility.

The 2764A provides access times to 180 ns (2764A-1). This is an improvement over the fastest 2764 access time of 200 ns. This is compatible with high-performance microprocessors, such as Intel's 8 MHz iAPX 86 allowing full speed operation without the addition of WAIT states. The 2764A is also directly compatible with the 12 MHz 8051 family.

Several advanced features have been designed into the 2764A that allow fast and reliable programming—the Intelligent Programming Algorithm and the Intelligent Identifier Mode. Programming equipment that takes advantage of these innovations will electronically identify the 2764A and then rapidly program it using an efficient programming method.

The 2764A also offers reduced power consumption compared to the 2764. The maximum active current on faster speed parts is 60 mA while the maximum standby current is only 20 mA. The standby mode lowers power consumption without increasing access time.

Two-line control and JEDEC-approved, 28 pin packaging are standard features of all Intel higher density EPROMs. This ensures easy microprocessor interfacing and minimum design efforts when upgrading, adding or choosing between non-volatile memory alternatives.





Figure 1. Block Diagram



NOTE: INTEL "UNIVERSAL BIT" COMPATIBLE EPROM PIN CONFIGURATIONS ARE SHOWN IN THE BLOCKS ADJACENT TO THE 174A PIN.

Figure 2. Pin Configurations

		MODE SELECTION							FUNCTION
MODE		CE	OE	WE	PROGRAM	BLANK	NC	PROGRAM	
Read		X	X	X	X	X	X	X	Y ₀ -Y ₇
Output Enable		X	X	X	X	X	X	X	Y ₀ -Y ₇
Write		X	X	X	X	X	X	X	Y ₀ -Y ₇
Program Enable		X	X	X	X	X	X	X	Y ₀ -Y ₇
Blank Enable		X	X	X	X	X	X	X	Y ₀ -Y ₇
Program		X	X	X	X	X	X	X	Y ₀ -Y ₇
Blank		X	X	X	X	X	X	X	Y ₀ -Y ₇

1. X can be V_{cc} or V_{pp}
2. V_{pp} = 12.0V ± 0.5V

[®]HMOS is a patented process of Intel Corporation

Intel Corporation Assumes the Responsibility for the Use of Any Circuitry Other Than Circuitry Designed to be and Produced by Other Circuit Products. It Assumes the Responsibility for the Use of Any Circuitry Other Than Circuitry Designed to be and Produced by Other Circuit Products. It Assumes the Responsibility for the Use of Any Circuitry Other Than Circuitry Designed to be and Produced by Other Circuit Products.

© 1984 INTEL CORPORATION

AA-700
ORDER NUMBER 2764A-01

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ABSOLUTE MAXIMUM RATINGS*

Temperature Under Bias	-10°C to +80°C
Storage Temperature	-65°C to +125°C
All Input or Output Voltages with Respect to Ground	-6.5V to +0.6V
Voltage on Pin 24 with Respect to Ground	-13.5V to -0.6V
V _{pp} Supply Voltage with Respect to Ground During Programming	-14V to -0.6V

*NOTICE: Stresses above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

D.C. AND A.C. OPERATING CONDITIONS DURING READ

	2754A-1, 2754A-2, 2754A-3, 2754A-4	2754A-20, 2754A-25, 2754A-30, 2754A-45
Operating Temperature Range	0°-70°C	0°-70°C
V _{CC} Power Supply ^{1,2}	5V ± 5%	5V ± 10%
V _{pp} Voltage ²	V _{pp} = V _{CC}	V _{pp} = V _{CC}

READ OPERATION

D.C. CHARACTERISTICS

Symbol	Parameter	Limits			Unit	Conditions
		Min	Typ ³	Max		
I _I	Input Load Current			10	μA	V _{IN} = 5.5V
I _O	Output Leakage Current			10	μA	V _{OUT} = 5.5V
I _{cc1} ¹	V _{pp} Current Read			5	mA	V _{pp} = 5.5V
I _{cc2} ¹	V _{CC} Current Standby			20/25 ³	mA	$\overline{CE} = V_{IH}$
I _{cc3} ¹	V _{CC} Current Active			50/75 ³	mA	$\overline{CE} = \overline{OE} = V_{IL}$
V _{IL}	Input Low Voltage	-1		-8	V	
V _{IH}	Input High Voltage	2.0		V _{CC} - 1	V	
V _{OL}	Output Low Voltage			1.5	V	I _{OL} = 2.1 mA
V _{OH}	Output High Voltage	2.4		1	V	I _{OH} = -400 μA
V _{pp} ¹	V _{pp} Read Voltage	3.8		V _{CC}	V	V _{CC} = 5.0V ± 0.25V

A.C. CHARACTERISTICS


Symbol	Parameter	Limits										Unit	Test Conditions
		2754A-1 Limits		2754A-20 & 2754A-25 Limits		2754A-25 & 2754A-30 Limits		2754A-30 & 2754A-45 Limits		2754A-45 Limits			
		Min	Max	Min	Max	Min	Max	Min	Max	Min	Max		
t _{ACC}	Address to Output Delay		180		200		250		300		450	ns	$\overline{CE} - \overline{OE} = V_{IL}$
t _{CE}	\overline{CE} to Output Delay		180		200		250		300		450	ns	$\overline{OE} = V_{IH}$
t _{OE}	\overline{OE} to Output Delay		85		75		100		120		150	ns	$\overline{CE} = V_{IH}$
t _{DF} ⁴	\overline{OE} or \overline{CE} High to Output Data Float	0	55	0	55	0	90	0	105	0	130	ns	$\overline{CE} = V_{IL}$
t _{OH}	Output Hold from Addresses \overline{CE} or \overline{OE} Whichever Occurred First	0		0		0		0		0		ns	$\overline{CE} - \overline{OE} = V_{IL}$

- NOTES: 1. V_{CC} must be applied simultaneously or before V_{pp} and removed simultaneously or after V_{pp}.
 2. V_{pp} may be connected directly to V_{CC} except during programming. The supply current would then be the sum of I_{cc1} and I_{cc2}.
 3. Typical values are for T_a = 25°C and nominal supply voltages.
 4. This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven — see timing diagram on the following page.
 5. Max I_{cc} rating differs with access time. Rating of 80 mA active and 20 mA standby are for 2754As at 200 nsec and 180 nsec access time only.


CAPACITANCE ⁽²⁾ (T_A = 25°C, f = 1MHz)

Symbol	Parameter	Typ. ¹	Max.	Unit	Conditions
C _{in}	Input Capacitance	4	6	pF	V _{in} = 0V
C _{out}	Output Capacitance	8	12	pF	V _{out} = 0V


A.C. TESTING INPUT/OUTPUT WAVEFORM



A.C. TESTING LOAD CIRCUIT



A.C. WAVEFORMS



- NOTES:
- 1 Typical values are for T_A = 25°C and nominal supply voltages.
 - 2 This parameter is only sampled and is not 100% tested.
 - 3 OE may be disabled up to t_{OE} - t_{OL} after the falling slope of CE without impact on f_{CL}.
 - 4 t_{OL} is specified from OE or CE, whichever occurs first.

DEVICE OPERATION

The seven modes of operation of the 2764A are listed in Table 1. A single 5V power supply is required in the read mode. All inputs are TTL levels except for V_{pp} and 12V on A₉ for intelligent identifier mode.

Table 1. MODE SELECTION

MODE	PINS	CE (20)	OE (22)	PGM (27)	A ₉ (24)	V _{pp} (7)	V _{CC} (23)	Outputs (11-13, 16-18)
Read	V _{IL}	V _{IL}	V _{IL}	X	V _{CC}	V _{CC}	Output	
Output Disable	V _{IL}	V _{IH}	V _{IH}	X	V _{CC}	V _{CC}	High Z	
Standby	V _{IH}	X	X	X	V _{CC}	V _{CC}	High Z	
Verify	V _{IL}	V _{IL}	V _{IH}	X	V _{pp}	V _{CC}	Output	
Program Inhibit	V _{IH}	X	X	X	V _{pp}	V _{CC}	High Z	
Intelligent Identifier	V _{IL}	V _{IL}	V _{IH}	V _{pp}	V _{CC}	V _{CC}	Code	
Intelligent Programming	V _{IL}	V _{IH}	V _{IL}	X	V _{pp}	V _{CC}	Q _{in}	

NOTES:
 1 X can be V_{pp} or V_{IL}
 2 V_{pp} = 12.0V - 0.5V

READ MODE

The 2764A has two control functions, both of which must be logically active in order to obtain data at the outputs. Chip Enable (CE) is the power control and should be used for device selection. Output Enable (OE) is the output control and should be used to gate data from the output pins, independent of device selection. Assuming that addresses are stable, the address access time (t_{ACC}) is equal to the delay from CE to output (t_{CE}). Data is available at the outputs after a delay of t_{OE} from the falling edge of OE, assuming that CE has been low and addresses have been stable for at least t_{ACC} - t_{OE}.

STANDBY MODE

The 2764A has standby mode which reduces the maximum current from 75 mA to 35 mA. The 2764A is placed in the standby mode by applying a TTL-high signal to the CE input. When in standby mode, the outputs are in a high impedance state, independent of the OE input.

Output OR-Tieing

Because EPROMs are usually used in larger memory arrays, Intel has provided 2 control lines which accommodate this multiple memory connection. The two control lines allow for:

- a) the lowest possible memory power dissipation, and
- b) complete assurance that output bus contention will not occur.

To use these two control lines most efficiently, CE (pin 20) should be decoded and used as the primary device selecting function, while OE (pin 22) should be made a common connection to all devices in the array and connected to the READ line from the system control bus. This assures that all deselected memory devices are in their low power standby mode and that the output pins are active only when data is desired from a particular memory device.

System Considerations

The power switching characteristics of HMOS-II EPROMs require careful decoupling of the devices. The supply current, I_{CC}, has three segments that are of interest to the system designer—the standby current level, the active current level, and the transient current peaks that are produced by the falling and rising edges of Chip Enable. The magnitude of these transient current peaks is dependent on the output capacitive loading of the device. The associated transient voltage peaks can be suppressed by complying with Intel's Two-Line Control, as detailed in Intel's Application Note AF-72, Order Number 8555, and by properly selected decoupling capacitors. It is recommended that a 0.1 μF ceramic capacitor be used on every device between V_{CC} and GND. This should be a high frequency capacitor of low inherent inductance and should be placed as close to the device as possible. In addition, a 4.7 μF bulk electrolytic capacitor should be used between V_{CC} and GND for every eight devices. The bulk capacitor should be located near where the power supply is connected to the array. The purpose of the bulk capacitor is to overcome the voltage drop caused by the inductive effect of PC board-traces.

PROGRAMMING MODES

Caution: Exceeding 14V on pin 1 (V_{pp}) will permanently damage the 2764A.

Initially, and after each erasure, all bits of the 2764A are in the "1" state. Data is introduced by selectively programming "0s" into the desired bit locations. Although only "0s" will be programmed, both "1s" and "0s" can be present in the data word. The only way to change a "0" to a "1" is by ultraviolet light erasure.

The 2764A is in the programming mode when V_{pp} input is at 12.5V and CE and PGM are both at TTL low. The data to be programmed is applied 8 bits in parallel to the data output pins. The levels required for the address and data inputs are TTL.

Intelligent Programming™ Algorithm

The 2764A Intelligent Programming Algorithm rapidly programs Intel 2764A EPROMs using an efficient and reliable method particularly suited to the production programming environment. Typical programming time for individual devices is on the order of one and a half minutes. Programming reliability is also ensured as the incremental program margin of each byte is continually monitored to determine when it has been successfully programmed. A flowchart of the 2764A Intelligent Programming Algorithm is shown in Figure 3.

The Intelligent Programming Algorithm utilizes two different pulse types: initial and overprogram. The duration of the initial PGM pulse(s) is one millisecond, which will then be followed by a longer overprogram pulse of length $3X$ msec. X is an iteration counter and is equal to the number of the initial one millisecond pulses applied to a particular 2764A location, before a correct verify occurs. Up to 25 one-millisecond pulses per byte are provided for before the overprogram pulse is applied.

The entire sequence of program pulses and byte verifications is performed at $V_{CC} = 6.0V$ and $V_{PP} = 12.5V$. When the intelligent Programming cycle has been completed, all bytes should be compared to the original data with $V_{CC} = V_{PP} = 5.0V$.

Program Inhibit

Programming of multiple 2764As in parallel with different data is easily accomplished by using the Program Inhibit mode. A high-level \overline{CE} or PGM input inhibits the other 2764As from being programmed.

Except for \overline{CE} , all like inputs (including \overline{OE}) of the parallel 2764As may be common. A TTL low-level pulse applied to the \overline{CE} input with V_{PP} at 12.5V will program the selected 2764A.

Verify

A verify should be performed on the programmed bits to determine that they have been correctly programmed. The verify is performed with \overline{OE} at V_{IL} , \overline{CE} at V_{IL} , PGM at V_{IH} and V_{PP} at 12.5V.

Intelligent Identifier™ Mode

The Intelligent Identifier Mode allows the reading out of a binary code from an EPROM that will identify its manufacturer and type. This mode is intended for use by programming equipment for the purpose of automatically matching the device to be programmed with its corresponding programming algorithm. This mode is functional in the $25^{\circ}C \pm 5^{\circ}C$ ambient temperature range that is required when programming the 2764A.

To activate this mode, the programming equipment must force 11.5V to 12.5V on address line A9 (pin 24) of the 2764A. Two identifier bytes may then be sequenced from the device outputs by toggling address line A0 (pin 10) from V_{IL} to V_{IH} . All other address lines must be held at V_{IL} during intelligent Identifier Mode.

Byte 0 ($A0 = V_{IL}$) represents the manufacturer code and byte 1 ($A0 = V_{IH}$) the device identifier code. For the Intel 2764A, these two identifier bytes are given in Table 2. All identifiers for manufacturer and device codes will possess odd parity, with the MSB (O_7) defined as the parity bit.

Table 2. 2764A Intelligent Identifier™ Bytes

Identifier	Pin	A ₉ (10)	O ₇ (18)	O ₆ (18)	O ₅ (17)	O ₄ (16)	O ₃ (15)	O ₂ (13)	O ₁ (12)	O ₀ (11)	Hex Data
Manufacturer Code	V_{IL}		1	0	0	0	1	0	0	1	59
Device Code	V_{IH}		0	0	0	0	1	0	0	0	08

NOTES:

1. $A_9 = 12.0V \pm 0.5V$
2. $A_1-A_4, A_{10}-A_{13}, \overline{CE}, \overline{OE} = V_{IL}$
3. $A_{14} = V_{IH}$ or V_{IL}




Figure 3. 2764A Intelligent Programming™ Flowchart

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ERASURE CHARACTERISTICS

The erasure characteristics of the 2764A are such that erasure begins to occur upon exposure to light with wavelengths shorter than approximately 4000 Angstroms (Å). It should be noted that sunlight and certain types of fluorescent lamps have wavelengths in the 3000-4000 Å range. Data show that constant exposure to room level fluorescent lighting could erase that typical 2764A in approximately 3 years, while it would take approximately 1 week to cause erasure when exposed to direct sunlight. If the 2764A is to be exposed to these types of lighting conditions for extended periods of time, opaque labels should be placed over the 2764A window to prevent unintentional erasure.

The recommended erasure procedure for the 2764A is exposure to shortwave ultraviolet light which has a

wavelength of 2537 Angstroms (Å). The integrated dose (i.e., UV intensity x exposure time) for erasure should be a minimum of 15 Wsec/cm². The erasure time with this dosage is approximately 15 to 20 minutes using an ultraviolet lamp with a 12000 μW/cm² power rating. The 2764A should be placed within 1 inch of the lamp tubes during erasure. The maximum integrated dose a 2764A can be exposed to without damage is 7258 Wsec/cm² (1 week @ 12000 μW/cm²). Exposure of the 2764A to high intensity UV light for long periods may cause permanent damage.

RELEVANT INTEL LITERATURE

- AR-265 Versatile Algorithm, Equipment Cut Programming Time
- AR-35B EPROM Reliability Data Summary

intelligent Programming™ Algorithm

D.C. PROGRAMMING CHARACTERISTICS:
 T_A = 25 = 5°C, V_{CC} = 5.0V ± 0.25V, V_{PP} = 12.5V ± 0.5V

Symbol	Parameter	Limits			Test Conditions (see Note 1)
		Min.	Max.	Unit	
I _I	Input Current (All Inputs)		10	μA	V _{IM} = V _{IL} or V _{IH}
V _{IL}	Input Low Level (All Inputs)	-0.1	0.8	V	
V _{IH}	Input High Level	2.0	V _{CC}	V	
V _{OL}	Output Low Voltage During Verify		0.45	V	I _{OL} = 2.1 mA
V _{OH}	Output High Voltage During Verify	2.4		V	I _{OH} = -400 μA
I _{CCZ}	V _{CC} Supply Current (Program & Verify)		75	mA	
I _{PPZ}	V _{PP} Supply Current (Program)		50	mA	C _E = V _{IL}
V _{IO}	A ₉ intelligent Identifier Voltage	11.5	12.5	V	

NOTES:
 1. V_{CC} must be applied simultaneously or before V_{PP} and removed simultaneously or after V_{PP}.

A.C. PROGRAMMING CHARACTERISTICS:
 $T_A = 25 \pm 5^\circ\text{C}$, $V_{CC} = 6.0\text{V} \pm 0.25\text{V}$, $V_{PP} = 12.5\text{V} \pm 0.5\text{V}$

Symbol	Parameter	Limits			Unit	Test Conditions* (see Note 1)
		Min.	Typ.	Max.		
t_{AS}	Address Setup Time	2			μs	
t_{OES}	\overline{OE} Setup Time	2			μs	
t_{OS}	Data Setup Time	2			μs	
t_{AH}	Address Hold Time	0			μs	
t_{OH}	Data Hold Time	2			μs	
t_{OFP}^1	\overline{OE} High to Output Float Delay	0		130	ns	
t_{VPS}	V_{PP} Setup Time	2			μs	
t_{VCS}	V_{CC} Setup Time	2			μs	
t_{PW}	PGM Initial Program Pulse Width	0.95	1.0	1.05	ms	(see Note 3)
t_{OPW}	PGM Overprogram Pulse Width	2.85		78.75	ms	(see Note 2)
t_{OE}	Data Valid from \overline{OE}			150	ns	


***A.C. CONDITIONS OF TEST**

Input Rise and Fall Times (10% to 90%) ... 20 ns
 Input Pulse Levels 0.45V to 2.4V
 Input Timing Reference Level 0.8V and 2.0V
 Output Timing Reference Level ... 0.8V and 2.0V

NOTES:

- V_{CC} must be applied simultaneously or before V_{PP} and removed simultaneously or after V_{PP} .
- The length of the overprogram pulse may vary from 2.85 msec to 78.75 msec as a function of the iteration counter value X.
- Initial Program Pulse width tolerance is 1 msec $\pm 5\%$.
- This parameter is only sampled and is not 100% tested. Output Float is defined as the point where data is no longer driven—see timing diagram.

Intelligent Programming™ WAVEFORMS



- 1 ALL TIMES SHOWN IN 1 ARE MINIMUM AND IN μSEC UNLESS OTHERWISE SPECIFIED.
- 2 THE INPUT TIMING REFERENCE LEVEL IS 4V FOR V_{IL} AND 2V FOR A V_{IH}.
- 3 t_{0L} AND t_{0F} ARE CHARACTERISTICS OF THE DEVICE BUT MUST BE ACCOMMODATED BY THE PROGRAMMER.
- 4 WHEN PROGRAMMING THE 2764A, A 0.1 μF CAPACITOR IS REQUIRED ACROSS V_{PP} AND GROUND TO SUPPRESS SPURIOUS VOLTAGE TRANSIENTS WHICH CAN DAMAGE THE DEVICE.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



MM54HC373/MM74HC373 TRI-STATE® Octal D-Type Latch

General Description

These high speed OCTAL D-TYPE LATCHES utilize microCMOS Technology, 1.5 micron silicon gate P-well CMOS. They possess the high noise immunity and low power consumption of standard CMOS integrated circuits, as well as the ability to drive 15 LS-TTL loads. Due to the large output drive capability and the TRI-STATE feature, these devices are ideally suited for interfacing with bus lines in a bus organized system.


When the LATCH ENABLE input is high, the Q outputs will follow the D inputs. When the LATCH ENABLE goes low, data at the D inputs will be retained at the outputs until LATCH ENABLE returns high again. When a high logic level is applied to the OUTPUT CONTROL input, all outputs go to a high impedance state, regardless of what signals are present at the other inputs and the state of the storage elements.

The 54HC/74HC logic family is speed, function, and power compatible with the standard 54LS/74LS logic family. All inputs are protected from damage due to static discharge by 10 internal diode clamps to V_{CC} and ground.

Features

- Typical propagation delay: 16 ns
- Wide operating voltage range: 2 to 5 volts
- Low input current: 1 µA maximum
- Low quiescent current: 50 µA maximum (74 series)
- Output drive capability: 15 LS-TTL loads

Connection Diagram



MM54HC373/MM74HC373
54HC373 (J) 74HC373 (J,N)

Truth Table

Output Control	Latch Enable	Data	373 Output
L	H	H	H
L	L	L	H
L	L	X	Q_0
H	X	X	Z

H = high level L = low level
 Q_0 = state of output before steady-state mode conditions were established
 Z = high impedance



Absolute Maximum Ratings (Notes 1 & 2)

Supply Voltage (V _{CC})	-0.5 to +7.0V
Input Voltage (V _{IN})	-1.5 to V _{CC} +1.5V
Output Voltage (V _{OUT})	-0.5 to V _{CC} +0.5V
Input Current (I _{IN} , I _{OC})	= 20 mA
Output Current per pin (I _{OUT})	= 35 mA
Supply Current per pin (I _{CC})	= 70 mA
Storage Temperature Range (T _{STG})	-65°C to +150°C
Power Dissipation (P _D)	500 mW
Soldering Temperature (T _L) (Soldering 10 seconds)	260°C

Operating Conditions

Supply Voltage (V _{CC})	Min	Max	Units
DC Input or Output Voltage (V _{IN} , V _{OUT})	2	5	V
Operating Temperature Range (T _A)			°C
MM74HC	-40	+85	
MM54HC	-55	+125	
Input Rise or Fall Times (t _r , t _f)			ns
V _{CC} = 2.0V		1000	
V _{CC} = 4.5V		500	
V _{CC} = 6.0V		400	

DC Electrical Characteristics

Parameter	Conditions	V _{CC}	T _A = 25°C		74HC	54HC	Units
			Typ	Guaranteed Limits		T _A = -40 to 85°C	
Minimum High Level Output Voltage		2.0V	1.5	1.5	1.5	V	
		4.5V	3.15	3.15	3.15	V	
		6.0V	4.2	4.2	4.2	V	
Maximum Low Level Input Voltage		2.0V	0.3	0.3	0.3	V	
		4.5V	0.9	0.9	0.9	V	
		6.0V	1.2	1.2	1.2	V	
Minimum High Level Output Voltage	V _{IN} = V _{IH} or V _{IL} I _{OUT} ≤ 20 μA	2.0V	2.0	1.9	1.9	V	
		4.5V	4.5	4.4	4.4	V	
		6.0V	6.0	5.9	5.9	V	
	V _{IN} = V _{IH} or V _{IL} I _{OUT} ≤ 6.0 mA I _{OUT} ≤ 7.8 mA	4.5V	4.2	3.98	3.94	V	
		6.0V	5.7	5.48	5.34	V	
Maximum Low Level Output Voltage	V _{IN} = V _{IH} or V _{IL} I _{OUT} ≤ 20 μA	2.0V	0	0.1	0.1	V	
		4.5V	0	0.1	0.1	V	
		6.0V	0	0.1	0.1	V	
	V _{IN} = V _{IH} or V _{IL} I _{OUT} ≤ 6.0 mA I _{OUT} ≤ 7.8 mA	4.5V	0.2	0.25	0.23	V	
		6.0V	0.2	0.25	0.33	V	
Maximum Input Current	V _{IN} = V _{CC} or GND	6.0V	= 0.1	= 1.0	-1.0	μA	
Maximum TRI-STATE Output Average Current	V _{IN} = V _{IH} or V _{IL} , OC = V _{IH} V _{OUT} = V _{CC} or GND	6.0V	= 0.5	= 5	= 10	μA	
Maximum Quiescent Supply Current	V _{IN} = V _{CC} or GND I _{OUT} = 0 μA	6.0V	5.0	50	160	μA	

Note 1: Absolute Maximum Ratings are those values beyond which damage to the device may occur.
 Note 2: All voltages specified are referenced to ground.
 Note 3: Higher Dissipation Temperature Rating — plastic T₁₆ package — 12 mW/°C from 85°C to 125°C, ceramic QFP package — 12 mW/°C from 85°C to 125°C.
 Note 4: At a 50% duty cycle, the worst case output voltages (V_{OH} and V_{OL}) occur for HC at 4.5V V_{CC} and the 4.5V values should be used when operating at the supply. Worst case V_{IH} and V_{IL} occur at V_{CC} = 5.5V and 4.5V respectively. (The V_{IH} value at 5.5V is 3.85V.) The worst case leakage current (I_{CC1}) occurs for CMOS at the higher voltage and so the 6.0V values should be used.