

# สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

## ระบบเตือนภัยด้วยเรดาร์ RADAR SECURITY ALARM SYSTEM

โดย

นายประเสริฐ เหล่าพัชรกุล รหัส 36014253  
นางสาวปาริชาติ ยานะติ รหัส 36014263  
นายสุรเชษฐ์ ดิวังกิจ รหัส 36014513

อาจารย์ที่ปรึกษา  
รศ.ดร.กอบชัย เดชหาญ

ปฏิญานិพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรบัณฑิต  
สาขาวิชาวิศวกรรมโทรคมนาคม  
คณะวิศวกรรมศาสตร์  
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง  
ปีการศึกษา 2539

เลขหมู่.....  
เลขทะเบียน..... 27876  
วัน, เดือน, ปี 2.6.สิ.ศ. 2540

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ปริญญาานิพนธ์ปีการศึกษา 2539


ภาควิชาวิศวกรรมศาสตร์ โทรคมนาคม

คณะวิศวกรรมศาสตร์ สถาบันเทคโนโลยีเจ้าคุณทหารลาดกระบัง

เรื่อง ระบบเตือนภัยด้วยเรดาร์

RADAR SECURITY ALARM SYSTEM

- ผู้จัดทำ
1. นาย ประเสริฐ เหล่าพัชรกุล รหัสประจำตัว 36014253
  2. นางสาว ปาริชาติ ยานะติ รหัสประจำตัว 36014263
  3. นาย สุรเชษฐ์ ดีวงกิจ รหัสประจำตัว 36014513



( รศ.ดร. กอบชัย เดชหาญ )

อาจารย์ที่ปรึกษา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ระบบเตือนภัยด้วยเรดาร์  
RADAR SECURITY ALARM SYSTEM

โดย นายประเสริฐ เหล่าพัชรกุล รหัส 36014253  
นางสาวปาริชาติ ยานะติ รหัส 36014263  
นายสุรเชษฐ์ ดีวงกิจ รหัส 36014513  
อาจารย์ที่ปรึกษา รศ.ดร.กอบชัย เดชหาญ

**บทคัดย่อ**

ปริญญานิพนธ์นี้ เป็นระบบเตือนภัยที่อาศัยคลื่นความถี่วิทยุในช่วงความถี่ 300 เมกะเฮิร์ต ถึง 3 จิกะเฮิร์ต พลังงานคลื่นจะถูกส่งไปยังพื้นที่ที่ต้องการใช้งาน ระบบเตือนภัยจะทำงานในลักษณะเดียวกันกับระบบเรดาร์ (Radar) ระบบเตือนภัยจะส่งสัญญาณออกไปโดยรอบ เมื่อมีผู้บุกรุกเข้ามาในบริเวณที่สัญญาณของระบบเตือนภัยครอบคลุมถึง จะเกิดปรากฏการณ์ดอปเปลอร์ (Doppler Effect) ซึ่งระบบเตือนภัยก็จะสามารถตรวจจับผู้บุกรุกได้

**Abstract**

This thesis presents a form of an emitting radio energy module in the range 300 MHz - 3 GHz. The energy is directly emitted to the area to be protected. In the same manner of the radar unit, it reacts to the movement within the protected area by producing an output from the detector at Doppler frequency caused by the movement of the invaders. This phase shift frequency causes the sound of siren by the horn frequency.

# สารบัญ

บทที่	หน้า
1 บทนำ	1
2 ทฤษฎีและหลักการทํางาน	2
2.1 เรดาร์	2
2.1.1 ความรู้เบื้องต้นเกี่ยวกับเรดาร์	2
2.1.2 การกำหนดความถี่ที่ใช้ในเรดาร์	4
2.1.3 ความต้องการของคลื่นวิทยุที่ใช้กับเรดาร์	4
2.2 ปราคฏการณ์ดอปเปลอร์	5
2.3 วงจรออสซิลเลเตอร์	8
2.3.1 หลักการของวงจรออสซิลเลเตอร์	8
2.3.2 วงจรออสซิลเลเตอร์เบื้องต้น	9
2.3.3 วงจรฮาร์ตเลย์ออสซิลเลเตอร์	10
2.4 วงจรขยาย	12
2.4.1 คุณสมบัติเด่นของออปแอมป์	12
2.4.2 การประยุกต์ใช้งานกับแอมป์	12
2.5 ไอซีโวลท์เตจออสซิลเลเตอร์	14
2.5.1 วงจรพื้นฐานของโวลท์เตจเรกูเลเตอร์	14
2.5.2.1 เรกูเลเตอร์แบบต่อขนาน	14
2.5.2.2 เรกูเลเตอร์แบบสวิตชิง	15
2.5.2.3 เรกูเลเตอร์แบบผ่านอนุกรม	15
2.6 วงจรโมโนสเตเบิลมัลติไวเบรเตอร์	16
2.6.1 การทํางาน	16
2.6.2 วงจรคูอัลโทมเมอร์เบอร์ 556	19
2.7 วงจรทวีแรงดัน	24
3 การทดลองและการสร้าง	27
3.1 การทํางานของวงจร	27
3.2 วงจรกำเนิดความถี่แบบยูเฮซเอฟ	29
3.3 แหล่งจ่ายไฟ	29
3.4 สัญญาณ RF	30
3.5 เครื่องกำเนิดเสียงรบกวน	34
4 ผลการทดลอง	38
5 สรุปผลการทดลองและแนวทางการพัฒนาต่อไป	45



## สารบัญตาราง

หน้า

ตารางที่ 1 แสดงความถี่ของเรดาร์กับการใช้งานต่างๆ


4

## สารบัญรูปภาพ

หน้า

รูปที่ 2.1	แสดงเรดาร์ที่ส่งคลื่นแบบต่อเนื่อง	3
รูปที่ 2.2	แสดงเรดาร์ที่ส่งคลื่นแบบพัลส์	3
รูปที่ 2.3	แสดงปรากฏการณ์ดอปเปลอร์	5
รูปที่ 2.4	แสดงการหาความยาวคลื่น	6
รูปที่ 2.5	แสดงวงจรออสซิลเลเตอร์เบื้องต้น	10
รูปที่ 2.6	วงจรฮาร์ตเลย์ออสซิลเลเตอร์	11
รูปที่ 2.7	วงจรขยายแบบกลับเฟส	13
รูปที่ 2.8	วงจรขยายแบบไม่กลับเฟส	13
รูปที่ 2.9	แผนผังการทำงานของเรคทูเลเตอร์แบบขนาน	14
รูปที่ 2.10	แผนผังการทำงานของเรคทูเลเตอร์แบบสวิตชิง	15
รูปที่ 2.11	แผนผังการทำงานของเรคทูเลเตอร์แบบอนุกรม	15
รูปที่ 2.12	แผนภาพของวงจรโมโนสเตเบิล	16
รูปที่ 2.13	แสดงลักษณะสัญญาณทริก, $V_{ce}$ และเอาท์พุท	17
รูปที่ 2.14	แสดงการต่อวงจรของอุปกรณ์ในวงจรโมโนสเตเบิล	18
รูปที่ 2.15	แสดงการทำงานพื้นฐานของ 555 ไทม์มเมอร์	20
รูปที่ 2.16	แสดงค่าเทรซไฮลด์โวลต์เดจที่เพิ่มขึ้นอย่างเอ็กซ์โปเนนเชียล	20
รูปที่ 2.17	แสดงวงจรภายในของไอซี 555	21
รูปที่ 2.18	การทำงานของไอซี 555 ในแบบโมโนสเตเบิล	22
รูปที่ 2.19	แสดงสัญญาณทริกเกอร์	23
รูปที่ 2.20	วงจรโมโนสเตเบิลที่ใช้ 555	23
รูปที่ 2.21	วงจรเพิ่มแรงดันเป็นสองเท่าแบบครึ่งคลื่น	25
รูปที่ 2.22	วงจรเพิ่มแรงดันเป็นสองเท่าแบบเต็มคลื่น	26
รูปที่ 3.1	บล็อกไดอะแกรมของวงจรรวม	28
รูปที่ 3.2	วงจรออสซิลเลเตอร์/ดีเทคเตอร์	29
รูปที่ 3.3	วงจรแหล่งจ่ายไฟ	29
รูปที่ 3.4	วงจรซัลแนลแอมพลิไฟเออร์	32

รูปที่ 3.5	วงจรมีมิ่งและดีเลย์	33
รูปที่ 3.6	วงจรรำเนิดสัญญาณรบกวน	35
รูปที่ 4.1	สัญญาณความถี่ออสซิลเลเตอร์ที่ผลิตจากวงจรรำเรทเลย์ออสซิลเลเตอร์	38
รูปที่ 4.2	สัญญาณความถี่ออสซิลเลเตอร์ที่ส่งผ่านเสาอากาศ	39
รูปที่ 4.3	สัญญาณที่ผ่านดีเทคเตอร์ออกมา	39
รูปที่ 4.4	ไฟดีซี 9 โวลต์จากไอซี 7805	40
รูปที่ 4.5	ไฟดีซี 12 โวลต์จากไอซี 7812	40
รูปที่ 4.6	สัญญาณsine wave ที่ถูกขยายแล้วเมื่อผ่านไอซี101	41
รูปที่ 4.7	สัญญาณ sine wave ที่ถูกขยายแล้วเมื่อผ่านไอซี 102	41
รูปที่ 4.8	สัญญาณที่ D105โดยที่ไม่มีสัญญาณดีเทคเตอร์เข้ามา	42
รูปที่ 4.9	สัญญาณที่ D105ตอนที่ม่สัญญาณดีเทคเตอร์เข้ามา	42
รูปที่ 4.10	สัญญาณโมโนสเตเบิลที่ขา 5 เมื่อมีสัญญาณทริกที่ขา 6	43
รูปที่ 4.11	สัญญาณโมโนสเตเบิลที่ออกจากขา 9 เอาไปทริกรีเลย์	43
รูปที่ 4.12	สัญญาณที่ไปขับให้Buzzerมีเสียง	44
รูปที่ 4.13	สัญญาณจากขา 9 ที่เอาไปทริกรีเลย์	44



## บทที่ 1

### บทนำ

ในปัจจุบัน ประชากรของประเทศได้เพิ่มขึ้นเป็นจำนวนมาก ซึ่งอุปนิสัยใจคอของแต่ละคนก็แตกต่างกันไป ดังนั้นความปลอดภัยของชีวิตและทรัพย์สิน จึงเป็นเรื่องที่สำคัญมาก ด้วยเหตุนี้จึงได้มีการคิดค้นเครื่องเตือนภัยขึ้นมา เพื่อบอกให้เราได้ว่ามีผู้บุกรุก ซึ่งเครื่องเตือนภัยมีอยู่หลายแบบด้วยกัน ดังนี้

1. ระบบสาย ( HARD WIRED ) เป็นระบบที่ใช้ต่อสายเข้าเครื่องควบคุม ซึ่งจะติดไว้บริเวณหน้าต่างหรือประตู เมื่อมีผู้บุกรุก สวิตช์แม่เหล็กก็จะไปทำให้หน้าสัมผัสเปลี่ยน ทำให้เราทราบได้ว่ามีผู้บุกรุกเข้ามา
2. ระบบอุลตราโซนิก ( ULTRASONIC ) ระบบนี้จะส่งคลื่นอุลตราโซนิกออกไปในบริเวณที่จะป้องกัน เมื่อมีผู้บุกรุกเข้ามาในบริเวณนี้ สัญญาณที่สะท้อนกลับมาจะเกิดการเปลี่ยนแปลงและไปทำให้วงจรเตือนภัยดังขึ้น
3. ระบบอินฟราเรด ( INFRARED ) เป็นระบบเตือนภัยที่ใช้รังสีอินฟราเรด เมื่อมีผู้บุกรุกทำให้เกิดการเปลี่ยนแปลงของสัญญาณที่สะท้อนกลับมาและไปทำให้ระบบเตือนภัยดังขึ้น
4. ระบบตรวจตราโดยใช้คลื่นวิทยุ ( RADIO DETECTION ) ในระบบนี้จะคล้ายกับระบบอุลตราโซนิก ซึ่งจะจับการเคลื่อนไหวของวัตถุ

ในปฏิญญาฉบับนี้จะใช้เรดาร์เป็นคลื่นในการตรวจสอบ โดยจะส่งเรดาร์ออกไปออกในในพื้นที่ที่จะป้องกัน เมื่อมีผู้บุกรุกเข้ามาในบริเวณนี้ สัญญาณที่สะท้อนกลับไปเข้าสายอากาศจะเปลี่ยนแปลงไป ซึ่งเราจะนำสัญญาณนี้ไปขยาย และไปกระตุ้นให้วงจรเตือนภัยทำงาน เพื่อแจ้งว่าเป็นผู้บุกรุก

## บทที่ 2

### ทฤษฎีและหลักการ

#### 2.1 เรดาร์ ( RADAR )

เรดาร์ ย่อมาจากคำว่า RADIO DETECTION AND RANGING เรดาร์แบ่งออกตามระบบของมันได้ เป็น PRIMARY RADAR กับ SECONDARY RADAR โดยที่ PRIMARY RADAR เป็นระบบที่ทำการวัดหาตำแหน่งเป้าหมาย ด้วยการส่งคลื่นวิทยุออกไป แล้วรับคลื่นที่สะท้อนกลับมาจากเป้าหมาย ส่วน SECONDARY RADAR เป็นระบบที่ส่งคลื่นวิทยุออกไปยังเป้าหมาย จากนั้นเป้าหมายจะทำการขยายสัญญาณวิทยุที่รับได้แล้วส่งกลับออกมาใหม่ด้วยความถี่เดียวกัน หรือความถี่ต่างกันอย่างไรอย่างหนึ่ง

##### 2.1.1 ความรู้เบื้องต้นเกี่ยวกับเรดาร์


โดยทั่วไปแล้ว เรดาร์นั้นประกอบไปด้วยเครื่องส่ง ( TRANSMITTER ) เครื่องรับ ( RECIEVER ) และสายอากาศ ( ANTENNA ) เป็นส่วนสำคัญ โดยแต่ละส่วนจะทำหน้าที่ดังนี้

1. เครื่องส่ง ทำหน้าที่ผลิตคลื่นวิทยุ ซึ่งจะเป็นช่วงความถี่ที่ วงไหนก็แล้วแต่ว่าจะเป็นเรดาร์ชนิดใด คลื่นที่ผลิตได้จะถูกส่งไปยังสายอากาศเพื่อส่งสัญญาณออกไป
2. เครื่องรับ ทำหน้าที่รับสัญญาณคลื่นสะท้อน ( ECHO ) จากสายอากาศ แล้วนำมาขยายสัญญาณและเข้าขบวนการ เพื่อนำสัญญาณมาแสดงแล้วนำไปวิเคราะห์
3. สายอากาศ ทำหน้าที่แพร่กระจายคลื่นออกไปในอากาศ และทำหน้าที่รับ สัญญาณสะท้อนกลับมา แล้วผ่านสัญญาณไปยังเครื่องรับ โดยทั่วไปแล้วสาย อากาศมักจะมี อัตราขยาย ( GAIN ) สูง เพื่อที่จะลดขนาดเรดาร์ให้มีกำลังส่งน้อยลง

ระบบเรดาร์ที่เป็นที่รู้จักกันและใช้กันในปัจจุบัน แบ่งได้เป็น 2 ประเภทใหญ่ๆ ดังนี้


##### ก. เรดาร์ที่ส่งคลื่นแบบต่อเนื่อง ( CONTINUOUS WAVE RADAR )

จากรูปที่ 2.1 เครื่องส่งจะผลิตคลื่นที่ยังไม่ถูกมอดดูเลท มีความถี่เท่ากับ  $f_0$  ส่งไปยังสายอากาศเพื่อการกระจายสัญญาณออกไป คลื่นที่ถูกส่งออกไปจะไปกระทบเป้าหมาย และเกิดการกระเจิง ( SCATTER ) คลื่นส่วนหนึ่งจะสะท้อนกลับมายังสายอากาศรับขณะเดียวกันถ้าเป้าหมายมีความเร็ว  $V_r$  ซึ่งเป็นความเร็วสัมพันธ์กับเรดาร์สัญญาณที่เข้ามาจะถูกเปลี่ยนแปลงไป ซึ่งเป็นปรากฏการณ์ที่รู้จักกันดีเรียกว่า ปรากฏการณ์ของดอปเปลอร์ ( DOPPLER EFFECT ) เครื่องหมายบวก จะมีความสัมพันธ์กับความถี่ดอปเปลอร์ อธิบายได้ว่า ถ้าระยะทางระหว่างเป้าหมายกับเรดาร์เพิ่มขึ้น ความถี่ของสัญญาณรับจะน้อยกว่าสัญญาณส่ง ดังนั้นจึงได้ว่าความถี่ของสัญญาณรับจะเท่ากับ  $f_0 \pm f_d$  สัญญาณนี้ก็จะผ่านสายอากาศเข้าไปในส่วนต่างๆ ของเครื่องรับ



รูปที่ 2.1 แสดงเรดาร์ที่ส่งคลื่นแบบต่อเนื่อง

ข. เรดาร์ที่ส่งคลื่นแบบพัลส์ ( PULSE RADAR )



รูปที่ 2.2 แสดงเรดาร์ที่ส่งคลื่นแบบพัลส์

จากรูปที่ 2.2 การทำงานของเรดาร์แบบพัลส์ ทำงานโดยวงจรพัลส์มอดูเลเตอร์ ( PULSE MODULATOR ) ส่งพัลส์เข้าไปมอดูเลทกับหลอดแมกนีตรอน ทำให้ได้คลื่นเรดาร์ออกมา ผ่านออกไปยังสายอากาศ ส่วนเครื่องรับก็รับคลื่นสะท้อนกลับมาการทำงานเหมือนกับเครื่องรับวิทยุโดยทั่วไป ซึ่งเป็นแบบซูเปอร์เฮเทอโรไดน์ สัญญาณขั้นสุดท้ายก็จะถูกนำมาแสดงผล เรดาร์แบบพัลส์ จะแตกต่างกับเรดาร์แบบคลื่นต่อเนื่องคือ มีการนำสัญญาณไปมอดูเลทกับหลอดแมกนีตรอน ส่วนหลักการอื่นก็มีส่วนคล้ายๆกัน

### 2.1.2 การกำหนดความถี่ที่ใช้ในเรดาร์

ความถี่ที่ใช้กันปกติทั่วไปในเรดาร์ มีค่าตั้งแต่ 300 MHz ไปจนถึง 40 GHz ซึ่งเรียกว่า MICROWAVE FREQUENCY แสดงในตารางข้างล่าง และมักนิยมใช้ตัวอักษรกำหนดแบนด์ของความถี่ด้วย

BAND	WAVELENGTH (cm)	FREQUENCY RANGE (MHz)	ใช้กับงานต่างๆ
P	300		AIR SEARCH RADAR
L	22.2 - 3.13	960 - 1,350	AIR ROUTE SURVEILLANCE RADAR
S	11.1 - 9.1	2,700 - 3,300	MARINE RADAR, METEROLOGICAL RADAR AIRPORT METEROLOGICAL RADAR
C	5.7 - 3.06	5,255 - 9,800	MARINE RADAR, METEOROLOGICAL RADAR
X	3.33 - 3.06	9,000 - 9,800	MARINE RADAR
K	1.3 - 1.19	23,000 - 22,250	AIRPORT SURVEILLANCE RADAR
K <sub>3</sub>	0.9 - 0.83	31,800 - 36,000	HARBOR RADAR

ตารางที่ 1 แสดงความถี่ของเรดาร์กับการใช้งานต่างๆ

### 2.1.3 ความต้องการของคลื่นวิทยุสำหรับใช้กับเรดาร์

เหตุผลที่ว่าทำไมความถี่ในย่านไมโครเวฟ จึงถูกนำมาใช้สำหรับเรดาร์ ก็เพราะว่าความถี่ไมโครเวฟตอบสนองต่อความต้องการต่าง ๆ ดังต่อไปนี้

- 1) เดินทางเป็นเส้นตรง
- 2) ทำให้สายอากาศที่มี DIRECTIVITY คมและแคบนั้นสามารถลดขนาดให้เล็กลงได้
- 3) มีความเร็วในการเดินทางของคลื่นคงที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4) สามารถสะท้อนกลับจากเป้าหมายได้

5) มีองค์ประกอบการบินทอนกำลังของการเดินทางในอากาศน้อย


คลื่นไมโครเวฟที่มีความถี่สูงกว่า 1000 MHz จะมีคุณสมบัติตรงข้ามกับข้อ 5) แต่ให้คุณสมบัติข้อ 1)

และ 2h

## 2.2 ปรากฏการณ์ดอปเปลอร์ (DOPPLER FREQUENCY)

ปรากฏการณ์ดอปเปลอร์หมายถึง ปรากฏการณ์เปลี่ยนแปลงระดับสัญญาณเสียง หรือการเปลี่ยนแปลงความถี่ของเสียง หรือการเปลี่ยนแปลงความถี่ของเสียงและผู้สังเกตเคลื่อนที่สัมพัทธ์ตอกัน นักฟิสิกส์ชื่อดอปเปลอร์ได้อธิบายปรากฏการณ์นี้ไว้ ซึ่งแบ่งได้เป็น 5 กรณี คือ

1. กรณีแหล่งกำเนิดเสียงเคลื่อนที่เข้าหาผู้สังเกตที่หยุดนิ่ง ในกรณีนี้ความถี่เสียงที่ผู้สังเกตได้รับจะมากกว่าเดิม ความยาวคลื่นสั้นลง ระดับเสียงที่ผู้สังเกตได้รับจะสูงกว่าเดิม
2. กรณีแหล่งกำเนิดเสียงเคลื่อนที่ออกจากผู้สังเกตที่หยุดนิ่ง ในกรณีนี้ความถี่เสียงที่ได้รับจะน้อยกว่าเดิม แต่ความยาวคลื่นจะยาวขึ้น ระดับเสียงที่ผู้สังเกตได้รับจะต่ำกว่าเดิม
3. กรณีผู้สังเกตเคลื่อนที่เข้าหาแหล่งกำเนิดเสียงที่หยุดนิ่ง ในกรณีนี้ระดับเสียงที่ผู้สังเกตได้รับจะสูงกว่าเดิม และความยาวของคลื่นเสียงจะเท่าเดิม
4. กรณีที่ผู้สังเกตเคลื่อนที่ออกจากแหล่งกำเนิดเสียงที่หยุดนิ่ง ในกรณีนี้ระดับเสียงที่ผู้สังเกตได้รับจะต่ำกว่าเดิม
5. กรณีแหล่งกำเนิดและผู้สังเกตต่างเคลื่อนที่ ซึ่งอาจแบ่งได้เป็น ต่างเคลื่อนที่เข้าหากันหรือเคลื่อนที่แยกออกจากกัน หรือเคลื่อนที่ตามกัน



รูปที่ 2.3 แสดงปรากฏการณ์ดอปเปลอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้า ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลักการคำนวณเกี่ยวกับดอปเปลอร์

ใช้สูตร  $V = \lambda f$

หรือ  $f_L = v / \lambda_L$

เมื่อ  $V =$  ความเร็วสัมพัทธ์ของความเร็วเสียงกับความเร็วของผู้สังเกต

$$= c \pm V_L$$

$C =$  ความเร็วสัมพัทธ์ของความเร็วเสียงกับความเร็วของแหล่งกำเนิดด้วยความถี่ปกติ


$$= (c \pm V_S) / f_S$$

$f_L =$  ความถี่ปรากฏที่ผู้สังเกตได้รับ

การหาความเร็วสัมพัทธ์

- ถ้าความเร็วสวนกันความเร็วสัมพัทธ์หาได้โดยเอาความเร็วบวกกัน
- ถ้าความเร็วตามกันความเร็วสัมพัทธ์คือผลต่างของความเร็วทั้งสอง

การหาความยาวคลื่นของดอปเปลอร์



รูปที่ 2.4 แสดงการความยาวคลื่น

กำหนดให้  $V_S =$  อัตราเร็วของแหล่งกำเนิด

$c =$  อัตราเร็วของคลื่น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$V_L$  = อัตราเร็วของผู้สังเกต

$f_s$  = ความถี่ปกติของคลื่น

$f_L$  = ความถี่ที่ผู้สังเกตได้ยิน

$$\begin{aligned} \text{ความยาวคลื่นด้านหน้า } (\lambda) &= BD / \text{จำนวนลูกคลื่นที่อยู่ในช่วง BD} \\ &= [(c - V_s)t] / f_s \cdot t \end{aligned}$$

$$\lambda = (c - V_s) / f_s$$

$$\text{ความยาวคลื่นด้านหลัง } (\lambda) = EB / \text{จำนวนลูกคลื่นใน EB}$$

$$\lambda = (c + V_s) / f_s$$

จากรูป 2.4 ถ้าผู้สังเกตเคลื่อนที่ด้วยความเร็ว  $V_L$  เข้าหาแหล่งกำเนิด ซึ่งกำลังเคลื่อนที่ด้วยความเร็ว  $V_s$  ออกจากผู้สังเกต

ความเร็วสัมพัทธ์ของ  $V_L$  เมื่อเทียบกับ  $c$  คือ  $c + V_L$

$$\text{แต่ } \lambda = (c + V_s) / f_s$$

$$\begin{aligned} \text{จาก } f_L &= V / \lambda_L \\ &= (c + V_L) / [(c + V_s) / f_s] \\ &= f_s [(c + V_L) / (c + V_s)] \end{aligned}$$

สูตรนี้เป็นสูตรรวมใช้ได้ทุกกรณีของดอปเพลอร์ แต่เนื่องจาก  $c$ ,  $V_L$  และ  $V_s$  เป็นปริมาณเวกเตอร์ การใช้สูตรนี้ในแต่ละกรณีจะต้องกำหนดเวกเตอร์ดังนี้

$c$  เป็น + เสมอและมีทิศเข้าหาผู้สังเกต

$V_L$  และ  $V_s$  เป็น + เมื่อมีทิศจาก L ไป S (สวนกับ  $c$ )

$V_L$  และ  $V_s$  เป็น - เมื่อมีทิศจาก S ไป L (ตาม  $c$ )

ถ้าในกรณีที่ตัวกลางที่เสียงผ่านมีการเคลื่อนย้ายด้วย เช่น มีลมพัด ความเร็วของเสียงก็จะมีการเปลี่ยนแปลงไปด้วย ถ้า  $V_m$  เป็นความเร็วของตัวกลาง และอยู่ในทิศเดียวกับความเร็วเสียง จะได้

$$f_L = f_s [(c + V_m + V_L) / (c + V_m + V_s)]$$

เวกเตอร์ของ  $V_m$  เป็น + เมื่ออยู่ในทิศเดียวกับ  $c$

และเป็น - เมื่อสวนทางกับ  $c$

## 2.3 วงจรออสซิลเลเตอร์ ( OSCILLATOR )

ออสซิลเลเตอร์ มีความหมายในตัวเองแปลว่าสิ่งที่แกว่งไปแกว่งมา สำหรับกรณีของวงจรออสซิลเลเตอร์นิคส์ ออสซิลเลเตอร์มีความหมายถึงการเปลี่ยนไปมาของแรงดันหรือกระแสระหว่างค่าสูงสุดและค่าต่ำสุด หรือ อาจกล่าวได้ง่าย ๆ ก็คือเป็นวงจรถ้าเกิดสัญญาณนั่นเอง

วงจรออสซิลเลเตอร์ส่วนใหญ่จะให้สัญญาณรูปไซน์ ดังนั้นวงจรออสซิลเลเตอร์จึงถูกนำมาใช้งานในวงจรเครื่องส่ง วงจรสร้างสัญญาณเสียงดนตรี วงจรในเครื่องมือพวกสร้างสัญญาณเสียงและเป็นวงจรถ้าเกิดสัญญาณความถี่ต่าง ๆ นอกจากนี้วงจรออสซิลเลเตอร์ยังเป็นวงจรในส่วประกอบย่อยของวงจรอื่น ๆ อีกเป็นจำนวนมาก

การกำเนิดสัญญาณด้วยวงจรออสซิลเลเตอร์มีได้หลายแบบ ซึ่งแต่ละแบบก็จะมีลักษณะสำคัญพิเศษอื่น ๆ ประกอบด้วย เช่นให้ความถี่ต่ำ ๆ ดี หรือ ให้ความถี่สูง ๆ ดี เสถียรภาพทางความถี่ดี การปรับความถี่เป็นไปได้ยากหรือง่าย เป็นต้น

### 2.3.1 หลักการของวงจรออสซิลเลเตอร์

วงจรออสซิลเลเตอร์ก็คือวงจรขยายชนิดหนึ่งนั่นเอง แต่เป็นวงจรขยายชนิดป้อนกลับ และที่สำคัญคือการป้อนกลับของสัญญาณมิได้ป้อนกลับในลักษณะลบเหมือนกับวงจรขยายป้อนกลับทั่ว ๆ ไป ลองพิจารณาอัตราขยายแรงดันจากสมการการป้อนกลับของวงจรขยายซึ่งมีลักษณะดังนี้

$$A_v = A_v / (1 - \beta A_v)$$

ถ้าสัญญาณป้อนกลับมาที่อินพุตมีเพียง 5 เปอร์เซ็นต์ และเป็นการป้อนกลับในลักษณะนำมาหักล้างกับสัญญาณอินพุตหรือป้อนกลับแบบลบ นั่นคือถ้า  $\beta = -0.05$  อัตราขยายแรงดันจะไม่มีการป้อนกลับเป็น 100 อัตราขยายหลังการป้อนกลับจะมีค่าเท่ากับ 16.7

จะเห็นได้ว่าอัตราขยายหลังการป้อนกลับแล้วลดลงไป และถ้าเราลองมาพิจารณาในส่วนของเทอม  $A_v \beta$  ดู ถ้าหากว่าเทอม  $A_v \beta$  มีค่าเป็นบวก นั่นก็หมายความว่าเป็นการป้อนกลับแบบบวก อัตราขยายวงจรจะมีค่าเพิ่มขึ้นและจะทำให้เสถียรภาพของวงจรเลวมาก ครั้นพิจารณาดูให้ดีจะเห็นว่า ถ้าเทอม  $A_v \beta$  มีค่าเป็น 1 จะเป็นผลทำให้อัตราขยายของวงจรเพิ่มขึ้นจนเป็นอนันต์ ( INFINITY ) ซึ่งหมายความว่าแม้เพียงใส่อินพุตมาเพียงเล็กน้อยเอาที่พุทที่ได้จะมากมายมหาศาล แต่ในทางเป็นจริงแล้วเอาที่พุทที่ได้จะเกิดขึ้นเองถึงแม้ว่าจะไม่ใส่อินพุตก็ตามนั่นหมายความว่าวงจรเกิดการออสซิลเลชันนั่นเอง

สิ่งหนึ่งที่จะอธิบายในเรื่องของการป้อนกลับแบบบวกให้เข้าใจก็คือ การพิจารณาในรูปของเฟสกับครอป้อนกลับ สัญญาณป้อนกลับจากเอาที่พุทจะกลับเฟส 180 องศา แล้วป้อนผ่านเข้าทางอินพุทใหม่ ดังนั้นสัญญาณที่เข้ามาจะมีทิศทางเสริมกับสัญญาณป้อนกลับซึ่งถ้าเฟสที่ป้อนกลับเข้ามาไม่ตรงกับวงจรขยายก็จะเป็นออสซิลเลท ( โดยปกติในวงจรขยายทั่วไปสัญญาณเอาที่พุทจะมีเฟสต่างอินพุท 180 องศา อยู่แล้ว )

เพื่อให้เข้าใจว่าวงจรออสซิลเลเตอร์ทำงานได้อย่างไร ลองมาดูกันว่าถ้าให้สัญญาณขนาดเล็ก ๆ เข้ามาทางอินพุทของวงจรขยาย สัญญาณเอาต์พุทที่ได้จะกลับเฟสแล้วมาเสริมกับอินพุทของวงจรขยาย อินพุทมีขนาดเพิ่มขึ้นซึ่งจะทำให้เอาต์พุทที่ได้มีขนาดใหญ่ขึ้นด้วย เมื่อป้อนกลับเข้ามาเสริมอีกก็จะให้เอาต์พุทที่ใหญ่ขึ้นอย่างไม่มีที่สิ้นสุด โดยปกติการเพิ่มขึ้นของสัญญาณจะถูกจำกัดที่ค่าแรงดันค่าหนึ่ง ดังนั้นเมื่อกลับมาแล้วก็เสมือนกับการป้อนกลับด้วยค่าแรงดันคงที่ วงจรจึงให้เอาต์พุทได้ที่ระดับแรงดันเสมือนกับคงที่คือการออสซิลเลชันนั่นเอง

การออสซิลเลชันหรือการเปลี่ยนแปลงค่าแรงดันเอาต์พุทจากค่าต่ำสุดจนถึงค่าสูงสุด มักจะเกิดการเปลี่ยนในลักษณะคลื่นรูปไซน์ ความถี่ของลูกคลื่นสามารถคำนวณได้จากค่าคงตัวของอุปกรณ์ต่าง ๆ ภายในวงจร


ในวงจรออสซิลเลเตอร์ทั่วไปที่ใช้งานกันอยู่จะมีการออสซิลเลชันได้ด้วยตัวเองโดยไม่ต้องมีการป้อนสัญญาณอินพุทเข้าไปเลยแม้แต่น้อย ทั้งนี้เพราะสัญญาณที่ช่วยกระตุ้นให้เกิดการออสซิลเลชันในขณะเริ่มต้นนั้นคือสัญญาณรบกวนที่มีอยู่ภายในอุปกรณ์นั้นแล้ว และการออสซิลเลชันจะเกิดขึ้นตลอดเวลาเมื่อมีการป้อนแรงดันไฟตรงเลี้ยงวงจร

วงจรออสซิลเลเตอร์ทั่วไปมักจะมีการออสซิลเลชันที่ความถี่เดียว ทั้งนี้เพราะวงจรป้อนกลับที่สัญญาณจากเอาต์พุทมายังอินพุทมักจะเป็นวงจรที่ประกอบด้วยอุปกรณ์จำพวก R, L และ C ซึ่งก็เป็นที่น่าอนว่าอุปกรณ์ L และ C ย่อมให้ผลทางด้านเฟส นั่นคือจะมีความถี่ที่เป็นผลทำให้เฟสที่ได้กลับมาเสริมกับอินพุทเกิดการออสซิลเลชัน หรือกล่าวอีกนัยหนึ่งก็คือสัญญาณเอาต์พุทเมื่อผ่านวงจรป้อนกลับแล้วจะเป็นผลทำให้ผลคูณของ  $A_v$  เดิมกับค่า  $\beta$  ของวงจรป้อนกลับมีค่าเป็น 1 พอดี

### 2.3.2 วงจรออสซิลเลเตอร์เบื้องต้น

วงจรออสซิลเลเตอร์เบื้องต้นที่ใช้ ทรานซิสเตอร์แสดงให้เห็นดังรูปที่ 2.5 วงจรออสซิลเลเตอร์ตามรูปที่ 2.5 นี้มีชื่ออีกอย่างหนึ่งว่าวงจร ฮาร์ทเลย์ออสซิลเลเตอร์ การทำงานของวงจรวาดคล้ายหลักการป้อนกลับด้วยวงจรรีโชนันซ์ที่ประกอบด้วยตัวเก็บประจุ  $C_1$  และตัวเหนี่ยวนำ  $L_1$  สัญญาณป้อนกลับจากเอาต์พุททางขาคอลเลคเตอร์ของทรานซิสเตอร์จะป้อนกลับผ่านวงจรรุน เมื่อกลับเฟส 180 องศา ป้อนเข้ามาทางเบสของทรานซิสเตอร์

สำหรับทรานซิสเตอร์ตัวด้านทาน  $R$  และ  $R_2$  จะเป็นตัวไบแอสทรานซิสเตอร์ให้ทำงานในลักษณะของวงจรขยายสัญญาณ ส่วนตัวเก็บประจุ  $C_2$  เปรียบเสมือนเป็นตัวคัปปลิ่งสัญญาณเข้ามาทางอินพุท โดยปกติวงจรขยายชนิดอิมิตเตอร์ร่วมนั้นสัญญาณเอาต์พุทที่ได้ทางขาคอลเลคเตอร์ จะมีทิศเฟสตรงข้ามกับสัญญาณทางอินพุทอยู่แล้วคือมีทิศทางเฟสต่างกัน 180 องศา ผลของสัญญาณป้อนกลับจะมีทิศทางในทางเสริมกับสัญญาณอินพุททันที วงจรก็จะออสซิลเลชันได้




รูปที่ 2.5 วงจรออสซิลเลเตอร์เบื้องต้น

การทำงานในแต่ละรอบของการออสซิลเลทพอจะอธิบายได้ดังนี้ ในขณะที่เริ่มแรกของการออสซิลเลทจะมีการเปลี่ยนแปลงของกระแสคอลเลคเตอร์ซึ่งเป็นผลป้อนกลับมาจากด้านอินพุททางขาเบสกระตุ้นที่เบส โดยถ้ากระแสคอลเลคเตอร์เพิ่มขึ้นทางค่ามากจะทำให้แรงดันที่คอลเลคเตอร์ลดลง การป้อนกลับจะกระตุ้นเข้ามาที่เบสด้วยค่าแรงดันน้อยลง เป็นผลทำให้กระแสลดลงและแรงดันคอลเลคเตอร์ของทรานซิสเตอร์จะสูงขึ้นเป็นเช่นนี้เรื่อยไป

ตัวเก็บประจุ  $C_3$  ของวงจรตามรูปที่ 2.5 เป็นทางผ่านของสัญญาณไฟสลับและในทำนองเดียวกันก็จะเป็นตัวกันแรงดันไฟตรง เพื่อไม่ให้ลดลงกราวด์ความถี่ของวงจรได้จากความถี่ไซเรนซ์ของ  $L_1$  และ  $C_1$  ซึ่งเราสามารถปรับค่าความถี่ไซเรนซ์ได้ด้วยการปรับค่าของ  $L_1$  หรือ  $C_1$  นั้นเอง

### 2.3.3 วงจรฮาร์ตลีย์ออสซิลเลเตอร์

วงจรออสซิลเลเตอร์ทั่วไปสามารถออสซิลเลทได้ที่มีความถี่ไม่สูงมากนักแต่ถ้าเราเลือกค่าอุปกรณ์และวงจรออสซิลเลเตอร์ให้ถูกต้องแล้ววงจรสามารถออสซิลเลทได้ถึงย่านความถี่วิทยุ จากรูปที่ 2.5 เป็นวงจรออสซิลเลเตอร์ย่านความถี่วิทยุวงจรหนึ่งมีชื่อว่า วงจรฮาร์ตลีย์ออสซิลเลเตอร์ อาศัยหลักการต่อป้อนกลับ โดยนำสัญญาณที่คอลเลคเตอร์ของทรานซิสเตอร์ต่อเข้าอนุกรมกับวงจรไซเรนซ์ในบางครั้งเราจะเรียกวงจรนั้นว่า วงจรป้อนอนุกรมฮาร์ตลีย์ แต่เราสามารถจัดวงจรเสียใหม่ได้ ดังวงจรรูปที่ 2.6



รูปที่ 2.6 วงจรขั้วหลอดออสซิลเลเตอร์

การป้อนกลับของสัญญาณจะผ่านวงจรจูนหรือรีโซแนนซ์ในกรณีนี้คือหลอดเตอร์ของทรานซิสเตอร์ต่อกับวงจรรีโซแนนซ์โดยการผ่านตัวเก็บประจุ  $C_2$  แรงดันไฟเลี้ยงป้อนเลี้ยงทรานซิสเตอร์ทางขาคอลเลคเตอร์โดยผ่านตัวเหนี่ยวนำ ตัวเหนี่ยวนำ  $L_2$  จะต้องมีค่ารีแอคแตนซ์สูงมากที่ความถี่ของการออสซิลเลท การต่อตัวเหนี่ยวนำเข้าที่ขาคอลเลคเตอร์ก็เพื่อจุดมุ่งหมาย 2 ประการ ประการแรกเป็นความต้องการให้กระแสไฟตรงผ่านเข้าทางคอลเลคเตอร์ได้โดยตรง เพราะที่แรงดันไฟตรงตัวเหนี่ยวนำจะมีค่ารีแอคแตนซ์เป็น 0 อีกประการหนึ่งคือตัวเหนี่ยวนำจะเสมือนมีค่ารีแอคแตนซ์สูงมาก ความถี่ของการออสซิลเลทจึงเสมือนเป็นการกั้นสัญญาณทางด้านไฟเลี้ยงไว้ ปล่ยสัญญาณให้ผ่านตัวเก็บประจุ  $C_2$  แทน ส่วนตัวเก็บประจุ  $C_2$  จะเป็นตัวกั้นไฟตรงที่จะผ่านเข้าไปยังวงจรรีโซแนนซ์ลงกราวด์ทางจุดกึ่งกลางของขดลวด  $L_0$  และ  $L_p$  ระดับของการป้อนกลับและแรงดันไฟเลี้ยงมีผลอย่างมากต่อวงจรออสซิลเลเตอร์ดังตัวอย่างเช่น ในวงจรหลอดออสซิลเลเตอร์ของเครื่องรับวิทยุ เราต้องการระดับสัญญาณเอาต์พุตของวงจรออสซิลเลเตอร์ต่ำ ๆ ดังนั้นการป้อนกลับจะมีข้อจำกัดและแรงดันไฟเลี้ยงจะต้องมีค่าน้อยด้วย นั่นคือเราจะต้องให้วงจรทำงานอยู่ในช่วงที่เป็นเชิงเส้นค่าเล็ก ๆ บนกราฟลักษณะสมบัติ

วงจรออสซิลเลเตอร์ส่วนใหญ่สร้างสัญญาณที่มีขนาดใหญ่เพื่อที่จะใช้กับวงจรทรานซิสเตอร์หรือวงจรหลอดสุญญากาศ การทำงานของวงจรอาจจะต้องเลยออกนอกช่วงที่เป็นเชิงเส้นของกราฟลักษณะสมบัติ สำหรับในกรณีนี้เราจะต้องใช้แรงดันไฟตรงเลี้ยงวงจรทำงานอยู่ในระดับคลาสซีซึ่งรูปสัญญาณที่เขียนไว้ในรูปที่ 2.6 สังเกตดูว่าจะมีลักษณะสัญญาณทางด้านกระแสคอลเลคเตอร์ และกระแสเบสเป็นพัลส์ ดังนั้นเราสามารถจัดวงจรไบแอสด้วยค่า  $R_1$  และ  $R_2$  ใหม่ให้วงจรทำงานในช่วงคลาสซีได้ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ความถี่ของการออสซิลเลทของวงจรสามารถคำนวณได้จากค่ารีโซแนนซ์ของ  $L_o$ ,  $L_p$  และ  $C$  ที่ต่อป้อนกลับ เพื่อสะดวกต่อการวิเคราะห์หาค่าความถี่ สมการของการหาค่าความถี่จะเป็นดังนี้

$$f_{osc} = 10 / [2\pi ((L_o + L_p))^{1/2}]$$

## 2.4 วงจรขยาย

วงจขยายทั่วๆไปที่ใช้ขยายสัญญาณทางไฟฟ้าเราคงพอรู้จักกันดี แต่ยังมีวงจขยายอีกชนิดหนึ่งที่รวบรวมคุณสมบัติที่ดีเยี่ยมของวงจขยายไว้ในตัวมัน เรียกว่า ออปเปอเรชันนอล แอมพลิฟายเออร์ ( OPERATIONAL AMPLIFIER ) หรือ ออปแอมป์

### 2.4.1 คุณสมบัติเด่นของออปแอมป์

ออปแอมป์เป็นไอซีที่มีอัตราการขยายสูงมาก โดยปกติจะมีอัตราการขยายถึงหลายหมื่นหลายแสน เท่าและข้อดีก็คือ เราสามารถกำหนดอัตราขยายให้กับออปแอมป์ได้โดยง่ายตามต้องการ ด้วยการต่อวงจรในลักษณะป้อนกลับแบบลบ

ออปแอมป์ในอุดมคติจะต้องมีคุณสมบัติเด่นดังต่อไปนี้


1. มีอัตราขยายแรงดันเป็นอนันต์
2. มีค่าอินพุทอิมพีแดนซ์เป็นอนันต์ หรือกล่าวได้ว่ากระแสอินพุทเป็นศูนย์นั่นเอง
3. มีเอาต์พุทอิมพีแดนซ์เป็นศูนย์
4. มีผลตอบสนองต่อความถี่ได้ตั้งแต่ไฟตรงถึงความถี่อนันต์

### 2.4.2 การประยุกต์ใช้งานออปแอมป์

การขยายแบบกลับเฟส ( INVERTING AMPLIFIER ) แสดงดังรูปที่ 2.7 จากรูป อัตราขยายของวงจรสามารถคำนวณได้ด้วยค่าอัตราส่วนของ  $R_2 / R_1$  สัญญาณเอาต์พุทที่ได้จะอยู่ในลักษณะมีเฟสกลับกันกับอินพุท เพราะเราทำการป้อนสัญญาณเข้าทางขาอินเวอร์ตติ้งอินพุท

$R_2$  ควรจะเลือกให้ใกล้เคียงกับค่า  $R_1$  กับ  $R_2$  ต่อขนานกัน เพื่อชดเชยการผิดพลาดอันเนื่องมาจากแรงดันออฟเซตที่อาจเกิดขึ้นจากกระแสไบแอส


โดยปกติถ้าป้อนสัญญาณอินพุทเป็นสัญญาณไฟสลับ เอาต์พุทที่ได้ก็จะขึ้นอยู่กัอินพุท จะเห็นได้ว่าผลตอบสนองต่อความถี่ของออปแอมป์ก็สำคัญ ดังนั้นในการใช้งานจึงต้องระวังไม่ให้เกินขอบเขตทางด้านความถี่ โดยปกติอาจจะกำหนดไว้ในรูปของผลคูณของอัตราขยายต่อความถี่ที่ค่าสูงสุดไว้



รูปที่ 2.7 วงจรขยายแบบกลับเฟส

วงจขยายแบบไม่กลับเฟส (NONINVERTING AMPLIFIER) จากรูปที่ 2.8 เป็นรูปของวงจขยายแบบไม่กลับเฟส ซึ่งมีค่าความต้านทานอินพุทสูงมาก และที่เรขายายของแรงดันจะกำหนดด้วยค่าตัวต้านทาน โดยจะเท่ากับอัตราส่วนระหว่าง  $R_1 + R_2$  กับ  $R_1$

สิ่งที่ทำให้วงจนี้แตกต่างจากวงจขยายแบบกลับเฟสก็คือ เอาต์พุทที่เกิดขึ้นจะมีเฟสเดียวกับอินพุท นอกจากนี้วงจนี้ยังให้ค่าความต้านทานอินพุทสูงมาก



รูปที่ 2.8 วงจขยายแบบไม่กลับเฟส

## 2.5 ไอซีโวลเตจเรกูเลเตอร์

### 2.5.1 โวลเตจเรกูเลเตอร์คืออะไร

โวลเตจเรกูเลเตอร์คือ อุปกรณ์อิเล็กทรอนิกส์หรือวงจรทางอิเล็กทรอนิกส์ประเภทหนึ่ง ซึ่งสามารถจ่ายแรงดันคงที่ค่าหนึ่งให้กับโหลด ภายในโวลเตจเรกูเลเตอร์จะประกอบด้วยวงจรภายใน ซึ่งจะทำหน้าที่อย่างอิสระในการจ่ายกระแสไฟฟ้าไปยังโหลด และควบคุมแรงดันเอาต์พุตให้คงที่ ทั้งนี้ปริมาณกระแสไฟฟ้าที่จ่ายไปยังโหลด จะสัมพันธ์โดยตรงกับค่าของโหลด แรงดันอินพุตที่จ่ายให้กับเรกูเลเตอร์และ อุณหภูมิ

### 2.5.2 วงจรพื้นฐานของโวลเตจเรกูเลเตอร์


วงจรพื้นฐานของโวลเตจเรกูเลเตอร์แบ่งออกได้เป็น 3 ชนิดด้วยกันคือ

#### 2.5.2.1 เรกูเลเตอร์แบบต่อขนาน

หลักการการทำงานของวงจรชนิดเรกูเลเตอร์แบบต่อขนาน (SHUNT REGULATOR) เป็นดังรูปที่ 2.9 จะมีแรงดันอินพุตที่ยังไม่ได้ถูกปรับให้เรียบ  $V_{in}$  จะถูกจ่ายให้กับเรกูเลเตอร์ที่ประกอบด้วย  $R_s$  ซึ่งทำหน้าที่ในการจำกัดกระแสที่จะไหลผ่านวงจรเรกูเลเตอร์ทั้งหมด และตัวต้านทานที่ปรับค่าได้  $R_p$  โดย  $R_p$  จะทำการปรับค่าของตัวเองอัตโนมัติ เพื่อให้ได้แรงดันที่เอาต์พุตตามต้องการ สมการของแรงดันเอาต์พุตเป็นดังนี้

$$V_o = V_{in} - R_s (I_o + I_p)$$


ตัวอย่างของวงจรประเภทนี้ ก็ได้แก่ วงจรเรกูเลเตอร์ที่ใช้ตัวต้านทาน ต่อกับซีเนอร์ไดโอด โดย  $R_p$  ในที่นี้ก็คือ ซีเนอร์ไดโอด นั่นเอง



รูปที่ 2.9 แผนผังการทำงานของเรกูเลเตอร์แบบขนาน

### 2.5.2.2 เรกูเลเตอร์แบบสวิตชิง


หลักการทำงานของวงจรเรกูเลเตอร์แบบสวิตชิง ( SWITCHING REGULATOR ) แสดงดังรูปที่ 2.10 โดยใช้ทรานซิสเตอร์ซึ่งทำงานในลักษณะอิมิตัว เป็นตัวเปิดปิดให้กระแสไหลผ่านไปยังโหลด โดยก่อนผ่านไปยังโหลดจะมีฟิวดอร์กรองกระแสให้เรียบขึ้น ช่วงเวลาในการตัดสัญญาณแรงดันมาใช้จะขึ้นอยู่กับขนาดของโหลด ซึ่งลักษณะการทำงานแบบนี้เอง ที่ทำให้แรงดันตกคร่อมคงที่อยู่เสมอ



รูปที่ 2.10 แผนผังการทำงานของเรกูเลเตอร์แบบสวิตชิง

### 2.5.2.3 เรกูเลเตอร์แบบผ่านอนุกรม

หลักการทำงานของวงจรเรกูเลเตอร์แบบผ่านอนุกรม ( SERIES PASS REGULATOR ) แสดงในรูปที่ 2.11 โดยมีการจ่ายแรงดันที่ยังไม่ได้มีการแปลงให้เรียบและคงที่ไปยัง  $R_p$  โดย  $R_p$  สามารถปรับค่าความต้านทานของมันได้เอง ซึ่งทำให้เกิดแรงดันตกคร่อมตัวมันเองค่าหนึ่ง แรงดันเอาท์พุทก็จะเท่ากับแรงดันอินพุทลบด้วยแรงดันตกคร่อมในเรกูเลเตอร์ ซึ่งผลของการเปลี่ยนแปลงปรับค่า  $R_p$  ที่ถูกต้องก็จะทำให้ได้แรงดันเอาท์พุทตามที่ต้องการ



รูปที่ 2.11 แผนผังการทำงานของเรกูเลเตอร์แบบผ่านอนุกรม


## 2.6 วงจรโมโนสเตเบิลมัลติไวเบเรเตอร์ ( MONOSTABLE MULTIVIBRATOR )

เรียกสั้นๆ ว่า โมโนสเตเบิล เป็นไวเบเรเตอร์อีกแบบหนึ่งที่นิยมใช้กันอย่างแพร่หลาย แบบนี้จะไม่กำเนิดพัลส์ต่อเนื่องออกมา แต่จะให้พัลส์ออกมาลูกเดียว เมื่อมีสัญญาณเข้ากระตุ้น ที่เรียกว่า สัญญาณทริก ( TRIGGERING PULSE ) ส่วนการกระตุ้นที่เรียกว่า การทริกหรือทริกเกอร์ ( TRIGGERING ) ลักษณะพิเศษของวงจรโมโนสเตเบิลคือ มันจะมีการเปลี่ยนสถานะไปชั่วขณะหนึ่ง ( ให้เอาท์พุท ) หลังจากที่เกิดการทริกขึ้น และจะเปลี่ยนสถานะเข้าสู่สภาวะเสถียรเดิม โดยเราสามารถควบคุมคาบเวลาในการกลับคืนสู่สถานะเดิมของวงจรได้โดยการเลือกค่า R และ C ที่เหมาะสม (ดังจะกล่าวต่อไป) ดังนั้นจึงอาจจะเรียกชื่อวงจรนี้ใหม่ได้ว่า วงจรวันช็อต ( ONE SHOT ) , ซิงเกิลไซเคิล ( SINGLE CYCLE ) หรือยูนิไวเบเรเตอร์ ลักษณะรูปแรงแต้นเอาท์พุทที่วงจรสร้างขึ้นจะเป็นพัลส์รูปสี่เหลี่ยม ซึ่งทำให้เป็นที่นิยมมากในการใช้เป็นตัวไทม์เมอร์ (วงจรตั้งเวลา) ในวงจรควบคุมระบบดิจิทัล

### 2.6.1 การทำงาน

วงจรไทม์เมอร์ดังรูปข้างต้นจะประกอบด้วยส่วนต่างๆ 4 ส่วน คือ

1. ไทม์มิงรีจิสเตอร์ ( TIMING REGISTER :  $R_t$  )
2. ไทม์มิงคาปาซิเตอร์ ( TIMING CAPACITER :  $C_t$  )
3. สวิตช์ ( SWITCH )
4. เทอร์สโวลต์หรือวงจรถองโทรล ( TRESHOLD OR CONTROL LOGIC )



รูปที่ 2.11 แผนภาพของวงจรโมโนสเตเบิล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ลักษณะการทำงานแบ่งออกได้เป็น 2 ขั้นตอนคือ


1. เมื่อยังไม่มีสัญญาณทริก ( UNTRIGGERED OR QUIESCENT CONDITION )

เมื่อไทม์เมอร์เอาต์พุต ( TIMER OUTPUT ) มีค่าเป็นสถานะต่ำ จะทำให้สวิตช์ติด ทำให้ตัวไทม์เมอร์คาปาซิเตอร์ถูกช้อตลงกราวด์ ดังนั้นตัวไทม์เมอร์คาปาซิเตอร์นี้จะไม่มีผลต่อวงจรแต่อย่างใด ในลักษณะเช่นนี้เราถือว่า การทำงานของไทม์เมอร์อยู่ในสถานะเสถียร ( STABLE STATE )

2. เมื่อมีการทริกเอาสัญญาณพัลส์เข้ามา ( TRIG PULSE )

วงจรเทรสโพลด์จะทำหน้าที่เปิดสวิตช์ ซึ่งการเปิดสวิตช์นี้จะทำให้ค่าไทม์เมอร์เอาต์พุตมีสถานะสูง ซึ่งในช่วงนี้เราเรียกว่า ไทม์เมอร์ทำงานอยู่ในสภาวะที่ไม่เสถียร

เมื่อสวิตช์เปิด จะทำให้ไทม์เมอร์คาปาซิเตอร์ทำการเริ่มชาร์จประจุ โดยผ่านเข้ามาทางตัวไทม์เมอร์รีซิสเตอร์ ซึ่งจะทำให้ค่าความต่างศักย์ที่ตกคร่อมไทม์เมอร์คาปาซิเตอร์มีค่าเพิ่มมากขึ้น เราจะกำหนดค่าความต่างศักย์ที่ตกคร่อมไทม์เมอร์คาปาซิเตอร์นี้คือ  $V_{tc}$  ซึ่งจะมีค่าไม่คงที่คือเพิ่มขึ้นเรื่อยๆ โดยการเพิ่มขึ้นของค่า  $V_{tc}$  จะเป็นดังรูปข้างล่าง



2.13 แสดงลักษณะสัญญาณทริก ,  $V_{tc}$  และเอาต์พุต

ค่า  $V_{tc}$  จะเพิ่มขึ้นจนกระทั่งมีค่าเท่ากับเทรสโพลด์โวลต์เตจ (  $V_{th}$  ) ที่ถูกตั้งค่าเอาไว้ในส่วน  
ของวงจรควบคุม ซึ่งการทำงานของวงจรควบคุมนี้จะเสมือนวงจรเปรียบเทียบ ( COMPARATOR )  
ตัวหนึ่งคือเมื่อมีค่าโวลต์เตจคร่อมไทม์เมอร์คาปาซิเตอร์และเทรสโพลด์โวลต์เตจเท่ากันแล้วก็จะให้

เอกสารนี้เป็นเอกสารลิขสิทธิ์ของสำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง


ไทม์เมอร์ทำงานในสถานะที่ไม่เสถียรจะได้ค่าของคาบเวลาออกมา ซึ่งค่าคาบเวลานี้จะขึ้นอยู่กับค่าไทม์มิ่งรีซิสแตนซ์และไทม์มิ่งคาปาซิแตนซ์ , ค่าความต่างศักย์เริ่มต้นที่ตกคร่อมไทม์เมอร์คาปาซิเตอร์ , ค่าความต่างศักย์เมื่อตอนชาร์จประจุและค่าเทรลไฮลด์โวลต์เตจ

โดยคาบเวลาเท่ากับ

$$T = R_t C_t \ln[(V_c - V_i)/(V_c - V_{th})]$$

เมื่อ  $V_i = 0$  ( ตอนเริ่มต้น ความต่างศักย์ตกคร่อมไทม์เมอร์คาปาซิเตอร์มีค่าเท่ากับ 0 โวลต์ )  
 และ  $V_c = V_t$  (  $V_t$  คือไฟที่เข้ามาจากเครื่องจ่ายไฟตรง )  
 จะได้ว่า .

$$T = R_t C_t \ln(V_t / V_t - V_{th} )$$



รูปที่ 2.14 แสดงการต่อวงจรของอุปกรณ์ในวงจรโมโนสเตเบิล

จากรูปข้างต้นคือการขยายส่วนการทำงานของวงจรถอบคุมให้เห็นได้ชัดเจนขึ้น จากรูปจะใช้ทรานซิสเตอร์  $Q_1$  ทำหน้าที่เป็นสวิตช์ปิดเปิด ( จะกล่าวถึงการใช้ทรานซิสเตอร์เป็นสวิตช์ต่อไป ) โดย  $Q_1$  จะทำหน้าที่ในการช็อตโทมเมอร์คาปาซิเตอร์ เมื่อวงจรถอบคุมอยู่ในสถานะเสถียรให้โทมเมอร์เอาท์พุทเท่ากับสถานะต่ำและจะทำหน้าที่เปิดวงจรถอบคุมให้โทมเมอร์คาปาซิเตอร์เกิดการชาร์จประจุซึ่งทำให้เกิดคาบเวลาในช่วงให้โทมเมอร์เอาท์พุทเท่ากับสถานะสูงในสถานะที่ไม่เสถียรออกมา

ในช่วงนี้เราจะใช้ฟลิปฟลอปเป็นตัวควบคุมในการปิดเปิดสวิตช์ ( โดยใช้ทรานซิสเตอร์  $Q_1$  ) โดยให้

$Q_1 = \text{ON}$  เมื่อโทมเมอร์เอาท์พุทมีสถานะต่ำ

$Q_2 = \text{OFF}$  เมื่อโทมเมอร์เอาท์พุทมีสถานะสูง

โดยมีวงจรถอบคุมเปรียบเทียบในการเปรียบเทียบค่าเทรสโวลต์โวลต์เดียวกับ  $V_{cc}$  และมีวงจรถอบคุมแบ่งค่าความต่างศักย์ซึ่งก็คือ  $R_1$  และ  $R_2$  เป็นตัวแปรค่าในการเลือกค่าเทรสโวลต์โวลต์เดี่ยวที่ต้องการ เช่น ถ้าต้องการให้  $V_{th}$  เท่ากับ  $2/3$  เท่าของ  $V_i$  แล้วจะได้ว่าต้องเลือกให้  $R_2 = 2R_1$  หรือถ้าต้องการให้  $V_{th}$  เท่ากับ  $1/2$  เท่าของ  $V_i$  แล้วก็ต้องเลือกใช้  $R_2 = R_1$  เป็นต้น โดยที่ยิ่งเทรสโวลต์โวลต์เดี่ยวมีค่ามากขึ้นเราก็จะต้องได้คาบเวลามีค่ามากขึ้นด้วยในอัตราส่วนของ  $R_1 C_1 \ln(V_i / V_i - V_{th})$  นั่นคือถึงแม้คาบเวลาจะมีค่าเพิ่มขึ้นแต่จะไม่เป็นเส้นตรง

ในที่นี้ หากกำหนดให้

$$V_{th} = 2/3 \cdot V_i \text{ (เลือกค่า } R_2 = 2R_1 \text{)}$$

จะได้คาบเวลา

$$\begin{aligned} T &= R_1 C_1 \ln[V_i / (V_i - 2/3 V_i)] \\ &= R_1 C_1 \ln[1/(1-2/3)] \\ &= R_1 C_1 \ln 3 \\ &= 1.1 R_1 C_1 \end{aligned}$$


โดยค่า  $T = 1.1 R_1 C_1$  จะเป็นคาบเวลาในการให้โทมเมอร์เอาท์พุทมีสถานะสูง สำหรับวงจรถอบคุมโมโนสเตเบิลที่มีเทรสโวลต์โวลต์เดี่ยวมีค่าเป็น  $2/3$  เท่าของ ชาร์จโวลต์เดี่ยว

## 2.6.2 วงจรถอบคุมโทมเมอร์ ( DUAL TIMER ) เบอร์ 556


เนื่องจากไอซีเบอร์ 556 จะประกอบด้วยไอซีเบอร์ 555 อยู่สองวงจรถอบคุม ดังนั้นจึงขออธิบายไอซีเบอร์ 556 ด้วยวงจรถอบคุมของไอซี 555

จากรูป 2.15 แสดงแนวคิดพื้นฐานการทำงานของ 555 โทมเมอร์ โดยจากวงจรถอบคุมนี้จะอธิบายการทำงานของวงจรถอบคุมได้ดังนี้คือ ในขั้นแรกเรากำหนดให้เอาท์พุท  $Q$  มีสถานะสูง ( $V_{cc}$ ) ทำให้ทรานซิสเตอร์อิมิต

ดังนั้นตัวเก็บประจุ ก็จะถูกชื้อตกลงกราวนด์ ค่าของโวลต์เดจที่ตัวเก็บประจุจะเป็น 0 โวลต์เนื่องจากตัวเก็บประจุไม่สามารถถูกชาร์จได้ เราจะนิยามค่าโวลต์เดจที่ขาอินอินเวอร์ตติ้งอินพุทของออปแอมป์ว่าค่าเทรลไฮลด์โวลต์เดจ และในทำนองเดียวกัน ค่าโวลต์เดจที่ขาอินเวอร์ตติ้งอินพุท เราจะนิยามว่าค่าคอนโทรลโวลต์เดจเราก็สามารถกล่าวได้ว่าเมื่อ RS ฟลิปฟลอป ถูกเซต ทราจิสเตอร์จะอิมิตัว ซึ่งจะทำให้ค่าเทรลไฮลด์โวลต์เดจ มีค่า 0 โวลต์ ค่าของคอนโทรลโวลต์เดจ ซึ่งมีค่า 10 โวลต์ จากการแบ่งแรงดัน ก็จะทำให้เอาท์พุทของออปแอมป์มีค่าเป็น 0 โวลต์ ถ้าเราป้อนลอจิกสูงเข้าที่ขา R คือรีเซต RS ฟลิปฟลอป ซึ่งเอาท์พุท Q จะมีสถานะต่ำและทราจิสเตอร์ก็จะคัทออฟ ตัวเก็บประจุ C ก็จะถูกชาร์จผ่านตัวต้านทาน R ค่าเทรลไฮลด์โวลต์เดจก็จะเพิ่มขึ้น เมื่อเพิ่มขึ้นจนมากกว่าค่าของคอนโทรลโวลต์เดจนิดหน่อย เอาท์พุทของออปแอมป์ก็จะมีสถานะสูง ( 15 V ) ซึ่งทำให้ RS ฟลิปฟลอปถูกเซต เอาท์พุทก็จะมีสถานะสูง ทราจิสเตอร์จะอิมิตัว ตัวเก็บประจุจะถูกดิสชาร์จผ่านทราจิสเตอร์นั่นเอง



รูปที่ 2.15 การทำงานพื้นฐานของ 555 ไทม์เมอร์




รูปที่ 2.16 แสดงค่าเทรลไฮลด์โวลต์เดจที่เพิ่มขึ้นอย่างเอกซโปเนนเชียล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า -  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูป 2.16 จะเห็นว่าค่าเทรชโฮลด์โวลต์เดจเพิ่มขึ้นอย่างเอกซิโปเนนเชียล นั่นก็เพราะการชาร์จประจุนั่นเอง ในขณะที่เดียวกันเราจะได้พัลส์ลูกหนึ่งออกมาที่เอาต์พุต Q ด้วย


ไอซี 555 ไทม์เมอร์เป็นไอซี 8 ขา นำไปต่อกับอุปกรณ์อื่นเพื่อให้ไอซีทำงานแบบต่างๆ จากรูปที่ 2.17 แสดงวงจรภายในของไอซี 555 จะเห็นได้ว่าวงจรในส่วนของออปแอมป์ตัวบนจะเหมือนกับวงจรที่ได้กล่าวไปข้างต้นแล้ว โดยสัญญาณเทรชโฮลด์จะเป็นขา 6 ของไอซี และสัญญาณคอนโทรลเป็นขาที่ 5 ซึ่งโดยทั่วไปขาคอนโทรลมักไม่ได้ใช้ ดังนั้นค่าคอนโทรลโวลต์เดจจึงเท่ากับ  $+2V_{CC}/3$  ซึ่งได้จากการแบ่งแรงดันของตัวต้านทาน  $5\text{ k}\Omega$  3 ตัว ขาคอลเลคเตอร์ของทรานซิสเตอร์ที่จะใช้สำหรับดีสชาร์จตัวเก็บประจุก็จะเป็นขา 7 ของไอซี สัญญาณที่ได้จากขา Q ของ RS ฟลิปฟลอปคือขา 3 และมีเพิ่มขึ้นมาคือสัญญาณรีเซตซึ่งเป็นขา 4 ที่ขา รีเซตนี้เมื่อถูกต่อกับกราวนด์แล้ว ไอซี 555 จะไม่ทำงาน ซึ่งจะเหมือนกับสวิตช์ปิด-เปิดการทำงานนั่นเอง คุณสมบัติข้อนี้จะมีประโยชน์ในการใช้งานบางอย่างเท่านั้น แต่ส่วนใหญ่แล้วเรามักไม่ได้ใช้ ดังนั้นเมื่อเราไม่ต้องการให้ไอซีหยุดการทำงาน เราจะต่อขา 4 ของไอซีกับ  $V_{CC}$  และในส่วนออปแอมป์ตัวล่างนั้นขาอินเวอร์ตตั้งอินพุตของออปแอมป์เรียกว่า ทริกเกอร์ (ขา 2 ของไอซี) เพราะขาอินเวอร์ตตั้งอินพุตของออปแอมป์มีค่าโวลต์เดจที่เกิดจากตัวต้านทานแบ่งแรงดันจะทำให้มีค่าคงที่คือ  $V_{CC}/3$

ดังนั้นเมื่อสัญญาณทริกเกอร์มีค่าน้อยกว่า  $+V_{CC}/3$  เอาต์พุตของออปแอมป์ก็จะมีค่าเป็น  $+V_{CC}$  (สถานะสูง) ซึ่งก็จะรีเซต RS ฟลิปฟลอป ทำให้ได้สัญญาณเอาต์พุตออกมา และสุดท้ายขา 1 ก็จะเป็นกราวนด์และขา 8 ก็จะเป็นไฟเลี้ยง ( $+V_{CC}$ ) ค่าของ  $+V_{CC}$  นี้ก็จะใช้ได้อยู่ในช่วงตั้งแต่ 4.5-16 โวลต์



รูปที่ 2.17 แสดงวงจรภายในของไอซี 555

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.18 การทำงานของไอซี 555 ในแบบโมโนสเตเบิล

จากวงจรในรูปที่ 2.18 จะเป็นการตัดต่อไอซี 555 ไทม์เมอร์เพื่อให้งานในแบบของโมโนสเตเบิล (วันช็อต) เอาท์พุทของวงจรก็จะได้เป็นพัลส์สี่เหลี่ยมที่มีค่าของความกว้างพัลส์คงที่ ในแต่ละครั้งที่เราป้อนสัญญาณทริกเกอร์พัลส์ให้ กับวงจรที่ขา 2 ของไอซี เมื่อค่าโวลต์เดจของสัญญาณทริกเกอร์มีค่าลดลงจนน้อยกว่า  $+V_{cc}/3$  ออปแอมป์ตัวล่างก็จะมีเอาท์พุทออกมาเป็นสถานะสูง ซึ่งก็จะรีเซ็ต RS ฟลิปฟลอป ทรานซิสเตอร์ก็จะคัทออฟและตัวเก็บประจุก็จะถูกชาร์จ เมื่อค่าเทรสโวลต์เดจมีค่าเพิ่มขึ้นจนมากกว่า  $+2V_{cc}/3$  แล้วออปแอมป์ตัวบนก็จะมีเอาท์พุทออกมาเป็นสถานะสูง ซึ่งก็จะเซต RS ฟลิปฟลอป ในขณะที่เอาท์พุท Q เปลี่ยนสถานะจากต่ำเป็นสูง ก็จะทำให้ทรานซิสเตอร์ทำงาน ก็จะทำให้ตัวเก็บประจุ C ถูกดีสชาร์จอย่างรวดเร็วผ่านทรานซิสเตอร์นั่นเอง สัญญาณทริกเกอร์ก็จะเป็นสัญญาณพัลส์ที่แคบๆ มีลักษณะดังรูปที่ 2.19 และสัญญาณเอาท์พุทก็จะได้ดังรูป ซึ่งจะเป็นสัญญาณพัลส์สี่เหลี่ยม ตัวเก็บประจุซึ่งจะถูกชาร์จผ่านตัวต้านทาน R ถ้าค่า RC ไทม์คอนสแตนท์ ( RC TIME CONSTANT ) มีค่ามากก็จะใช้เวลานานมาก ในการที่จะชาร์จตัวเก็บประจุให้มีโวลต์เดจถึงค่า  $+2V_{cc}/3$  หรืออาจกล่าวได้ว่าค่า RC ไทม์คอนสแตนท์นี้ จะมีผลในการกำหนดค่าความกว้างของพัลส์สัญญาณเอาท์พุทจากการแก้มการเอกซ์โปเนนเชียล เราจะสามารถหาความสัมพันธ์ของค่าความกว้างพัลส์ได้คือ


$$W=1.1RC$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านกาค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.19 แสดงสัญญาณทริกเกอร์

โดยทั่วไปแล้วการเขียนวงจร เรามักจะไม่แสดงออปแอมป์, ฟลิปฟลอป และอุปกรณ์ต่างๆที่อยู่ในตัวไอซี แต่เราจะเขียนวงจรงบรูปที่ 2.20 เป็นวงจรโมโนสเตเบิลที่ใช้ 555 โดยเราจะเขียนเฉพาะตัวไอซีและอุปกรณ์ภายนอกเท่านั้น และที่ขา 5 ของไอซี 555 เรามักจะต่อตัวเก็บประจุค่าน้อยๆลงกราวนด์เพื่อเป็นการลดสัญญาณรบกวน ( NOISE ) ให้สัญญาณคอนโทรลโวลต์เตจ เพื่อความกว้างพัลส์ที่แน่นอน



รูปที่ 2.20 วงจรโมโนสเตเบิลที่ใช้ 555


## 2.7 วงจรทวีแรงดัน ( VOLTAGE MULTIPLIER CIRCUIT )

วงจรทวีแรงดันเป็นวงจรเรียงกระแสแบบที่สามารถสร้างแรงดันกระแสตรงทางด้านออกให้มีค่าเป็นจำนวนพหุคูณโดยประมาณ คือเป็นราว 2 เท่า 3 เท่า 4 เท่า ของค่ายอดของแรงดันกระแสสลับทางด้านเข้า ในวงจรเหล่านี้ไดโอดที่ใช้จะทำหน้าที่คล้ายสวิตช์ปิดเปิดวงจรที่ทำงานตามขั้นตอนที่เหมาะสมอย่างหนึ่ง

วงจรเพิ่มแรงดันเป็นสองเท่า ( VOLTAGE DOUBLER ) รูปที่ 2.21 (ก) และรูปที่ 2.22 (ก) แสดงวงจรเพิ่มแรงดันเป็นสองเท่าแบบครึ่งคลื่นและแบบเต็มคลื่นตามลำดับ การทำงานของวงจรแบบแรกในขณะที่ยอดแรงดันเข้า  $v$  เป็นคลื่นรูปไซน์ ดังในรูปที่ 2.21 (ง) เป็นดังนี้ คือในช่วงเวลา (1) ซึ่ง  $v$  เพิ่มขึ้นจากศูนย์ถึงค่าบวกสูงสุดนั้น ไดโอด  $D_1$  จะถูกไบแอสเดิหน้า ส่วนไดโอด  $D_2$  ถูกไบแอสกลับทางทำให้เราสามารถแทน  $D_1$  ด้วยสวิตช์ปิดวงจร และแทน  $D_2$  ได้ด้วยสวิตช์เปิดวงจร ดังในรูปที่ 2.21 (ข) ในช่วงเวลานี้ตัวเก็บประจุ  $C_1$  จะถูกอัดประจุจนกระทั่งแรงดัน  $V_{C1}$  คร่อมตัวมันเพิ่มขึ้นถึงค่าสูงสุด  $V_M$  ของแรงดันเข้า ส่วนตัวเก็บประจุ  $C_2$  จะยังไม่ถูกอัดประจุทำให้แรงดัน  $V_{C2}$  ซึ่งเป็นแรงดันออกยังคงเป็นศูนย์อยู่ ต่อมาในช่วงเวลา(2) เมื่อแรงดันเข้าลดลงจากค่าบวกสูงสุดไปยังค่าลบสูงสุด ไดโอด  $D_1$  จะถูกไบแอสกลับทาง ส่วนไดโอด  $D_2$  จะถูกไบแอสเดิหน้า ทำให้เราเขียนวงจรได้ใหม่ดังในรูปที่ 2.21 (ค) ในช่วงเวลานี้ตัวเก็บประจุ  $C_1$  จะมีแรงดันตกคร่อมเป็น  $V_{C1} = V_M$  ซึ่งคงตัวและมีทิศทางเสริมกับแรงดันจากแหล่งจ่าย  $V$  ในการอัดประจุให้แก่  $C_2$  จนแรงดัน  $V_{C2}$  มีค่าเป็น  $-2V_M$  หลังจากช่วงเวลานี้แล้วไดโอดทั้งสองตัวจะมีไบแอสกลับทาง และเป็นเสมือนสวิตช์ที่เปิดวงจรอยู่ตลอดเวลา ทำให้แรงดันออก  $V_{C2}$  มีค่าเป็น  $-2V_M$  คงตัว แต่เมื่อไรที่แรงดัน  $V_{C1}$  มีค่าลดลงต่ำกว่า  $V_M$  หรือแรงดัน  $V_{C2}$  มีขนาดเล็กกว่า  $2V_M$  เมื่อนั้นไดโอด  $D_1$  หรือ  $D_2$  จะเริ่มมีไบแอสเดิหน้าและนำกระแสอัดประจุให้แก่  $C_1$  หรือ  $C_2$  เพื่อให้แรงดันกลับเป็น  $V_{C1} = V_M$  และ  $V_{C2} = -2V_M$  ตามเดิม

แรงดันต่างๆที่เกี่ยวข้องกับวงจรในรูปที่ 2.21(ก) คือ  $V, V_{C1}, V_{D1}$  (คร่อมไดโอด  $D_1$ ) และ  $V_{C2}$  จะมีรูปคลื่นดังที่แสดงไว้ในรูปที่ 2.21(ง), (จ), (ฉ), (ช) ตามลำดับ

สำหรับวงจรตามรูปที่ 2.22 (ก) นั้นมีการทำงานเป็นดังนี้ คือในช่วงเวลา (1) ซึ่งแรงดันเข้า  $V$  เพิ่มขึ้นจากศูนย์ถึงค่าบวกสูงสุดนั้น ไดโอด  $D_1$  จะนำกระแสและอัดประจุให้แก่ตัวเก็บประจุ  $C_1$  มีค่าเท่ากับค่าสูงสุด  $V_M$  ของแรงดันเข้า  $V$  ส่วนไดโอด  $D_2$  จะยังไม่นำกระแส ทำให้  $C_2$  จะยังไม่นำกระแส ทำให้  $C_2$  ไม่ถูกอัดประจุและ  $V_{C2} = 0$  ในช่วงเวลา (2) ซึ่งเป็นช่วงที่แรงดันเข้าลดลงจากค่าบวกสูงสุดไปสู่ค่าศูนย์ ไดโอด  $D_1$  และ  $D_2$  ทั้งคู่จะไม่นำกระแส ทำให้แรงดัน  $V_{C1}$  คงอยู่ที่  $V_M$  และ  $V_{C2}$  คงอยู่ที่ค่าศูนย์ ต่อมาในช่วงเวลาที่แรงดันเข้าลดลงจากศูนย์ไปสู่ค่าลบสูงสุด ไดโอด  $D_1$  จะไม่นำกระแสอยู่ตามเดิม เช่นเดียวกับในช่วงเวลา (2) ส่วนไดโอด  $D_2$  เริ่มนำกระแสและอัดประจุให้แก่  $C_2$  จน  $V_{C2} = 2V_M$  เมื่อสิ้นสุดช่วงเวลา (3) แล้ว แรงดัน  $V_0 = V_{C1} + V_{C2}$  จึงมีค่าเป็น  $2V_M$  หลังจากนั้นแล้วไดโอด  $D_1$  และ  $D_2$  จะไม่นำกระแสอีก ยกเว้นเมื่อ  $V_{C1} < V_M$  หรือ  $V_{C2} < V_M$  เท่านั้น



รูปที่ 2.21 วงจรเพิ่มแรงดันเป็นสองเท่าแบบครึ่งคลื่น

( ก ) แผนภาพวงจรตามปกติ


( ข ) แผนภาพที่ใช้อธิบายการทำงานในช่วงเวลาที่แรงดันเข้าเพิ่มขึ้นจากศูนย์ถึงค่าบวกสูงสุด

( ค ) แผนภาพที่ใช้อธิบายการทำงานในช่วงที่แรงดันเข้าลดลงจากค่าบวกสูงสุดถึงค่าลบสูงสุด

( ช ) รูปคลื่นของแรงดันต่างๆ ที่เกี่ยวข้อง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปคลื่นของแรงดันต่างๆที่เกี่ยวข้องกับวงจรในรูปที่ 2.22 (ก) คือ  $V$ ,  $V_{C1}$ ,  $V_{C2}$  และ  $V_o$  จะเป็นดังที่แสดงไว้ในรูปที่ 2.22(ข) ,(ค) ,(ง) และ (จ) ตามลำดับ



รูปที่ 2.22 วงจรเพิ่มแรงดันเป็นสองเท่า

(ก) แผนภาพวงจร

(ข)-(จ) รูปคลื่นแรงดันต่างๆที่เกี่ยวข้อง


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### บทที่ 3

#### การคำนวณและการสร้าง


##### 3.1 การทำงานของวงจร

ความถี่ของคลื่นเลเตอร์ ถูกสร้างขึ้นจากแผ่นวงจรพิมพ์ของออสซิลเลเตอร์และพลังงานของความถี่ออสซิลเลเตอร์นั้น จะถูกส่งไปยังแผ่นดีเทคเตอร์ โดยการเชื่อมต่อดวงจรทั้งสองจุดบนถูกต่อเข้ากับกราวด์ ( GROUND ) และจุดล่างถูกต่อตรงเข้ากับสายอากาศ จุดกึ่งกลางของรูปลายอากาศต่อผ่านดีเทคเตอร์และไดโอด D1, ไปยัง C1 ถ้าพลังงานที่ส่งออกไปมีค่าเท่ากับ  $P_t$  และพลังงานที่สะท้อนจากวัตถุที่อยู่ใกล้กลับเข้าสู่สายอากาศมีค่าเท่ากับ  $P_r$  แล้วพลังงานที่ถูกส่งไปยังดีเทคเตอร์จะเป็นผลรวมของ  $P_t + P_r$  ซึ่งความถี่เท่าเดิมแต่เฟสจะเปลี่ยนไป ดังนั้นจะเกิดระดับ D.C. ที่คงที่ตกคร่อม C1 ถ้าวัตถุเป้าหมายเคลื่อนที่เข้ามาบริเวณพื้นที่ที่ครอบคลุมอยู่ เวกเตอร์ที่เพิ่มขึ้นของ  $P_r$  จะถูกส่งเข้ามาที่ดีเทคเตอร์เนื่องจากการชิฟความถี่แบบดอปเปลอร์ ( DOPPLER ) การชิฟนี้ทำให้เกิดระดับ D.C. บน C1 เปลี่ยนแปลงที่ความถี่ที่เท่ากับผลต่างระหว่างสัญญาณที่ส่งออกไปกับสัญญาณที่สะท้อนกลับเข้ามา สำหรับวัตถุขนาดเท่ากับคนที่เคลื่อนที่ด้วยความเร็ว 1 ไมล์ต่อชั่วโมง (1.5 ฟุตต่อวินาที) มีค่าเท่ากับ 1 รอบต่อวินาที ดังนั้นภายใต้สภาวะเสถียร ( STEADY - STATE ) ระดับ D.C. ที่ดีเทคได้จะไม่ผ่านเข้าไปสู่อะมพลิไฟเออร์แบบเอ-ซีควบคุม แต่สัญญาณคอปเปลอร์ 1 Hz จะผ่านเข้าไป



รูปที่ 3.1 บล็อกไดอะแกรมของวงจรรวม

### 3.2 วงจรกำเนิดความถี่แบบยูเอชเอฟ ( UHF OSCILLATOR )




รูปที่ 3.2 วงจรออสซิลเลเตอร์ดีเทคเตอร์

ความถี่วิกฤติ ( CRITICAL FREQUENCY ) ถูกสร้างจากส่วนประกอบของเครื่องกำเนิดความถี่ยูเอชเอฟ ซึ่งสร้างขึ้นด้วยลายวงจรพิมพ์ วงจรออสซิลเลเตอร์จะประกอบด้วยทรานซิสเตอร์ 2N3904 ซึ่งจะแกว่ง ( OSCILLATE ) อย่างดีที่ความถี่ทำงาน ส่วนประกอบที่เหลือจะเป็นการป้อนกลับ ( FEEDBACK ) และตัวเก็บประจุแบบดีคัปปลิง ( DECOUPLING ) และตัวต้านทานแบบไบอัส ( BIAS )

สัญญาณที่ความถี่ออสซิลเลต จะถูกส่งออกไปยังสายอากาศโดยการดีคัปปลิงผ่าน L1 และ L2 และสัญญาณที่รับกลับมาจะถูกดีเทคโดยวงจรดีเทคเตอร์ที่ใช้ไอศ

### 3.3 แหล่งจ่ายไฟ ( POWER SUPPLY )



รูปที่ 3.3 วงจรแหล่งจ่ายไฟ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หม้อแปลงแบบทอรอยด์ถูกนำมาใช้เพื่อแปลงให้เป็นโวลต์เตจแรงดันต่ำจากแหล่งจ่ายไฟหลัก ปลั๊กที่ต่อเข้าแหล่งจ่ายไฟหลักควรจะมีไฟฟส์ 3 แอมป์เอาไว้ ไฟฟส์ตัวนี้เป็นไฟฟส์ตัวเดียวทางด้านปฐมภูมิของหม้อแปลง ขดลวดทุติยภูมิแบบเซ็นเตอร์แทปเป็นวงจรฟูลเวฟเรกติไฟเออร์ ( FULL - WAVE RECTIFIER ) โดย D1 และ D2 และสัญญาณจะถูกปรับให้เรียบโดย C1 - R1 เป็นตัวต้านทานที่ถูกชาร์จเล็กน้อยเพื่อทำให้แบตเตอรี่สำรองภายนอกถูกชาร์จ ในกรณีที่แหล่งจ่ายไฟภายนอกขัดข้อง แบตเตอรี่จะจ่ายไฟให้กับวงจร โดยผ่าน D3 IC1 จะจ่ายไฟ 12 โวลต์ และ IC2 จ่ายไฟ 9 โวลต์ (ปรับค่าได้โดย VR1) นำไฟ 9 โวลต์ไปจ่ายให้กับวงจรขยายสัญญาณ วงจรออสซิลเลเตอร์และดีเทคเตอร์

ออสซิลเลเตอร์ถูกจ่ายไฟโดยผ่านทาง R105 และ VR1 จะถูกปรับเพื่อจะให้ได้โวลต์เตจที่รอยต่อของ R105 และ D107 เป็น 8 โวลต์ ที่โวลต์เตจระดับนี้ D107 จะไม่นำกระแส และ D108 ที่ขาคอลเลคเตอร์ของ TR3 จะดับ ถ้าเคเบิลสองแกนที่ต่อไปยังดีเทคเตอร์ขาด จะทำให้โวลต์เตจที่ D107 เพิ่มขึ้นเกิน 8.2 โวลต์ และ TR3 จะนำกระแสเพื่อแสดงถึงการหยุดทำงาน

### 3.4 สัญญาณ RF ( RF SIGNAL )

สัญญาณ RF ในขดลวดสายอากาศถูกดีเทคและกรอง เพื่อจะทำให้เกิดระดับโวลต์เตจ D.C ที่คงที่ที่อินพุทของวงจรขยายมีค่าประมาณ 1.5 โวลต์ วัตถุที่เคลื่อนไหวภายในพื้นที่ครอบคลุมของดีเทคเตอร์จะทำให้ระดับ D.C เปลี่ยนแปลงที่ความถี่ดอปเปลอร์ ออปแอมป์เบอร์ 741 สองตัวถูกต่อแบบนอน-อินเวอร์ติง ( NON - INVERTING ) ซึ่งการป้อนกลับที่เหมาะสมจะนำไปลดอัตราขยายเกิน 20 Hz

เอาท์พุทจาก IC102 ถูกควบคุม A.C. โดยผ่านทาง C110 ไปยังวงจรบีโมไดโอดซึ่งประกอบด้วย D103 , D104 และ C111 ตัวเก็บประจุที่มีการรั่วไหลต่ำจะถูกนำมาใช้ในวงจรขยายและควรเป็นชนิดแทนทาลัม วัตถุที่เคลื่อนที่ภายในพื้นที่ครอบคลุมของดีเทคเตอร์จะให้สัญญาณความถี่ต่ำ และถ้ามีการเคลื่อนไหวต่อไปอีก จะทำให้โวลต์เตจของ C111 ถูกบีบขึ้น โวลต์เตจนี้จะไปทำให้ทรานซิสเตอร์แบบดาร์ลิงตัน TR104 และ TR105 นำกระแส และ D109 จะสว่างขึ้น เพื่อแสดงให้รู้ว่าวัตถุเคลื่อนไหวอยู่ในบริเวณนี้ ในขณะที่ขาคอลเลคเตอร์ของ TR105 มีสถานะต่ำ ระดับสัญญาณจะปรากฏบน VU METER ด้านที่ติดอยู่กับกวาวนด์ของ VU METER เป็นที่รวมสัญญาณของดีเทคเตอร์ทุกตัว และถ้าทรานซิสเตอร์ตัวใดตัวหนึ่งมีสถานะต่ำ วงจรจับเวลา ( TIMER ) IC3a จะถูกทริกเกอร์ IC3a นี้เป็นวงจรหน่วงเวลาทางเข้าและระยะเวลาของการหน่วงขึ้นอยู่กับ VR2


เมื่อวงจรหน่วงเวลาทางเข้า IC3a ถูกทริกเกอร์ ขา 5 จะมีสถานะสูง ขอบขาขึ้นจะถูกแบ่งโดย C5 และ D4 โดยจะไม่ทำให้เกิดการเปลี่ยนแปลงที่ขา 8 ของ IC93b ที่จุดสิ้นสุดของการหน่วงเวลาทางเข้า ขา 5 จะมีสถานะต่ำ และขอบขาลงจะถูกแบ่งโดย C5 และ R3 พัลส์ผลลัพธ์จะไปทำให้ IC3b ทำงาน เมื่อ IC3b ถูกทริกเกอร์ ขา 9 ของ IC3b จะมีสถานะสูง และไปทำให้ TR3 และรีเลย์ทำงาน หน้าสัมผัสคู่หนึ่ง

ของรีเลย์จะไปต่อกับแหล่งจ่ายไฟ 12 โวลต์ เพื่อจะนำไปจ่ายให้กับวงจรกำเนิดเสียงรบกวน ซึ่งประกอบด้วย IC5a ,IC5b และ TR4 หน้าสัมผัสของรีเลย์ที่เหลือจะถูกต่อเข้าไปทางด้านหลังของกล่องควบคุมสำหรับนำไปสวิตซ์โหลดจากภายนอกเช่น รีเลย์แลชชิง ( LATCHING RELAY ) หรือคอนแทคเตอร์ที่ใช้ควบคุมไฟเกินหรือกระดิ่งไฟฟ้า วงจรเตือนภัย IC3b ถูกควบคุมโดย VR3 ที่ส่วนหน้า

IC4a เป็นวงจรหน่วงเวลาขาออก ซึ่งคาบเวลาการหน่วงถูกควบคุมโดย VR2b ( VR2 เป็นโพเทนติโอมิเตอร์สองด้าน ) เพื่อให้แน่ใจว่า คาบเวลาการหน่วงขาออกอย่างน้อยต้องเท่ากับคาบเวลาการหน่วงขาเข้า เพื่อป้องกันการทรiggerของวงจรเตือนภัย ( ALARM ) ระหว่างคาบเวลาการหน่วงขาออก

สวิตซ์ส่วนเดียวที่อยู่ส่วนหน้าคือสวิตซ์เตือนภัยเปิด - ปิด ( ALARM ON - OFF ) เมื่ออะลาร์มต่ออยู่ที่ตำแหน่ง OFF ขา 6 จะถูกต่อกับกราวด์ ทำให้เอาท์พุทขา 5 เป็น 1 ( HIGH ) แล้วไปทำให้ TR2 นำกระแส และขาคอลเลคเตอร์จะเป็น 0 ขาคอลเลคเตอร์ถูกต่อเข้าที่รีเซตขา 4 และ 10 ของ IC3a และ IC3b เพื่อป้องกันไม่ให้วงจรหน่วงเวลาขาเข้าและวงจรเตือนภัยระหว่างคาบเวลาขาออก สัญญาณเตือนภัยจากขา 9 ของ IC3a จะไปขับทรานซิสเตอร์ TR1 แบบอิมิตเตอร์ฟอลโลเวอร์ให้ทำงาน ขาอิมิตเตอร์ของ TR1 ถูกต่อเข้าที่ขา 10 ของ IC4b ซึ่ง IC4b ถูกต่อแบบวงจรสร้างสัญญาณอะสเตเบิล ( ASTABLE ) ซึ่งเอาท์พุทของวงจรจะไปกระตุ้นให้เพียโซ บลิปเปิลอร์ (Piezo Peeper) ที่อยู่ภายในทำงาน เพื่อทำให้เกิดเสียง ซึ่งแสดงว่าวงจรเตือนภัยได้ถูกทรiggerแล้ว





รูปที่ 3.5 วงจรไทม์มิ่งและดีเลย์


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

### 3.5 เครื่องกำเนิดเสียงรบกวน ( NOISE GENERATOR )

เครื่องกำเนิดเสียงรบกวน จะใช้ IC วงจรจับเวลาแบบคู่ ซึ่งจะผลิตเสียงรบกวนระดับสูงในลำโพง ขนาด 8 โอห์ม เอาท์พุทจากขา 9 จะไปขับเพาเวอร์ทรานซิสเตอร์แบบ PNP ให้ทำงาน ซึ่งลำโพงจะทำหน้าที่เป็นโหลดทางขาอิมิตเตอร์ แผ่นวงจรพิมพ์หลักจะมีแถบทองแดงที่ปลายข้างหนึ่ง เพื่อที่จะเอาไว้เพิ่มส่วนประกอบอื่นๆ เข้าไปในกรณีที่ต้องการ อย่างเช่น ไทริสเตอร์ และอุปกรณ์ที่ใช้ในการสวิตช์โหลดจากภายนอก

จุดต่อของ D5 และ R12 ที่ต่อไปยังไฟบวก 12 โวลต์ เป็นจุดที่เหมาะสมในการใส่สวิตช์เพอร์ซันนอล แอทแทค ( PERSONALI ATTACK ) ถ้าระบบมีไฟเลี้ยงตลอดเวลา ปุ่ม PA จะไปกระตุ้นไซเรนทันทีที่มันทำงาน ถ้าขาเบสของ TR3 ถูกต่อเข้าทางด้านหลัง ไปรวมกับ BATT - VE จะทำให้เกบจุดในการต่ออะ ลาร์มจากภายนอก โดยการต่อขาเบสลงกราวนด์ โดยผ่านคีย์สวิตช์ที่เหมาะสม การใช้ขาเบสของ TR3 ทางด้านซ้ายมือของ R12 มีความสำคัญกว่าปุ่ม PA เพราะถ้าปุ่ม PA ถูกกดในขณะที่อะ ลาร์มอยู่ที่ตำแหน่ง OFF ของคีย์สวิตช์ การลัดวงจรจะเกิดขึ้น


ส่วนเดียวของระบบที่อยู่ข้างนอกคือ ไซเรนและกล่องของมัน ระดับความปลอดภัยที่สูงขึ้นจะทำได้โดย การใส่สายเคเบิลที่ต่อจากลำโพงเข้าไปในด้านหลังของกล่อง โดยที่ไม่มีส่วนใดไหลออกมา



รูปที่ 3.6 วงจรกำเนิดสัญญาณรบกวน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.6 การคำนวณค่าคงที่ของเวลาของไอซีเบอร์ 555



รูปที่ 3.8 แสดงวงจรโมโนสเตเบิลของไอซี 555

$$V_{cc} = V_R + V_c(t)$$

$$= iR_1 + V_c(t)$$

$$= [ R_1 C ( dV_c/dt ) ] + V_c(t)$$

ให้  $\tau_c = RC$  =ค่าคงที่ของเวลา

จะได้

$$( dV_c/dt ) + ( V_c/\tau_c ) = V_{cc}/\tau_c$$

หรือ

$$dV_c/dt = ( 1/\tau_c ) \cdot ( V_{cc} - V_c )$$

$$dV_c / ( V_{cc} - V_c ) = ( 1/\tau_c ) \cdot dt$$

อินทิเกรตทั้งสองข้างจะได้

$$\int [ dV_c / ( V_{cc} - V_c ) ] = \int ( 1/\tau_c ) \cdot dt + K$$

$$-\ln ( V_{cc} - V_c ) = ( t/\tau_c ) + K$$

จะได้  $- V_{cc} - V_c = e^{-t/\tau_c} \cdot e^k = K' e^{-t/\tau_c}$  ( $K' = e^{-k}$ )

ดังนั้น  $V_c(t) = V_{cc} - ( K' e^{-t/\tau_c} )$

ใช้เงื่อนไขเริ่มต้น ( INITIAL CONDITION ) คือขณะเริ่มปล่อยกระแสเข้าไปในวงจรจะได้

$$V_c = V_o = V_{cc} - ( K' \cdot e^0 ) = V_{cc} - K'$$

จะได้  $K' = V_{cc} - V_o$

แทนค่า  $K'$  ในสมการจะได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_c(t) = V_{cc} - (V_{cc} - V_o) \cdot e^{-t/\tau_c}$$

$$V_c(t) - V_o = (V_{cc} - V_o) \cdot (1 - e^{-t/\tau_c})$$

แต่ขณะเริ่มต้น  $V_o = 0$  จะได้

$$V_c(t) = V_{cc} \cdot (1 - e^{-t/\tau_c}) \quad ; \text{ช่วงชาร์จประจุ}$$

$$= V_{cc} \cdot (1 - e^{-t/RC})$$

ช่วงเวลาที่ใช้สำหรับการเก็บประจุของตัว C เพื่อให้มีแรงดันตกคร่อมเป็น  $V_{cc}/3$  สามารถหได้จาก

$$2V_{cc}/3 = V_{cc} \cdot (1 - e^{-t/RC})$$

$$t = -RC \ln(1/3)$$

$$t = 1.1RC \text{ วินาที}$$



## บทที่ 4


### ผลการทดลอง

เนื่องจากในวิทยานิพนธ์ฉบับนี้ มีส่วนของออสซิลเลเตอร์/ดีเทคเตอร์ ( OSCILLATOR/DETECTOR ) ซึ่งจะผลิตและรับคลื่นความถี่สูงย่าน UHF อยู่ในช่วง 300 MHz-3 GHz เราจะได้จากวงจรฮาร์ทเลย์ ออสซิลเลเตอร์ ( HARTLEY OSCILLATOR ) ซึ่งเราทดลองบนแผ่นวงจรพิมพ์ (PRINT CIRCUIT BOARD) เนื่องจากเป็นความถี่สูง และทำการทดสอบโดยดูจากสเปกตรัมอานาไลเซอร์ ( SPECTRUM ANALYZER ) ซึ่งเราจะได้ความถี่ที่ผลิตออกมามีค่า 334 MHz และมีกำลังส่งภายใน -6.9 dBm ดังรูปที่ 4.1




รูปที่ 4.1 สัญญาณความถี่ออสซิลเลเตอร์ที่ผลิตจากวงจรฮาร์ทเลย์ออสซิลเลเตอร์

และเนื่องจากเสาอากาศจะมีเกน ( GAIN ) ทำให้กำลังส่งในการส่งออกมีค่าเพิ่มขึ้น ซึ่งในที่นี้จะมีค่า -1.9 dBm ซึ่งนั่นคือ เสามีเกน = 5 dB ดังรูปที่ 4.2



รูปที่ 4.2 สัญญาณความถี่ออสซิลเลเตอร์ที่ส่งผ่านเสาอากาศ


ในแผ่นลายวงจรพิมพ์จะมีส่วนของดีเทคเตอร์ต่ออยู่ด้วย ซึ่งสัญญาณที่เราดีเทคได้จะมีค่าประมาณ 1 KHz ซึ่งเป็นผลต่างของสัญญาณความถี่ออสซิลเลเตอร์ ที่ส่งออกไปกับสัญญาณที่สะท้อนกลับมา ดังรูป 4.3




รูปที่ 4.3 สัญญาณที่ผ่านดีเทคเตอร์ออกมาแล้ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในส่วนของวงจรแหล่งจ่ายไฟ (POWER SUPPLY) เราจะใช้ IC 7805 สำหรับผลิตไฟ DC 9 โวลต์ และ IC 7812 สำหรับผลิตไฟ DC 12 โวลต์ ซึ่งจะได้ดังรูปที่ 4.4 และ 4.5




รูปที่ 4.4 ไฟ DC 9 โวลต์จาก IC 7805



รูปที่ 4.5 ไฟ DC 12 โวลต์จาก IC 7812

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หลังจากนั้น สัญญาณที่ตีเทคออกมาได้จะถูกนำมาขยาย โดยผ่าน NON-INVERTING AMP. ในการทดสอบ เราทำการป้อนสัญญาณ SIN WAVE ขนาด 65 mVp-p ความถี่ 1 KHz เข้าไป ซึ่งเราวัดเอาต์พุตที่ออกมาจาก IC 101 เบอร์ 741 ตัวแรก จะได้ดังรูป 4.6



รูปที่ 4.6 สัญญาณ SINE WAVE ที่ถูกขยายแล้วเมื่อผ่าน IC 101


จากนั้นนำสัญญาณ SINE WAVE ไปผ่าน IC 102 ซึ่งจะได้เอาต์พุตดังรูปที่ 4.7



รูปที่ 4.7 สัญญาณ SINE WAVE ที่ถูกขยายแล้วเมื่อผ่าน IC 102

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


สัญญาณที่ออกจากวงจรขยายจะถูกผ่านเข้าไปยังวงจรดาร์ลิ่งตัน (DARLINGTON) และผ่าน D105 ไปเข้าวงจรหน่วงเวลา ซึ่งจะแบ่งเป็น 2 กรณีคือ กรณีแรกยังไม่มีสัญญาณจากดีเทคเตอร์เข้ามา สัญญาณที่ขาลบของ D105 ก็จะมีสถานะสูง (HIGH) ดังรูป 4.8



รูปที่ 4.8 สัญญาณที่ D105 โดยที่ไม่มีสัญญาณดีเทคเตอร์เข้ามา

กรณีที่ 2 มีสัญญาณจากดีเทคเตอร์เข้ามา สัญญาณที่ขาลบของ D105 ก็จะมีสถานะต่ำ (LOW) ดัง


รูป 4.9



รูปที่ 4.9 สัญญาณที่ D105 ตอนที่สัญญาณดีเทคเตอร์เข้ามา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากนั้นนำสัญญาณที่เปลี่ยนสถานะจากสูงเป็นต่ำ ไปทริกที่ขา 6 ของ IC 556 ซึ่ง IC 556 ก็จะมีผลิตสัญญาณโมโนสเตเบิลออกมา ดังรูป 4.10



รูปที่ 4.10 สัญญาณโมโนสเตเบิลที่ขา 5 เมื่อมีสัญญาณทริกที่ขา 6

จากนั้นนำสัญญาณโมโนสเตเบิลเข้ามาที่ขา 8 ก็จะได้เอาต์พุตออกมาเป็นโมโนสเตเบิลอีกที่ขา 9 ดัง


รูป 4.11



รูปที่ 4.11 สัญญาณโมโนสเตเบิลที่ออกจากขา 9 เอาไปทริกกริเลย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จากนั้นนำสัญญาณโมโนสเตเบิลจะไปทำให้ทรานซิสเตอร์ทำงาน ไปเข้าที่ขา 10 ของ IC 556 ตัวที่ 2 และไปขับ BUZZER ให้มีเสียง ดังรูป 4.12



รูปที่ 4.12 สัญญาณที่ไปขับให้ BUZZER มีเสียง

สัญญาณที่ออกจากขา 9 ที่เอาไปทริกกรีเลย์ เพื่อให้มีไฟ +12 V เข้าไปในส่วน NOISE GEN จะแสดงดัง

รูปที่ 4.12



รูปที่ 4.13 สัญญาณจากขา 9 ที่เอาไปทริกกรีเลย์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## บทที่ 5

### สรุปผลการทดลองและแนวทางการพัฒนาต่อไป

#### 5.1 สรุปผลการทดลอง

เครื่องควบคุมความปลอดภัยด้วยระบบเรดาร์นี้ จะอาศัยการทำงานของกรับสัญญาณที่เปลี่ยนแปลงไปของสัญญาณที่สะท้อนกลับมา แล้วนำสัญญาณนี้ไปขยาย จากนั้นสัญญาณนี้จะถูกนำไปทริกให้วงจรอะลาร์มทำงาน แล้วจะมีเสียงไซเรนออกจากลำโพง ทำให้เราสามารถรู้ได้ว่ามีผู้บุกรุกเข้ามา

เนื่องจากการทดลองนี้เราอาศัยการทดลองจากเครื่องกำเนิดสัญญาณ (Function Generator) ป้อนเข้าไป ซึ่งจะเป็นสัญญาณที่ไม่มีสัญญาณรบกวนเลย ซึ่งการทำงานของเครื่องจริงๆ จะต้องมีการรบกวนบ้าง ซึ่งทำให้การทำงานในห้องทดลองอาจจะเกิดความผิดพลาดไปจากการใช้งานจริงของเครื่อง

#### 5.2 แนวทางการพัฒนาต่อไป

ในการพัฒนาต่อไป เราคิดว่าน่าจะเป็นการควบคุมโดยใช้สวิตช์สั่งงานทางโทรศัพท์ หรืออาจจะใช้รีโมทคอนโทรลในการควบคุมเครื่อง ซึ่งการควบคุมโดยใช้สวิตช์สั่งงานทางโทรศัพท์ จะใช้ในกรณีที่เราไม่ได้อยู่บ้าน เราจะนำลำโพงมาติดไว้ภายนอกตัวบ้าน เราสามารถโทรศัพท์มาสั่งเครื่องควบคุมความปลอดภัยด้วยระบบเรดาร์ให้มันทำงานได้ เมื่อมีผู้บุกรุกเข้ามา จะทำให้เกิดเสียงสัญญาณไซเรนขึ้น อาจจะทำให้ผู้บุกรุกตกใจแล้วหนีไป

#### 5.3 วิจารณ์โครงการ

ในปริญญานิพนธ์นี้ ถ้านำไปใช้งานจริงๆ อาจจะใช้ไม่ค่อยได้ผลดีเท่าที่ควร เพราะกำลังงานของส่วนออสซิลเลเตอร์ที่ส่งออกไปมีค่าน้อย ทำให้ระยะทางในการดีเทคมีค่าน้อย ส่งผลให้พื้นที่ที่สัญญาณของวงจรออสซิลเลเตอร์ครอบคลุมจะไม่กว้างมากนัก ซึ่งถ้าหากเราต้องการเพิ่มกำลังงานในการส่งให้มากขึ้น อาจจะทำได้โดยการใช้สายอากาศที่มีเกนสูง หรือไม่ก็อาจจะเพิ่มวงจรขยายกำลัง (POWER AMPLIFIER)

## เอกสารอ้างอิง

1. ยืน ภูสุวรรณ , ทฤษฎีและการใช้งานอิเล็กทรอนิกส์ เล่ม 2 , บริษัทซีเอ็ดยูเคชั่นจำกัด ( มหาชน ) , 2537
2. อภินันท์ มัทยานนท์ , มารีนเรดาร์ , พิมพ์ครั้งที่ 1 , กรุงเทพฯ , ภาควิชาวิศวกรรมโทรคมนาคม , 2533
3. อ. นิคม ใจชื่อ และ อ. สุขสันต์ , คู่มือฟิสิกส์ ม.5 เล่ม 4 ว.024 ฉบับสมบูรณ์ . กรุงเทพฯ , บริษัทซีเอ็ดยูเคชั่นจำกัด ( มหาชน ) , 2538
4. รำพึง มังคละสวัสดิ์ , ภาควิชาไฟฟ้า วิทยาลัยเทคโนโลยีอุตสาหกรรม สถาบันเทคโนโลยีพระจอมเกล้าพระนครเหนือ , วิศวกรรมระบบเสียง , กรุงเทพฯ , บริษัทนิวคเซ็นเตอร์ , 2530





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## LM556/LM556C Dual Timer

### General Description

The LM556 Dual timing circuit is a highly stable controller capable of producing accurate time delays or oscillation. The 556 is a dual 555. Timing is provided by an external resistor and capacitor for each timing function. The two timers operate independently of each other sharing only  $V_{CC}$  and ground. The circuits may be triggered and reset on falling waveforms. The output structures may sink or source 200 mA.

### Features


- Direct replacement for SE556/NE556
- Timing from microseconds through hours
- Operates in both astable and monostable modes
- Replaces two 555 timers

- Adjustable duty cycle
- Output can source or sink 200 mA
- Output and supply TTL compatible
- Temperature stability better than 0.005% per °C
- Normally on and normally off output

### Applications

- Precision timing
- Pulse generation
- Sequential timing
- Time delay generation
- Pulse width modulation
- Pulse position modulation
- Linear ramp generator


### Schematic Diagram



TL/H/7852-2

### Connection Diagram

Dual-In-Line and Small Outline Packages



- Order Number LM556J or LM556CJ  
See NS Package Number J14A
- Order Number LM556CM  
See NS Package Number M14A
- Order Number LM556CN  
See NS Package Number N14A

## Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage	+ 18V
Power Dissipation (Note 1)	
LM556J, LM556CJ	1785 mW
LM556CN	1620 mW
Operating Temperature Ranges	
LM556C	0°C to +70°C
LM556	-55°C to +125°C

Storage Temperature Range -65°C to +150°C

Soldering Information

Dual-In-Line Package	
Soldering (10 seconds)	260°C
Small Outline Package	
Vapor phase (60 seconds)	215°C
Infrared (15 seconds)	220°C

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

## Electrical Characteristics (T<sub>A</sub> = 25°C, V<sub>CC</sub> = +5V to +15V, unless otherwise specified)

Parameter	Conditions	LM556			LM556C			Units
		Min	Typ	Max	Min	Typ	Max	
Supply Voltage		4.5		18	4.5		16	V
Supply Current (Each Timer Section)	V <sub>CC</sub> = 5V, R <sub>L</sub> = ∞ V <sub>CC</sub> = 15V, R <sub>L</sub> = ∞ (Low State) (Note 2)		3 10	5 11		3 10	6 14	mA mA
Timing Error, Monostable Initial Accuracy Drift with Temperature Accuracy over Temperature Drift with Supply	R <sub>A</sub> = 1k to 100 kΩ, C = 0.1 μF, (Note 3)		0.5 30 1.5 0.05			0.75 50 1.5 0.1		% ppm/°C % %/V
Timing Error, Astable Initial Accuracy Drift with Temperature Accuracy over Temperature Drift with Supply	R <sub>A</sub> , R <sub>B</sub> = 1k to 100 kΩ, C = 0.1 μF, (Note 3)		1.5 90 2.5 0.15			2.25 150 3.0 0.30		% ppm/°C % %/V
Trigger Voltage	V <sub>CC</sub> = 15V V <sub>CC</sub> = 5V	4.8 1.45	5 1.67	5.2 1.9	4.5 1.25	5 1.67	5.5 2.0	V V
Trigger Current			0.1	0.5		0.2	1.0	μA
Reset Voltage	(Note 4)	0.4	0.5	1	0.4	0.5	1	V
Reset Current			0.1	0.4		0.1	0.6	mA
Threshold Current	V <sub>TH</sub> = V-Control (Note 5) V <sub>TH</sub> = 11.2V		0.03	0.1 250		0.03	0.1 250	μA nA
Control Voltage Level and Threshold Voltage	V <sub>CC</sub> = 15V V <sub>CC</sub> = 5V	9.6 2.9	10 3.33	10.4 3.8	9 2.6	10 3.33	11 4	V V
Pin 1, 13 Leakage Output High			1	100		1	100	nA
Pin 1, 13 Sat Output Low Output Low	(Note 6) V <sub>CC</sub> = 15V, I = 15 mA V <sub>CC</sub> = 4.5V, I = 4.5 mA		150 70	240 100		180 80	300 200	mV mV

### Electrical Characteristics ( $T_A = 25^\circ\text{C}$ , $V_{CC} = +5\text{V}$ to $+15\text{V}$ , unless otherwise specified) (Continued)

Parameter	Conditions	LM556			LM556C			Units
		Min	Typ	Max	Min	Typ	Max	
Output Voltage Drop (Low)	$V_{CC} = 15\text{V}$							
	$I_{SINK} = 10\text{ mA}$		0.1	0.15		0.1	0.25	V
	$I_{SINK} = 50\text{ mA}$		0.4	0.5		0.4	0.75	V
	$I_{SINK} = 100\text{ mA}$		2	2.25		2	2.75	V
	$I_{SINK} = 200\text{ mA}$		2.5			2.5		V
	$V_{CC} = 5\text{V}$							
Output Voltage Drop (High)	$I_{SOURCE} = 200\text{ mA}$ , $V_{CC} = 15\text{V}$		12.5			12.5		V
	$I_{SOURCE} = 100\text{ mA}$ , $V_{CC} = 15\text{V}$	13	13.3		12.75	13.3		V
	$V_{CC} = 5\text{V}$	3	3.3		2.75	3.3		V
Rise Time of Output			100			100		ns
Fall Time of Output			100			100		ns
Matching Characteristics	(Note 7)							
Initial Timing Accuracy			0.05	0.2		0.1	2.0	%
Timing Drift with Temperature			$\pm 10$			$\pm 10$		ppm/ $^\circ\text{C}$
Drift with Supply Voltage			0.1	0.2		0.2	0.5	%/V

**Note 1:** For operating at elevated temperatures the device must be derated based on a  $+150^\circ\text{C}$  maximum junction temperature and a thermal resistance of  $70^\circ\text{C}/\text{W}$  (Ceramic),  $77^\circ\text{C}/\text{W}$  (Plastic DIP) and  $110^\circ\text{C}/\text{W}$  (SO-14 Narrow).

**Note 2:** Supply current when output high typically 1 mA less at  $V_{CC} = 5\text{V}$ .

**Note 3:** Tested at  $V_{CC} = 5\text{V}$  and  $V_{CC} = 15\text{V}$ .

**Note 4:** As reset voltage lowers, timing is inhibited and then the output goes low.











**Note 5:** This will determine the maximum value of  $R_A + R_B$  for 15V operation. The maximum total ( $R_A + R_B$ ) is 20 M $\Omega$ .

**Note 6:** No protection against excessive pin 1, 13 current is necessary providing the package dissipation rating will not be exceeded.

**Note 7:** Matching characteristics refer to the difference between performance characteristics of each timer section.

**Note 8:** Refer to RETS556X drawing for specifications of military LM556J version.



# Typical Performance Characteristics





TL/H/7852-3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Physical Dimensions** inches (millimeters)




**Ceramic Dual-In-Line Package (J)**  
 Order Number LM556J or LM556CJ  
 NS Package Number J14A



**S.O. Molded Package (M)**  
 Order Number LM556CM  
 NS Package Number M14A

Physical Dimensions inches (millimeters) (Continued)




Molded Dual-In-Line Package (N)  
 Order Number LM556CN  
 NS Package Number N14A

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.

 <p><b>National Semiconductor Corporation</b>                  1111 West Bardin Road                  Arlington, TX 76017                  Tel: 1(800) 272-9959                  Fax: 1(800) 737-7018</p>	<p><b>National Semiconductor Europe</b>                  Fax: (+49) 0-180-530 85 86                  Email: cnjwga@tevm2.nsc.com                  Deutsch Tel: (+49) 0-180-530 85 85                  English Tel: (+49) 0-180-532 78 32                  Français Tel: (+49) 0-180-532 93 58                  Italiano Tel: (+49) 0-180-534 16 80</p>	<p><b>National Semiconductor Hong Kong Ltd.</b>                  13th Floor, Straight Block,                  Ocean Centre, 5 Canton Rd.                  Tsimshatsui, Kowloon                  Hong Kong                  Tel: (852) 2737-1600                  Fax: (852) 2736-9960</p>	<p><b>National Semiconductor Japan Ltd.</b>                  Tel: 81-043-299-2309                  Fax: 81-043-299-2408</p>
--	--	---	---

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

## LM741 Operational Amplifier

### General Description


The LM741 series are general purpose operational amplifiers which feature improved performance over industry standards like the LM709. They are direct, plug-in replacements for the 709C, LM201, MC1439 and 748 in most applications.

The amplifiers offer many features which make their application nearly foolproof: overload protection on the input and


output, no latch-up when the common mode range is exceeded, as well as freedom from oscillations.

The LM741C/LM741E are identical to the LM741/LM741A except that the LM741C/LM741E have their performance guaranteed over a 0°C to +70°C temperature range, instead of -55°C to +125°C.

### Schematic Diagram



Offset Nulling Circuit



TL/H/9341-7

## Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office, Distributors for availability and specifications.

(Note 5)

	LM741A	LM741E	LM741	LM741C
Supply Voltage	±22V	±22V	±22V	±18V
Power Dissipation (Note 1)	500 mW	500 mW	500 mW	500 mW
Differential Input Voltage	±30V	±30V	±30V	±50V
Input Voltage (Note 2)	±15V	±15V	±15V	±15V
Output Short Circuit Duration	Continuous	Continuous	Continuous	Continuous
Operating Temperature Range	-55°C to +125°C	0°C to +70°C	-55°C to +125°C	0°C to +70°C
Storage Temperature Range	-65°C to +150°C	-65°C to +150°C	-65°C to +150°C	-65°C to +150°C
Junction Temperature	150°C	100°C	150°C	100°C
Soldering Information				
N-Package (10 seconds)	260°C	260°C	260°C	260°C
J- or H-Package (10 seconds)	300°C	300°C	300°C	300°C
M-Package				
Vapor Phase (60 seconds)	215°C	215°C	215°C	215°C
Infrared (15 seconds)	215°C	215°C	215°C	215°C

See AN-450 "Surface Mounting Methods and Their Effect on Product Reliability" for other methods of soldering surface mount devices.

ESD Tolerance (Note 6)	400V	400V	400V	400V
------------------------	------	------	------	------

## Electrical Characteristics (Note 3)

Parameter	Conditions	LM741A/LM741E			LM741			LM741C			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage	$T_A = 25^\circ\text{C}$ $R_S \leq 10\text{ k}\Omega$ $R_S \leq 50\Omega$		0.8	3.0		1.0	5.0		2.0	6.0	mV mV
	$T_{AMIN} \leq T_A \leq T_{AMAX}$ $R_S \leq 50\Omega$ $R_S \leq 10\text{ k}\Omega$			4.0			6.0			7.5	mV mV
				15							
Average Input Offset Voltage Drift				15							$\mu\text{V}/^\circ\text{C}$
Input Offset Voltage Adjustment Range	$T_A = 25^\circ\text{C}, V_S = \pm 20\text{V}$	±10				±15			±15		mV
Input Offset Current	$T_A = 25^\circ\text{C}$		3.0	30		20	200		20	200	nA
	$T_{AMIN} \leq T_A \leq T_{AMAX}$			70		85	500			300	nA
Average Input Offset Current Drift				0.5							nA/ $^\circ\text{C}$
Input Bias Current	$T_A = 25^\circ\text{C}$		30	80		80	500		80	500	nA
	$T_{AMIN} \leq T_A \leq T_{AMAX}$			0.210			1.5			0.8	$\mu\text{A}$
Input Resistance	$T_A = 25^\circ\text{C}, V_S = \pm 20\text{V}$	1.0	6.0		0.3	2.0		0.3	2.0		M $\Omega$
	$T_{AMIN} \leq T_A \leq T_{AMAX}, V_S = \pm 20\text{V}$		0.5								M $\Omega$
Input Voltage Range	$T_A = 25^\circ\text{C}$							±12	±13		V
	$T_{AMIN} \leq T_A \leq T_{AMAX}$					±12	±13				V
Large Signal Voltage Gain	$T_A = 25^\circ\text{C}, R_L \geq 2\text{ k}\Omega$ $V_S = \pm 20\text{V}, V_O = \pm 15\text{V}$ $V_S = \pm 15\text{V}, V_O = \pm 10\text{V}$	50									V/mV V/mV
	$T_{AMIN} \leq T_A \leq T_{AMAX}, R_L \geq 2\text{ k}\Omega,$ $V_S = \pm 20\text{V}, V_O = \pm 15\text{V}$ $V_S = \pm 15\text{V}, V_O = \pm 10\text{V}$	32									V/mV V/mV V/mV
	$V_S = \pm 5\text{V}, V_O = \pm 2\text{V}$	10				25			15		V/mV V/mV V/mV

## Electrical Characteristics (Note 3) (Continued)

Parameter	Conditions	LM741A/LM741E			LM741			LM741C			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Output Voltage Swing	$V_S = \pm 20V$ $R_L \geq 10\text{ k}\Omega$ $R_L \geq 2\text{ k}\Omega$	$\pm 16$									V V
	$V_S = \pm 15V$ $R_L \geq 10\text{ k}\Omega$ $R_L \geq 2\text{ k}\Omega$				$\pm 12$ $\pm 10$	$\pm 14$ $\pm 13$		$\pm 12$ $\pm 10$	$\pm 14$ $\pm 13$		V V
Output Short Circuit Current	$T_A = 25^\circ\text{C}$ $T_{AMIN} \leq T_A \leq T_{AMAX}$	10 10	25	35 40		25			25		mA mA
Common-Mode Rejection Ratio	$T_{AMIN} \leq T_A \leq T_{AMAX}$ $R_S \leq 10\text{ k}\Omega$ , $V_{CM} = \pm 12V$ $R_S \leq 50\Omega$ , $V_{CM} = \pm 12V$	80	95		70	90		70	90		dB dB
Supply Voltage Rejection Ratio	$T_{AMIN} \leq T_A \leq T_{AMAX}$ $V_S = \pm 20V$ to $V_S = \pm 5V$ $R_S \leq 50\Omega$ $R_S \leq 10\text{ k}\Omega$	86	96		77	96		77	96		dB dB
Transient Response	$T_A = 25^\circ\text{C}$ , Unity Gain	Rise Time	0.25	0.8		0.3			0.3		$\mu\text{s}$
		Overshoot	6.0	20		5			5		%
Bandwidth (Note 4)	$T_A = 25^\circ\text{C}$	0.437	1.5								MHz
Slew Rate	$T_A = 25^\circ\text{C}$ , Unity Gain	0.3	0.7			0.5			0.5		V/ $\mu\text{s}$
Supply Current	$T_A = 25^\circ\text{C}$					1.7	2.8		1.7	2.8	mA
Power Consumption	$T_A = 25^\circ\text{C}$ $V_S = \pm 20V$ $V_S = \pm 15V$		80	150							mW mW
	LM741A $V_S = \pm 20V$ $T_A = T_{AMIN}$ $T_A = T_{AMAX}$			165 135							mW mW
LM741E	$V_S = \pm 20V$ $T_A = T_{AMIN}$ $T_A = T_{AMAX}$			150 150							mW mW
	LM741 $V_S = \pm 15V$ $T_A = T_{AMIN}$ $T_A = T_{AMAX}$					60 45	100 75				mW mW

**Note 1:** For operation at elevated temperatures, these devices must be derated based on thermal resistance, and  $T_J$  max. (listed under "Absolute Maximum Ratings").  $T_J = T_A + (\theta_{JA} P_D)$ .

Thermal Resistance	Cerdip (J)	DIP (N)	HO8 (H)	SO-8 (M)
$\theta_{JA}$ (Junction to Ambient)	100°C/W	100°C/W	170°C/W	195°C/W
$\theta_{JC}$ (Junction to Case)	N/A	N/A	25°C/W	N/A

**Note 2:** For supply voltages less than  $\pm 15V$ , the absolute maximum input voltage is equal to the supply voltage.

**Note 3:** Unless otherwise specified, these specifications apply for  $V_S = \pm 15V$ ,  $-55^\circ\text{C} \leq T_A \leq +125^\circ\text{C}$  (LM741/LM741A). For the LM741C/LM741E, these specifications are limited to  $0^\circ\text{C} \leq T_A \leq +70^\circ\text{C}$ .


**Note 4:** Calculated value from:  $BW$  (MHz) =  $0.35/\text{Rise Time}(\mu\text{s})$ .

**Note 5:** For military specifications see RETS741X for LM741 and RETS741AX for LM741A.

**Note 6:** Human body model, 1.5 k $\Omega$  in series with 100 pF.

## Connection Diagrams


Metal Can Package



TL/H/9341-2

Order Number LM741H, LM741H/883\*,  
LM741AH/883 or LM741CH  
See NS Package Number H08C

Ceramic Dual-In-Line Package




TL/H/9341-5

Order Number LM741J-14/883\*, LM741AJ-14/883\*\*  
See NS Package Number J14A

\*also available per JM38510/10101

\*\*also available per JM38510/10102


Dual-In-Line or S.O. Package



TL/H/9341-3

Order Number LM741J, LM741J/883,  
LM741CM, LM741CN or LM741EN  
See NS Package Number J08A, M08A or N08E

Ceramic Flatpak





TL/H/9341-6

Order Number LM741W/883  
See NS Package Number W10A

\*LM741H is available per JM38510/10101



**Physical Dimensions** inches (millimeters)



**Metal Can Package (H)**  
**Order Number LM741H, LM741H/883, LM741AH/883, LM741CH or LM741EH**  
**NS Package Number H08C**


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**Physical Dimensions** inches (millimeters) (Continued)



**Ceramic Dual-In-Line Package (J)**  
 Order Number LM741CJ or LM741J/883  
 NS Package Number J08A

J08A (REV K)




**Ceramic Dual-In-Line Package (J)**  
 Order Number LM741J-14/883 or LM741AJ-14/883  
 NS Package Number J14A

J14A (REV G)



Physical Dimensions inches (millimeters) (Continued)



10-Lead Ceramic Flatpak (W)  
 Order Number LM741W/883  
 NS Package Number W10A

LIFE SUPPORT POLICY

NATIONAL'S PRODUCTS ARE NOT AUTHORIZED FOR USE AS CRITICAL COMPONENTS IN LIFE SUPPORT DEVICES OR SYSTEMS WITHOUT THE EXPRESS WRITTEN APPROVAL OF THE PRESIDENT OF NATIONAL SEMICONDUCTOR CORPORATION. As used herein:

1. Life support devices or systems are devices or systems which, (a) are intended for surgical implant into the body, or (b) support or sustain life, and whose failure to perform, when properly used in accordance with instructions for use provided in the labeling, can be reasonably expected to result in a significant injury to the user.
2. A critical component is any component of a life support device or system whose failure to perform can be reasonably expected to cause the failure of the life support device or system, or to affect its safety or effectiveness.



National Semiconductor Corporation  
 1111 West Bardin Road  
 Arlington, TX 76017  
 Tel: 1(800) 272-9959  
 Fax: 1(800) 737-7018

National Semiconductor Europe  
 Fax: (+49) 0-180-530 85 86  
 Email: cnjwge@tevm2.nsc.com  
 Deutsch Tel: (+49) 0-180-530 85 85  
 English Tel: (+49) 0-180-532 78 32  
 Français Tel: (+49) 0-180-532 93 58  
 Italiano Tel: (+49) 0-180-534 16 80

National Semiconductor Hong Kong Ltd.  
 13th Floor, Straight Block,  
 Ocean Centre, 5 Canton Rd.  
 Tsimshatsui, Kowloon  
 Hong Kong  
 Tel: (852) 2737-1600  
 Fax: (852) 2736-9960

National Semiconductor Japan Ltd.  
 Tel: 81-043-299-2309  
 Fax: 81-043-299-2408

National does not assume any responsibility for use of any circuitry described, no circuit patent licenses are implied and National reserves the right at any time without notice to change said circuitry and specifications.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า  
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## กิตติกรรมประกาศ

ขอขอบคุณ ผศ.สมยศ จุณณะปิยะ นายปิติกันต์ รักราชการ และพี่ ๆ ทุกคนใน  
ห้อง รศ.ดร.กอบชัย เดชหาญ ที่ให้คำปรึกษาที่ดีกับพวกกระผม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**65,536 x 1 BIT DYNAMIC  
 RANDOM ACCESS MEMORY**

**PRELIMINARY**

**DESCRIPTION** The NEC  $\mu$ PD4164 is a 65,536 words by 1 bit Dynamic N-Channel MOS RAM designed to operate from a single +5V power supply. The negative-voltage substrate bias is internally generated — its operation is both automatic and transparent.

The  $\mu$ PD4164 utilizes a double-poly-layer N-channel silicon gate process which provides high storage cell density, high performance and high reliability.

The  $\mu$ PD4164 uses a single transistor dynamic storage cell and advanced dynamic circuitry throughout, including the 512 sense amplifiers, which assures that power dissipation is minimized. Refresh characteristics have been chosen to maximize yield (low cost to user) while maintaining compatibility between Dynamic RAM generations.

The  $\mu$ PD4164 three-state output is controlled by  $\overline{\text{CAS}}$ , independent of  $\overline{\text{RAS}}$ . After a valid read or read-modify-write cycle, data is held on the output by holding  $\overline{\text{CAS}}$  low. The data out pin is returned to the high impedance state by returning  $\overline{\text{CAS}}$  to a high state. The  $\mu$ PD4164 hidden refresh feature allows  $\overline{\text{CAS}}$  to be held low to maintain output data while  $\overline{\text{RAS}}$  is used to execute RAS only refresh cycles.


Refreshing is accomplished by performing  $\overline{\text{RAS}}$  only refresh cycles, hidden refresh cycles, or normal read or write cycles on the 128 address combinations of  $A_0$  through  $A_7$  during a 2 ms period.

Multiplexed address inputs permit the  $\mu$ PD4164 to be packaged in the standard 16 pin dual-in-line package. The 16 pin package provides the highest system bit densities and is compatible with widely available automated handling equipment.

**FEATURES**

- High Memory Density
- Multiplexed Address Inputs
- Single +5V Supply
- On Chip Substrate Bias Generator
- Access Time:  $\mu$ PD4164-1 — 250 ns  
 $\mu$ PD4164-2 — 200 ns  
 $\mu$ PD4164-3 — 150 ns
- Read, Write Cycle Time:  $\mu$ PD4164-1 — 410 ns  
 $\mu$ PD4164-2 — 335 ns  
 $\mu$ PD4164-3 — 270 ns
- Low Power Dissipation: 250 mW (Active); 28 mW (Standby)
- Non-Latched Output is Three-State TTL Compatible
- Read, Write, Read-Write; Read-Modify-Write, RAS Only Refresh, and Page Mode Capability
- All Inputs TTL Compatible, and Low Input Capacitance
- 128 Refresh Cycles ( $A_0$ - $A_7$  Pins for Refresh Address)
- $\overline{\text{CAS}}$  Controlled Output Allows Hidden Refresh
- Available in Both Ceramic and Plastic 16 Pin Packages

**PIN CONFIGURATION**



**PIN NAMES**

$A_0$ - $A_7$	Address Inputs
$\overline{\text{RAS}}$	Row Address Strobe
$\overline{\text{CAS}}$	Column Address Strobe
$\overline{\text{WE}}$	Write Enable
DIN	Data Input
DOUT	Data Output
VCC	Power Supply (+5V)
VSS	Ground
NC	No Connection

# μPD4164

- Operating Temperature ..... 0°C to +70°C **ABSOLUTE MAXIMUM RATINGS\***  
 Storage Temperature (Ceramic Package) ..... -55°C to +150°C  
 (Plastic Package) ..... -55°C to +125°C  
 Supply Voltages On Any Pin Except V<sub>CC</sub> ..... -1 to +7 Volts ①  
 Supply Voltage V<sub>CC</sub> ..... -0.5 to +7 Volts ①  
 Short Circuit Output Current ..... 50 mA  
 Power Dissipation ..... 1 Watt

Note: ① Relative to V<sub>SS</sub>

COMMENT: Stress above those listed under "Absolute Maximum Ratings" may cause permanent damage to the device. This is a stress rating only and functional operation of the device at these or any other conditions above those indicated in the operational sections of this specification is not implied. Exposure to absolute maximum rating conditions for extended periods may affect device reliability.

\*T<sub>a</sub> = 25°C

T<sub>a</sub> = 0° to 70°C ① : V<sub>CC</sub> = +5V ± 10%; V<sub>SS</sub> = 0V

## DC CHARACTERISTICS

PARAMETER	SYMBOL	LIMITS			UNIT	TEST CONDITIONS
		MIN	TYP	MAX		
Supply Voltage	V <sub>CC</sub>	4.5	5.0	5.5	V	All Voltages Referenced to V <sub>SS</sub>
	V <sub>SS</sub>	0	0	0	V	
High Level Input Voltage, (RAS, CAS, WE)	V <sub>IHC</sub>	2.4		5.5	V	
High Level Input Voltage, All Inputs Except RAS, CAS, WE	V <sub>IH</sub>	2.4		5.5	V	
Low Level Input Voltage, All Inputs	V <sub>IL</sub>	-2.0		0.8	V	
Operating Current Average Power Supply Operating Current RAS, CAS Cycling; t <sub>RC</sub> = t <sub>RC</sub> (Min.)	I <sub>CC1</sub>			45	mA	
				50		
				60		
Standby Current Power Supply Standby Current (RAS = V <sub>IHC</sub> , D <sub>OUT</sub> = Hi-Impedance)	I <sub>CC2</sub>			5.0	mA	
Refresh Current Average Power Supply Current, Refresh Mode; RAS Cycling, CAS = V <sub>IHC</sub> , t <sub>RC</sub> = t <sub>RC</sub> (Min.)	I <sub>CC3</sub>			35	mA	②
				40		
				45		
Page Mode Current Average Power Supply Current, Page Mode Operation RAS = V <sub>IL</sub> ; CAS Cycling t <sub>PC</sub> = t <sub>PC</sub> (Min.)	I <sub>CC4</sub>			35	mA	②
				40		
				45		
Input Leakage Current Any Input V <sub>IN</sub> = 0 to +5.5 Volts, All Other Pins Not Under Test = 0V	I <sub>I(L)</sub>	-10		10	μA	
Output Leakage Current D <sub>OUT</sub> is Disabled, V <sub>OUT</sub> = 0 to +5.5 Volts	I <sub>O(L)</sub>	-10		10	μA	
Output Levels High Level Output Voltage (I <sub>OUT</sub> = 5 mA) Low Level Output Voltage (I <sub>OUT</sub> = 4.2 mA)	V <sub>OH</sub>	2.4		V <sub>CC</sub>	V	
	V <sub>OL</sub>	0		0.4	V	

- Notes: ① T<sub>a</sub> is specified here for operation at frequencies to t<sub>RC</sub> ≥ t<sub>RC</sub> (min). Operation at higher cycle rates with reduced ambient temperatures and high power dissipation is permissible, however, provided AC operating parameters are met.  
 ② I<sub>CC1</sub>, I<sub>CC3</sub> and I<sub>CC4</sub> depend on output loading and cycle rates. Specified rates are obtained with the output open.

AC CHARACTERISTICS

T<sub>a</sub> = 0° to +70°C ⊕ V<sub>CC</sub> = +5V ± 10%; V<sub>SS</sub> = 0V ⊕ ⊕

PARAMETER	SYMBOL	LIMITS						UNIT	TEST CONDITIONS
		μPD4164-1		μPD4164-2		μPD4164-3			
		MIN	MAX	MIN	MAX	MIN	MAX		
Random Read or Write Cycle Time	t <sub>RC</sub>	410		338		270		ns	①
Read Write Cycle Time	t <sub>RWC</sub>	465		338		270		ns	①
Page Mode Cycle Time	t <sub>PC</sub>	275		225		170		ns	
Access Time from RAS	t <sub>RAC</sub>		260		200		180	ns	① ②
Access Time from CAS	t <sub>RAC</sub>		186		135		100	ns	① ②
Output Buffer Turn-Off Delay	t <sub>OFF</sub>	0	80	8	80	0	40	ns	②
Transition Time (Rise and Fall)	t <sub>T</sub>	3	80	3	80	3	80	ns	②
RAS Precharge Time	t <sub>RP</sub>	180		130		180		ns	
RAS Pulse Width	t <sub>RAW</sub>	260	10,000	200	10,000	180	10,000	ns	
RAS Hold Time	t <sub>RSH</sub>	185		138		100		ns	
CAS Pulse Width	t <sub>CAS</sub>	186	10,000	138	10,000	100	10,000	ns	
CAS Hold Time	t <sub>CSH</sub>	260		200		180		ns	
RAS to CAS Delay Time	t <sub>RCD</sub>	35	88	30	85	25	80	ns	③
CAS to RAS Precharge Time	t <sub>CRP</sub>	0	8	0	0	0	0	ns	
CAS Precharge Time	t <sub>CPH</sub>	35		30		25		ns	
CAS Precharge Time (For Page Mode Cycle Only)	t <sub>CP</sub>	100		80		80		ns	
RAS Precharge CAS Hold Time	t <sub>RPC</sub>	0	8	0	0	0	0	ns	
Row Address Set-Up Time	t <sub>ASR</sub>	0	8	0	0	0	0	ns	
Row Address Hold Time	t <sub>RAH</sub>	25		30		15		ns	
Column Address Set-Up Time	t <sub>ASC</sub>	0	8	0	0	0	0	ns	
Column Address Hold Time	t <sub>CAH</sub>	75		80		65		ns	
Column Address Hold Time Referenced to RAS	t <sub>AR</sub>	180		130		95		ns	
Read Command Set-Up Time	t <sub>RCS</sub>	0	8	0	0	0	0	ns	
Read Command Hold Time Referenced to RAS	t <sub>RRH</sub>	30		25		20		ns	④
Read Command Hold Time	t <sub>RCH</sub>	0	8	0	0	0	0	ns	④
Write Command Hold Time	t <sub>WCH</sub>	75		80		65		ns	
Write Command Hold Time Referenced to RAS	t <sub>WCR</sub>	180		130		95		ns	
Write Command Pulse Width	t <sub>WP</sub>	75		80		65		ns	
Write Command to RAS Lead Time	t <sub>WRWL</sub>	100		85		65		ns	
Write Command to CAS Lead Time	t <sub>WCWL</sub>	100		80		65		ns	
Data-In Set-Up Time	t <sub>DS</sub>	0	2	0	0	0	0	ns	⑤
Data-In Hold Time	t <sub>DH</sub>	75		80		65		ns	⑤
Data-In Hold Time Referenced to RAS	t <sub>DHR</sub>	180		130		95		ns	
Refresh Period	t <sub>REF</sub>		2		2		2	ns	
WRITE Command Set-Up Time	t <sub>WCS</sub>	-20		-30		-20		ns	⑥
CAS to WRITE Delay	t <sub>CWD</sub>	115		80		80		ns	⑦
RAS to WRITE Delay	t <sub>RWD</sub>	200		145		110		ns	⑦

- Notes
- ① t<sub>RC</sub> is specified here for operation at frequencies to t<sub>RC</sub> > 200 (min). Operation at higher cycle rates with reduced ambient temperatures and higher power dissipation is permissible, however, provided AC operating parameters are met.
  - ② An initial burst of 100 μs is required after power-up followed by any 8 MAX cycles before proper device operation is achieved.
  - ③ AC measurements assume t<sub>T</sub> = 5 ns.
  - ④ V<sub>DD</sub> (min) or V<sub>DD</sub> (max) and V<sub>IL</sub> (min) are reference points for measuring timing of input signals. Also, transition times are measured between V<sub>DD</sub> or V<sub>IL</sub> and V<sub>IL</sub>.
  - ⑤ The specifications for t<sub>RC</sub> (min) and t<sub>WRWL</sub> (min) are used only to indicate cycle times at which proper operation over the full temperature range (0° C < T<sub>a</sub> < 70° C) is assured.
  - ⑥ Assumes that t<sub>RCS</sub> < t<sub>RCD</sub> (max). If t<sub>RCS</sub> is greater than the maximum recommended value shown in this table, t<sub>RAC</sub> will increase by the amount that t<sub>RCD</sub> exceeds the value shown.
  - ⑦ Assumes that t<sub>RCD</sub> > t<sub>RCD</sub> (min).
  - ⑧ Measured with a load equivalent to 2 TTL loads and 8K Ω.
  - ⑨ t<sub>OFF</sub> (max) defines the time at which the output achieves the open circuit condition and is not referenced to output voltage levels.
  - ⑩ Operation within the t<sub>RCD</sub> (max) limit ensures that t<sub>RAC</sub> (min) can be met. t<sub>RCD</sub> (max) is specified as a reference point only. If t<sub>RCD</sub> is greater than the specified t<sub>RCD</sub> (max) limit, then access time is controlled exclusively by t<sub>RAC</sub>.
  - ⑪ These parameters are referenced to CAS leading edge in read-write cycles and to WRITE leading edge in altered-write or read-modify-write cycles.
  - ⑫ t<sub>WCS</sub>, t<sub>CWD</sub> and t<sub>RWD</sub> are restrictive operating parameters in read-write and read-modify-write cycles only. If t<sub>WCS</sub> > t<sub>RCS</sub> (min), the cycle is an early write cycle and the data output will remain open circuit throughout the entire cycle. If t<sub>CWD</sub> > t<sub>CWD</sub> (min) and t<sub>RWD</sub> > t<sub>RWD</sub> (min), the cycle is a late write cycle and the data output will remain data read from the selected cell. If neither of the above conditions are met, the condition of the data out bit some time and until CAS goes back to V<sub>DD</sub> is indeterminate.
  - ⑬ Either t<sub>RRH</sub> or t<sub>RCH</sub> must be satisfied for a read cycle.






# μPD4164

$T_A = 0^\circ$  to  $+70^\circ\text{C}$ ;  $V_{CC} = +5V \pm 10\%$ ;  $V_{SS} = 0V$

## CAPACITANCE


PARAMETER	SYMBOL	LIMITS			UNIT	TEST CONDITIONS
		MIN	TYP	MAX		
Input Capacitance (A <sub>0</sub> -A <sub>7</sub> ), DIN	C <sub>I1</sub>		5	6	pF	
Input Capacitance RAS, CAS, WRITE	C <sub>I2</sub>			10	pF	
Output Capacitance (DOUT)	C <sub>O</sub>			7	pF	



PACKAGE OUTLINES  
μPD4164C

### Plastic

ITEM	MILLIMETERS	INCHES
A	19.4 MAX.	0.76 MAX.
B	0.81	0.03
C	2.54	0.10
D	0.5	0.02
E	17.78	0.70
F	1.3	0.051
G	2.54 MIN.	0.10 MIN.
H	0.5 MIN.	0.02 MIN.
I	4.05 MAX.	0.16 MAX.
J	4.56 MAX.	0.18 MAX.
K	7.62	0.30
L	8.4	0.25
M	0.25 -0.10 -0.05	0.01



μPD4164D

### Ceramic

ITEM	MILLIMETERS	INCHES
A	20.5 MAX.	0.81 MAX.
B	1.38	0.06
C	2.84	0.11
D	0.5	0.02
E	17.78	0.70
F	1.3	0.051
G	2.5 MIN.	0.14 MIN.
H	0.5 MIN.	0.02 MIN.
I	4.8 MAX.	0.18 MAX.
J	5.1 MAX.	0.20 MAX.
K	7.6	0.30
L	7.3	0.29
M	0.27	0.01

4164CS-9-80-CAT

## CD4069UBM/CD4069UBC Inverter Circuits

### General Description

The CD4069UB consists of six inverter circuits and is manufactured using complementary MOS (CMOS) to achieve wide power supply operating range, low power consumption, high noise immunity, and symmetric controlled rise and fall times.


This device is intended for all general purpose inverter applications where the special characteristics of the MM74C901, MM74C903, MM74C907, and CD4049A Hex Inverter/Buffers are not required. In those applications requiring larger noise immunity the MM74C14 or MM74C914 Hex Schmitt Trigger is suggested.

All inputs are protected from damage due to static discharge by diode clamps to  $V_{DD}$  and  $V_{SS}$ .


### Features

- Wide supply voltage range 3.0V to 15V
- High noise immunity 0.45  $V_{DD}$  typ.
- Low power TTL compatibility Fan out of 2 driving 74L or 1 driving 74LS
- Equivalent to MM54C04/MM74C04

### Schematic and Connection Diagram



### AC Test Circuits and Switching Time Waveforms



## TL082 Wide Bandwidth Dual JFET Input Operational Amplifier

### General Description


These devices are low cost, high speed, dual JFET input operational amplifiers with an internally trimmed input offset voltage (BI-FET II™ technology). They require low supply current yet maintain a large gain bandwidth product and fast slew rate. In addition, well matched high voltage JFET input devices provide very low input bias and offset currents. The TL082 is pin compatible with the standard LM1558 allowing designers to immediately upgrade the overall performance of existing LM1558 and most LM358 designs.

These amplifiers may be used in applications such as high speed integrators, fast D/A converters, sample and hold circuits and many other circuits requiring low input offset voltage, low input bias current, high input impedance, high slew rate and wide bandwidth. The devices also exhibit low noise and offset voltage drift.

### Features


- Internally trimmed offset voltage 15 mV
- Low input bias current 50 pA
- Low input noise voltage 16nV/√Hz
- Low input noise current 0.01 pA/√Hz
- Wide gain bandwidth 4 MHz
- High slew rate 13 V/μs
- Low supply current 3.6 mA
- High input impedance 10<sup>12</sup>Ω
- Low total harmonic distortion  $A_V = 10$ ,  $R_L = 10k$ ,  $V_O = 20 V_p - p$ ,  $BW = 20 \text{ Hz} - 20 \text{ kHz}$  <0.02%
- Low 1/f noise corner 50 Hz
- Fast settling time to 0.01% 2 μs

### Typical Connection



TL/H/8357-1


### Connection Diagram



TL/H/8357-3

Order Number TL082CM or TL082CP  
See NS Package Number M08A or N08E

### Simplified Schematic



TL/H/8357-2

BI-FET II™ is a trademark of National Semiconductor Corp.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## MM54HC4075/MM74HC4075 Triple 3-Input OR Gate


### General Description

These OR gates utilize advanced silicon-gate CMOS technology to achieve operating speeds similar to LS-TTL gates with the low power consumption of standard CMOS integrated circuits. All gates have buffered outputs, providing high noise immunity and the ability to drive 10 LS-TTL loads. The 54HC/74HC logic family is functionally as well as pin-out compatible with the standard 54LS/74LS logic family. The 54HC4075/74HC4075 is functionally equivalent and pin-out compatible with the CD4075B and MC14075B metal gate CMOS devices. All inputs are protected from damage due to static discharge by internal diode clamps to  $V_{CC}$  and ground.

### Features

- Typical propagation delay: 11 ns
- Wide power supply range: 2V–6V
- Low quiescent current: 20  $\mu\text{A}$  maximum (74HC Series)
- Low input current: 1  $\mu\text{A}$  maximum
- Fanout of 10 LS-TTL loads

### Connection Diagram



TU/F/5155-1

Order Number MM54HC4075 or MM74HC4075

# LM13600 Dual Operational Transconductance Amplifiers with Linearizing Diodes and Buffers

## General Description

The LM13600 series consists of two current controlled transconductance amplifiers each with differential inputs and a push-pull output. The two amplifiers share common supplies but otherwise operate independently. Linearizing diodes are provided at the inputs to reduce distortion and allow higher input levels. The result is a 10 dB signal-to-noise improvement referenced to 0.5 percent THD. Controlled impedance buffers which are especially designed to complement the dynamic range of the amplifiers are provided.

- Excellent matching between amplifiers
- Linearizing diodes
- Controlled impedance buffers
- High output signal-to-noise ratio


## Applications

- Current-controlled amplifiers
- Current-controlled impedances
- Current-controlled filters
- Current-controlled oscillators
- Multiplexers
- Timers
- Sample and hold circuits

## Features

- $g_m$  adjustable over 6 decades
- Excellent  $g_m$  linearity

## Connection Diagram



Top View

Order Number LM13600M, LM13600N or LM13600AN  
See NS Package Number M16A or N16A

TL/H/7980-2

LM13600 Dual Operational Transconductance Amplifiers with Linearizing Diodes and Buffers

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Voltage Controlled Filters (Continued)




FIGURE 12. Voltage Controlled Hi-Pass Filter

TL/H/7980-19




FIGURE 13. Voltage Controlled 2-Pole Butterworth Lo-Pass Filter

TL/H/7980-20




FIGURE 14. Voltage Controlled State Variable Filter

TL/H/7980-21

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## CD4528BM/CD4528BC Dual Monostable Multivibrator


### General Description

The CD4528B is a dual monostable multivibrator. Each device is retriggerable and resettable. Triggering can occur from either the rising or falling edge of an input pulse, resulting in an output pulse over a wide range of widths. Pulse duration and accuracy are determined by external timing components  $R_x$  and  $C_x$ .


### Features

- Wide supply voltage range 3.0V to 18V
- Separate reset available
- Quiescent current = 5.0 nA/package (typ.) at 5.0  $V_{DC}$
- Diode protection on all inputs
- Retriggerable from leading or trailing edge pulse
- Capable of driving two low-power TTL loads or one low-power Schottky TTL load over the rated temperature range

### Connection Diagrams







TL/F/5998-1





TL/F/5998-2

Top View  
Order Number CD4528B

### Truth Table

Clear	Inputs		Outputs	
	A	B	Q	Q
L	X	X	L	H
X	H	X	L	H
X	X	L	L	H
H	L	↓		
H	↑	H		

- H = High Level
- L = Low Level
- ↑ = Transition from Low to High
- ↓ = Transition from High to Low
-  = One High Level Pulse
-  = One Low Level Pulse
- X = Irrelevant

**CD4071BM/CD4071BC**  
**Quad 2-Input OR Buffered B Series Gate**  
**CD4081BM/CD4081BC**  
**Quad 2-Input AND Buffered B Series Gate**

**General Description**

These quad gates are monolithic complementary MOS (CMOS) integrated circuits constructed with N- and P-channel enhancement mode transistors. They have equal source and sink current capabilities and conform to standard B series output drive. The devices also have buffered outputs which improve transfer characteristics by providing very high gain.



All inputs protected against static discharge with diodes to  $V_{DD}$  and  $V_{SS}$ .

**Features**

- Low power TTL compatibility
- 5V-10V-15V parametric ratings
- Symmetrical output characteristics
- Maximum input leakage 1  $\mu$ A at 15V over full temperature range

Fan out of 2 driving 74L or 1 driving 74LS

**Connection Diagrams**



Order Number CD4071B or CD4081B

**CD4071BM/CD4071BC Quad 2-Input OR Buffered B Series Gate**  
**CD4081BM/CD4081BC Quad 2-Input AND Buffered B Series Gate**

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# CD4024BM/CD4024BC 7-Stage Ripple Carry Binary Counter


## General Description

The CD4024BM/CD4024BC is a 7-stage ripple-carry binary counter. Buffered outputs are externally available from stages 1 through 7. The counter is reset to its logical "0" stage by a logical "1" on the reset input. The counter is advanced one count on the negative transition of each clock pulse.

## Features


- Wide supply voltage range 3.0V to 15V
- High noise immunity 0.45 V<sub>DD</sub> (typ.)
- Low power TTL compatibility Fan out of 2 driving 74L or 1 driving 74LS
- High speed 12 MHz (typ.)
- input pulse rate V<sub>DD</sub> - V<sub>SS</sub> = 10V
- Fully static operation

## Connection Diagram




Top View

## Schematic Diagrams



### Input Logic



Flip-flop logic (1 of 7 identical stages).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# CD4017BM/CD4017BC Decade Counter/Divider with 10 Decoded Outputs

## CD4022BM/CD4022BC Divide-by-8 Counter/Divider with 8 Decoded Outputs

### General Description

The CD4017BM/CD4017BC is a 5-stage divide-by-10 Johnson counter with 10 decoded outputs and a carry out bit.

The CD4022BM/CD4022BC is a 4-stage divide-by-8 Johnson counter with 8 decoded outputs and a carry-out bit.

These counters are cleared to their zero count by a logical "1" on their reset line. These counters are advanced on the positive edge of the clock signal when the clock enable signal is in the logical "0" state.

The configuration of the CD4017BM/CD4017BC and CD4022BM/CD4022BC permits medium speed operation and assures a hazard free counting sequence. The 10/8 decoded outputs are normally in the logical "0" state and go to the logical "1" state only at their respective time slot. Each decoded output remains high for 1 full clock cycle. The carry-out signal completes a full cycle for every 10/8 clock input cycles and is used as a ripple carry signal to any succeeding stages.

### Features


- Wide supply voltage range
- High noise immunity
- Low power
- TTL compatibility
- Medium speed operation
- Low power
- Fully static operation

3.0V to 15V  
0.45 V<sub>DD</sub> (typ.)  
Fan out of 2 driving 74L  
or 1 driving 74LS  
5.0 MHz (typ.)  
with 10V V<sub>DD</sub>  
10 μW (typ.)

### Applications

- Automotive
- Instrumentation
- Medical electronics
- Alarm systems
- Industrial electronics
- Remote metering

### Connection Diagrams



## CD4013BM/CD4013BC Dual D Flip-Flop

### General Description

The CD4013B dual D flip-flop is a monolithic complementary MOS (CMOS) integrated circuit constructed with N- and P-channel enhancement mode transistors. Each flip-flop has independent data, set, reset, and clock inputs and "Q" and "Q̄" outputs. These devices can be used for shift register applications, and by connecting "Q̄" output to the data input, for counter and toggle applications. The logic level present at the "D" input is transferred to the Q output during the positive-going transition of the clock pulse. Setting or resetting is independent of the clock and is accomplished by a high level on the set or reset line respectively.

### Features


- Wide supply voltage range
- High noise immunity
- Low power TTL compatibility

3.0V to 15V  
0.45 V<sub>DD</sub> (typ.)  
fan out of 2 driving 74L  
or 1 driving 74LS

### Applications

- Automotive
- Data terminals
- Instrumentation
- Medical electronics
- Alarm system
- Industrial electronics
- Remote metering
- Computers

### Connection Diagram



### Truth Table

CL <sup>†</sup>	D	R	S	Q	Q̄
—	0	0	0	0	1
—	1	0	0	1	0
—	x	0	0	Q	Q̄
x	x	1	0	0	1
x	x	0	1	1	0
x	x	1	1	1	1

No change  
† = Level change  
x = Don't care case

CD4013BM/CD4013BC Dual D Flip-Flop

## CD4008BM/CD4008BC 4-Bit Full Adder

### General Description


The CD4008B types consist of four full-adder stages with fast look-ahead carry provision from stage to stage. Circuitry is included to provide a fast "parallel-carry-out" bit to permit high-speed operation in arithmetic sections using several CD4008B's. CD4008B inputs include the four sets of bits to be added, A1 to A4 and B1 to B4, in addition to the "Carry in" bit from a previous section. CD4008B outputs include the four sum bits, S1 and S4, in addition to the high-speed "parallel-carry-out" which may be utilized at a succeeding CD4008B section.

### Features

- Wide supply voltage range 3.0V to 15V
- High noise immunity 0.45 V<sub>CC</sub> (typ.)
- Low power TTL compatibility Fan out of 2 driving 74L or 1 driving 74LS
- 4 sum outputs plus parallel look-ahead carry-output
- Quiescent current specified to 15V
- Maximum input leakage of 1 μA at 15V (full package temperature range)

All inputs are protected from damage due to static discharge by diode clamps to V<sub>DD</sub> and GND.


### Block Diagram



### Truth Table

A <sub>i</sub>	B <sub>i</sub>	C <sub>i</sub>	C <sub>0</sub>	SUM
0	0	0	0	0
1	0	0	0	1
0	1	0	0	1
1	1	0	1	0
0	0	1	0	1
1	0	1	1	0
0	1	1	1	0
1	1	1	1	1

### Connection Diagram



Order Number CD4008B

# 74VHC4066 Quad Analog Switch

## General Description

These devices are digitally controlled analog switches utilizing advanced silicon-gate CMOS technology. These switches have low "on" resistance and low "off" leakages. They are bidirectional switches, thus any analog input may be used as an output and visa-versa. Also the '4066 switches contain linearization circuitry which lowers the "on" resistance and increases switch linearity. The '4066 devices allow control of up to 12V (peak) analog signals with digital control signals of the same range. Each switch has its own control input which disables each switch when low. All analog inputs and outputs and digital inputs are pro-

tected from electrostatic damage by diodes to V<sub>CC</sub> and ground.

## Features

- Typical switch enable time: 15 ns
- Wide analog input voltage range: 0–12V
- Low "on" resistance: 30 typ. ('4066)
- Low quiescent current: 80 μA maximum (74VHC)
- Matched switch characteristics
- Individual switch controls
- Pin and function compatible with the 74HC4066


Commercial	Package Number	Package Description
74VHC4066M	M14A	14-Lead Molded JEDEC SOIC (.150" Wide)
74VHC4066WM	M14B	14-Lead Molded JEDEC SOIC (.300" Wide)
74VHC4066N	N14A	14-Lead Molded DIP

Note: Surface mount packages are also available on Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.

## Truth Table

Input	Switch
CTL	I/O–O/I
L	"OFF"
H	"ON"


## Connection Diagram



TL/F/11677-1

Top View

## Schematic Diagram



TL/F/11677-2

# 74VHC4040 12-Stage Binary Counter

## General Description

The VHC4040 is an advanced high-speed CMOS device fabricated with silicon gate CMOS technology. It achieves the high-speed operation similar to equivalent Bipolar Schottky TTL while maintaining the CMOS low power dissipation. The VHC4040 is a 12-stage counter which increments on the negative edge of the input clock and all outputs are reset to a low level by applying a logical high on the reset input. An input protection circuit insures that 0V to 7V can be applied to the inputs without regard to the supply voltage. This device can be used to interface 5V to 3V systems and two supply systems such as battery backup. This circuit prevents device destruction due to mismatched supply and input voltages.

## Features



- High speed
- Low power dissipation:  $I_{CC} = 4 \mu A$  (max) at  $T_A = 25^\circ C$
- High noise immunity:  $V_{NIH} = V_{NIL} = 28\% V_{CC}$  (min)
- All inputs are equipped with a power down protection function
- Balanced propagation delays:  $t_{PLH} \approx t_{PHL}$
- Wide operating voltage range:  $V_{CC} (opr) = 2V \sim 5.5V$
- Low noise:  $V_{OLP} = 0.8V$  (max)
- Pin and function compatible with 74HC4040

74VHC4040 12-Stage Binary Counter


Commercial	Package Number	Package Description
74VHC4040M	M16A	16-Lead Molded JEDEC SOIC
74VHC4040N	N16E	16-Lead Molded DIP

Note: Surface mount packages are also available on Tape and Reel. Specify by appending the suffix letter 'X' to the ordering code.

## Logic Symbols




## Connection Diagram




Pin Names	Description
$Q_0 - Q_{11}$	Flip-Flop Outputs
$\overline{CP}$	Negative Edged Triggered Clock
MR	Master Reset

# Logic Diagram



TU/F/11641-4

# Timing Diagram



TL/F/11641-5

## 74VHC4046 CMOS Phase Lock Loop

### General Description

The 74VHC4046 is a low power phase lock loop utilizing advanced silicon-gate CMOS technology to obtain high frequency operation both in the phase comparator and VCO sections. This device contains a low power linear voltage controlled oscillator (VCO), a source follower, and three phase comparators. The three phase comparators have a common signal input and a common comparator input. The signal input has a self biasing amplifier allowing signals to be either capacitively coupled to the phase comparators with a small signal or directly coupled with standard input logic levels. This device is similar to the CD4046 except that the Zener diode of the metal gate CMOS device has been replaced with a third phase comparator.

Phase Comparator I is an exclusive OR (XOR) gate. It provides a digital error signal that maintains a 90 phase shift between the VCO's center frequency and the input signal (50% duty cycle input waveforms). This phase detector is more susceptible to locking onto harmonics of the input frequency than phase comparator I, but provides better noise rejection.

Phase comparator III is an SR flip-flop gate. It can be used to provide the phase comparator functions and is similar to the first comparator in performance.

Phase comparator II is an edge sensitive digital sequential network. Two signal outputs are provided, a comparator output and a phase pulse output. The comparator output is a TRI-STATE® output that provides a signal that locks the VCO output signal to the input signal with 0 phase shift between them. This comparator is more susceptible to noise throwing the loop out of lock, but is less likely to lock onto harmonics than the other two comparators.

In a typical application any one of the three comparators feed an external filter network which in turn feeds the VCO input. This input is a very high impedance CMOS input which also drives the source follower. The VCO's operating frequency is set by three external components connected to the C1A, C1B, R1 and R2 pins. An inhibit pin is provided to disable the VCO and the source follower, providing a method of putting the IC in a low power state.

The source follower is a MOS transistor whose gate is connected to the VCO input and whose drain connects the Demodulator output. This output normally is used by tying a resistor from pin 10 to ground, and provides a means of looking at the VCO input without loading down modifying the characteristics of the PLL filter.

### Features


- Low dynamic power consumption (V<sub>CC</sub> = 4.5V)
- Maximum VCO operating frequency: 12 MHz  
(V<sub>CC</sub> = 4.5V)
- Fast comparator response time (V<sub>CC</sub> = 4.5V)
  - Comparator I: 25 ns
  - Comparator II: 30 ns
  - Comparator III: 25 ns
- VCO has high linearity and high temperature stability
- Pin and function compatible with the 74HC4046

Commercial	Package Number	Package Description
74VHC4046M	M16A	16-Lead Molded JEDEC SOIC
74VHC4046N	N16E	16-Lead Molded DIP

Note: Surface mount packages are also available on Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.


TRI-STATE® is a registered trademark of National Semiconductor Corporation.

## Block and Connection Diagrams



TL/F11675-1

Pin Assignment for SOIC and PDIP



TL/F11675-2

# COMPANDOR

NE570/571/SA571

## DESCRIPTION

The NE570/571 is a versatile low cost dual gain control circuit in which either channel may be used as a dynamic range compressor or expander. Each channel has a full wave rectifier to detect the average value of the signal; a linearized, temperature compensated variable gain cell; and an operational amplifier.

The NE570/571 is well suited for use in cellular radio and radio communications systems, modems, telephone, and satellite broadcast/receive audio systems.

## FEATURES

- Complete compressor and expander in 1 IC
- Temperature compensated
- Greater than 110dB dynamic range
- Operates down to 6Vdc
- System levels adjustable with external components
- Distortion may be trimmed out

## CIRCUIT DESCRIPTION

The NE570/571 compandor building blocks, as shown in the block diagram, are a full wave rectifier, a variable gain cell, an operational amplifier and a bias system. The arrangement of these blocks in the IC result in a circuit which can perform well with few external components, yet can be adapted to many diverse applications.

The full wave rectifier rectifies the input current which flows from the rectifier input, to an internal summing node which is biased at  $V_{REF}$ . The rectified current is averaged on an external filter capacitor tied to the  $C_{RECT}$  terminal, and the average value of the input current controls the gain of the variable gain cell. The gain will thus be proportional to the average value of the input signal for capacitively coupled voltage inputs as shown in the following equation. Note that for capacitively coupled inputs there is no offset voltage capable of producing a gain error. The only error will come from the bias current of the rectifier (supplied internally) which is less than  $1\mu A$ .

$$G \approx \frac{|V_{IN} - V_{REF}|_{avg.}}{R_1}$$

or

$$G \approx \frac{|V_{IN}|_{avg.}}{R_1}$$


The speed with which gain changes to follow changes in input signal levels is determined by the rectifier filter capacitor. A small capacitor will yield rapid response but will not fully filter low frequency signals. Any ripple on the gain control signal will modulate the signal passing through the variable gain cell. In an expander or com-

1 Supplied only in large SO (Small Outline) package.

## APPLICATIONS

- Cellular radio
- Telephone trunk compandor—570
- Telephone subscriber compandor—571
- High level limiter
- Low level expander—noise gate
- Dynamic noise reduction systems
- Voltage controlled amplifier
- Dynamic filters

## PIN CONFIGURATION




- NOTES:
1. SOL - Released in Large SO package only
  2. SOL and non-standard pinout.
  3. SO and non-standard pinouts.

## ABSOLUTE MAXIMUM RATINGS

PARAMETER	RATING	UNIT
Positive supply		Vdc
570	24	
571	18	
$T_A$ Operating temperature range		°C
NE	0 to 70	
SA	-40 to +85	
PD Power dissipation	400	mW

## BLOCK DIAGRAM



pressor application, this would lead to third harmonic distortion, so there is a tradeoff to be made between fast attack and decay times, and distortion. For step changes in amplitude, the change in gain with time is shown by this equation.

$$G(t) = (G_{initial} - G_{final}) e^{-t/\tau} + G_{final}$$

$$\tau = 10K \times C_{RECT}$$

The variable gain cell is a current in, current out device with the ratio  $I_{OUT}/I_{IN}$  controlled by the rectifier.  $I_{IN}$  is the current which flows from the  $\Delta G$  input to an internal summing node biased at  $V_{REF}$ . The following equation applies for capacitively coupled inputs. The output current,  $I_{OUT}$ , is fed to the summing node of the op amp.

$$I_{IN} \cdot \frac{V_{IN} - V_{REF}}{R_1} = \frac{V_{OUT}}{R_2}$$

A compensation scheme built into the  $\Delta G$  cell compensates for temperature, and cancels out odd harmonic distortion. The only distortion which remains is even harmonics, and they exist only because of internal offset voltages. The THD trim terminal provides a means for nulling the internal offsets for low distortion operation.

The operational amplifier (which is internally compensated) has the non-inverting input tied to  $V_{REF}$ , and the inverting input connected to the  $\Delta G$  cell output as well as brought out externally. A resistor,  $R_3$ , is brought out from the summing node and allows compressor or expander gain to be determined only by internal components.

Signetics

5

# COMPANDOR


NE570/571/SA571

The output stage is capable of  $\pm 20\text{mA}$  output current. This allows a  $+13\text{dBm}$  (3.5V rms) output into a  $300\Omega$  load which, with a series resistor and proper transformer, can result in  $-13\text{dBm}$  with a  $600\Omega$  output impedance.


A band gap reference provides the reference voltage for all summing nodes, a regulated supply voltage for the rectifier and  $\Delta G$  cell, and a bias current for the  $\Delta G$  cell. The low tempo of this type of reference provides very stable biasing over a wide temperature range.

The typical performance characteristics illustration shows the basic input-output transfer curve for basic compressor or expander circuits.

## TYPICAL PERFORMANCE CHARACTERISTICS



## TYPICAL TEST CIRCUIT



DC ELECTRICAL CHARACTERISTICS  $T_A = 25^\circ\text{C}$ ,  $V_{CC} = 15$  Except where indicated, the 571 specifications are identical to 570

PARAMETER	TEST CONDITIONS	NE570			NE/SA571 <sup>5</sup>			UNIT
		Min	Typ	Max	Min	Typ	Max	
$V_{CC}$ Supply voltage		6		24	6		18	V
$I_{CC}$ Supply current	No signal		3.2	4.8		3.2	4.8	mA
Output current capability		$\pm 20$			$\pm 20$			mA
Output slew rate			$\pm 5$			$\pm 5$		V/us
Gain cell distortion <sup>2</sup>	Untrimmed		3	1.0		.5	2.0	%
	Trimmed		.05			1		%
Resistor tolerance			$\pm 5$	$\pm 15$		$\pm 5$	$\pm 15$	%
Internal reference voltage		1.7	1.8	1.9	1.65	1.8	1.95	V
Output dc shift <sup>3</sup>	Untrimmed		$\pm 20$	$\pm 50$		$\pm 30$	$\pm 100$	mV
Expander output noise	No signal, 15Hz-20kHz <sup>1</sup>		20	45		20	60	$\mu\text{V}$
Unity gain level		-1	0	-1	-1.5	0	-1.5	dBm
Gain change <sup>2,4</sup>	$-40^\circ\text{C} < T < 70^\circ\text{C}$		$\pm 1$			$\pm 1$		dB
	$0^\circ\text{C} < T < 70^\circ\text{C}$		$\pm 1$	$\pm 2$		$\pm 1$	$\pm 4$	dB
Reference drift <sup>4</sup>	$-40^\circ\text{C} < T < 70^\circ\text{C}$		-2, -25	-10, -40		-2, -25	+20, -50	mV
	$0^\circ\text{C} < T < 70^\circ\text{C}$		$\pm 5$	$\pm 10$		$\pm 5$	$\pm 20$	mV
Resistor drift <sup>4</sup>	$-40^\circ\text{C} < T < 70^\circ\text{C}$		-8, -0					%
	$0^\circ\text{C} < T < 70^\circ\text{C}$		-1, -0					%
Tracking error (measured relative to value at unity gain) equals $[V_O - V_O(\text{unity gain})] \text{ dB} - V_2 \text{ dBm}$	Rectifier input, $V_2 = V_2 = +6\text{dBm}$ , $V_1 = 0\text{dB}$ $V_2 = -30\text{dBm}$ , $V_1 = 0\text{dB}$		$\pm 2$			-2	-1, +1.5	dB
Channel Separation		60				60		dB

### NOTES

1. Input to  $V_1$  and  $V_2$  grounded.
2. Measured at  $0\text{dBm}$ ,  $1\text{kHz}$ .
3. Expander ac input change from no signal to  $0\text{dBm}$ .
4. Relative to value at  $T_A = 25^\circ\text{C}$ .
5. Electrical characteristics for the SA571 only are specified over  $-40$  to  $+85^\circ\text{C}$  temperature range.

**TL071, TL071A, TL071B, TL072  
TL072A, TL072B, TL074, TL074A, TL074B**  
**LOW-NOISE JFET-INPUT OPERATIONAL AMPLIFIERS**  
SLOS080C – SEPTEMBER 1978 – REVISED AUGUST 1994

**15 DEVICES COVER COMMERCIAL, INDUSTRIAL,  
AND MILITARY TEMPERATURE RANGES**

- Low Power Consumption
- Wide Common-Mode and Differential Voltage Ranges
- Low Input Bias and Offset Currents
- Output Short-Circuit Protection
- Low Total Harmonic Distortion  
0.003% Typ
- Low Noise  
 $V_n = 18 \text{ nV}/\sqrt{\text{Hz}}$  Typ at  $f = 1 \text{ kHz}$
- High Input Impedance . . . JFET Input Stage
- Internal Frequency Compensation
- Latch-Up-Free Operation
- High Slew Rate . . . 13 V/ $\mu\text{s}$  Typ
- Common-Mode Input Voltage Range  
Includes  $V_{CC+}$

**description**

The JFET-input operational amplifiers in the TL07\_ series are designed as low-noise versions of the TL08\_ series amplifiers with low input bias and offset currents and fast slew rate. The low harmonic distortion and low noise make the TL07\_ series ideally suited for high-fidelity and audio preamplifier applications. Each amplifier features JFET inputs (for high input impedance) coupled with bipolar output stages integrated on a single monolithic chip.

The C-suffix devices are characterized for operation from 0°C to 70°C. The I-suffix devices are characterized for operation from -40°C to 85°C. The M-suffix devices are characterized for operation over the full military temperature range of -55°C to 125°C.

**AVAILABLE OPTIONS**

T <sub>A</sub>	V <sub>IO</sub> max AT 25°C	PACKAGE							
		SMALL OUTLINE (D)†	CHIP CARRIER (FK)	CERAMIC DIP (J)	CERAMIC DIP (JG)	PLASTIC DIP (N)	PLASTIC DIP (P)	TSSOP PACKAGE (PW)	FLAT PACKAGE (W)
0°C to 70°C	10 mV	TL071CD	—	—	—	—	TL071CP	TL071CPWLE	—
	6 mV	TL071ACD	—	—	—	—	TL071ACP	—	—
	3 mV	TL071BCD	—	—	—	—	TL071BCP	—	—
	10 mV	TL072CD	—	—	—	—	TL072CP	TL072CPWLE	—
	6 mV	TL072ACD	—	—	—	—	TL072ACP	—	—
	3 mV	TL072BCD	—	—	—	—	TL072BCP	—	—
	10 mV	TL074CD	—	—	—	TL074CN	—	TL074CPWLE	—
	6 mV	TL074ACD	—	—	—	TL074ACN	—	—	—
	3 mV	TL074BCD	—	—	—	TL074BCN	—	—	—
-40°C to 85°C	6 mV	TL071ID TL072ID TL074ID	—	—	—	— — TL074IN	TL071IP TL072P —	—	—
-55°C to 125°C	6 mV 6 mV 9 mV	—	TL071MFK TL072MFK TL074MFK	— — TL074MJ	TL071MJG TL072MJG —	—	—	—	— — TL074MW


† The D package is available taped and reeled. Add the suffix R to the device type (e.g., TL071CDR). The PW package is only available left-ended taped and reeled (e.g., TL072CPWLE).

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเพื่อการศึกษาเท่านั้น อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


# TL071, TL071A, TL071B, TL072 TL072A, TL072B, TL074, TL074A, TL074B LOW-NOISE JFET-INPUT OPERATIONAL AMPLIFIERS

SLOS080C - SEPTEMBER 1978 - REVISED AUGUST 1994


TL071, TL071A, TL071B  
D, JG, P, OR PW PACKAGE  
(TOP VIEW)




TL072, TL072A, TL072B  
D, JG, P, OR PW PACKAGE  
(TOP VIEW)




TL074, TL074A, TL074B  
D, J, N, OR PW PACKAGE  
TL074...W PACKAGE  
(TOP VIEW)




TL071  
FK PACKAGE  
(TOP VIEW)



TL072  
FK PACKAGE  
(TOP VIEW)





TL074  
FK PACKAGE  
(TOP VIEW)




NC - No internal connection

## symbols



TL071, TL071A, TL071B, TL072A, TL072B, TL074, TL074A, TL074B  
 LOW-NOISE JFET-INPUT OPERATIONAL AMPLIFIERS  
 SLOS080C - SEPTEMBER 1978 - REVISED AUGUST 1994

schematic (each amplifier)



All component values shown are nominal.

COMPONENT COUNT†			
COMPONENT TYPE	TL071	TL072	TL074
Resistors	11	22	44
Transistors	14	28	56
JFET	2	4	6
Diodes	1	2	4
Capacitors	1	2	4
epi-FET	1	2	4

† Includes bias and trim circuitry





**TL071, TL071A, TL071B, TL072**  
**TL072A, TL072B, TL074, TL074A, TL074B**  
**LOW-NOISE JFET-INPUT OPERATIONAL AMPLIFIERS**  
 SLOS080C - SEPTEMBER 1978 - REVISED AUGUST 1994

electrical characteristics,  $V_{CC} = \pm 15$  V (unless otherwise noted)

PARAMETER	TEST CONDITIONS†	TA‡	TL071C TL072C TL074C			TL071AC TL072AC TL074AC			TL071BC TL072BC TL074BC			TL071I TL072I TL074I			UNIT
			MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	MIN	TYP	MAX	
$V_{IO}$	$V_O = 0, R_S = 50 \Omega$	25°C	3	10	10	3	6	6	2	3	3	6	6	mV	
		Full range		13			7.5					8			
$\alpha_{VIO}$	$V_O = 0, R_S = 50 \Omega$	Full range	18			18			18			18		$\mu V/^\circ C$	
$I_{IO}$	$V_O = 0$	25°C	5	100	10	5	100	100	5	100	5	100	100	pA	
		Full range		10			2			2		2		nA	
$I_{IB}$	$V_O = 0$	25°C	65	200	7	65	200	200	65	200	65	200	200	pA	
		Full range		7			7			7		7		nA	
$V_{ICR}$	Common-mode input voltage range	25°C	$\pm 11$	-12 to 15		$\pm 11$	-12 to 15		$\pm 11$	-12 to 15		-12 to 15		V	
		25°C	$\pm 12$	$\pm 13.5$		$\pm 12$	$\pm 13.5$		$\pm 12$	$\pm 13.5$		$\pm 12$	$\pm 13.5$		V
$V_{OM}$	Maximum peak output voltage swing	Full range	$\pm 12$			$\pm 12$			$\pm 12$			$\pm 10$			
		25°C	25	200		25	200		25	200		25	200	V/mV	
$AVD$	Large-signal differential voltage amplification	Full range	15			15			15			25			
		25°C	3			3			3			3		MHz	
$r_i$	Input resistance	25°C	10 <sup>12</sup>			10 <sup>12</sup>			10 <sup>12</sup>			10 <sup>12</sup>		$\Omega$	
CMRR	Common-mode rejection ratio	25°C	70	100		75	100		75	100		75	100	dB	
KSVR	Supply-voltage rejection ratio ( $\Delta V_{CC} \pm \Delta V_{IO}$ )	25°C	70	100		80	100		80	100		80	100	dB	
I <sub>CC</sub>	Supply current (each amplifier)	25°C	1.4	2.5		1.4	2.5		1.4	2.5		1.4	2.5	mA	
$V_{O1}/V_{O2}$	Crosstalk attenuation	25°C	120			120			120			120		dB	

† All characteristics are measured under open-loop conditions with zero common-mode voltage unless otherwise specified.

‡ Full range is  $T_A = 0^\circ C$  to  $70^\circ C$  for TL07\_C, TL07\_AC, TL07\_BC and is  $T_A = -40^\circ C$  to  $85^\circ C$  for TL07\_I.

§ Input bias currents of a FET-input operational amplifier are normal junction reverse currents, which are temperature sensitive as shown in Figure 4. Pulse techniques must be used that will maintain the junction temperature as close to the ambient temperature as possible.



POST OFFICE BOX 6550 DALLAS, TEXAS 75264-0655

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

**TL071, TL071A, TL071B, TL072**  
**TL072A, TL072B, TL074, TL074A, TL074B**  
**LOW-NOISE JFET-INPUT OPERATIONAL AMPLIFIERS**

SLOS080C – SEPTEMBER 1978 – REVISED AUGUST 1994

operating characteristics,  $V_{CC\pm} = \pm 15\text{ V}$ ,  $T_A = 25^\circ\text{C}$

PARAMETER	TEST CONDITIONS	TL07xM			ALL OTHERS			UNIT
		MIN	TYP	MAX	MIN	TYP	MAX	
SR	Slew rate at unity gain $V_I = 10\text{ V}$ , $C_L = 100\text{ pF}$ , $R_L = 2\text{ k}\Omega$ , See Figure 1	5	13		8	13		$\text{V}/\mu\text{s}$
$t_r$	Rise time overshoot factor $V_I = 20\text{ mV}$ , $C_L = 100\text{ pF}$ , $R_L = 2\text{ k}\Omega$ , See Figure 1		0.1			0.1		$\mu\text{s}$
$V_n$	Equivalent input noise voltage $R_S = 20\ \Omega$	$f = 1\text{ kHz}$			18			$\text{nV}/\sqrt{\text{Hz}}$
		$f = 10\text{ Hz to } 10\text{ kHz}$			4			$\mu\text{V}$
$I_n$	Equivalent input noise current $R_S = 20\ \Omega$ , $f = 1\text{ kHz}$	0.01			0.01			$\text{pA}/\sqrt{\text{Hz}}$
THD	Total harmonic distortion $V_{O(\text{RMS})} = 10\text{ V}$ , $R_L \geq 2\text{ k}\Omega$ , $R_S \leq 1\text{ k}\Omega$ , $f = 1\text{ kHz}$	0.003%			0.003%			

**PARAMETER MEASUREMENT INFORMATION**




Figure 1. Unity-Gain Amplifier




Figure 2. Gain-of-10 Inverting Amplifier




Figure 3. Input Offset Voltage Null Circuit



**TL071, TL071A, TL071B, TL072  
TL072A, TL072B, TL074, TL074A, TL074B  
LOW-NOISE JFET-INPUT OPERATIONAL AMPLIFIERS**

SLOS080C – SEPTEMBER 1978 – REVISED AUGUST 1994

electrical characteristics,  $V_{CC\pm} = \pm 15\text{ V}$  (unless otherwise noted)

PARAMETER	TEST CONDITIONS†	$T_A$ ‡	TL071M TL072M			TL074M			UNIT
			MIN	TYP	MAX	MIN	TYP	MAX	
$V_{IO}$ Input offset voltage	$V_O = 0, R_S = 50\ \Omega$	25°C	3		6	3		9	mV
		Full range	9			15			
$\alpha_{IO}$ Temperature coefficient of input offset voltage	$V_O = 0, R_S = 50\ \Omega$	Full range	18			18			$\mu\text{V}/^\circ\text{C}$
$I_{IO}$ Input offset current	$V_O = 0$	25°C	5		100	5		100	pA
		Full range	20			20			nA
$I_{IB}$ Input bias current‡	$V_O = 0$	25°C	65		200	65		200	pA
		Full range	50			50			nA
$V_{ICR}$ Common-mode input voltage range		25°C	$\pm 11$	-12 to 15		$\pm 11$	-12 to 15	V	
$V_{OM}$ Maximum peak output voltage swing	$R_L = 10\ \text{k}\Omega$	25°C	$\pm 12$	$\pm 13.5$		$\pm 12$	$\pm 13.5$		V
	$R_L \geq 10\ \text{k}\Omega$	Full range	$\pm 12$			$\pm 12$			
	$R_L \geq 2\ \text{k}\Omega$		$\pm 10$			$\pm 10$			
$A_{VD}$ Large-signal differential voltage amplification	$V_O = \pm 10\ \text{V}, R_L \geq 2\ \text{k}\Omega$	25°C	35	200		35	200		V/mV
		Full range	15			15			
$B_1$ Unity-gain bandwidth	$T_A = 25^\circ\text{C}$		3			3			MHz
$r_i$ Input resistance	$T_A = 25^\circ\text{C}$		$10^{12}$			$10^{12}$			$\Omega$
CMRR Common-mode rejection ratio	$V_{IC} = V_{ICRmin}, V_O = 0, R_S = 50\ \Omega$	25°C	80	86		80	86		dB
$k_{SVR}$ Supply-voltage rejection ratio ( $\Delta V_{CC\pm}/\Delta V_{IO}$ )	$V_{CC} = \pm 9\ \text{V to } \pm 15\ \text{V}, V_O = 0, R_S = 50\ \Omega$	25°C	80	86		80	86		dB
$I_{CC}$ Supply current (each amplifier)	$V_O = 0, \text{ No load}$	25°C	1.4		2.5	1.4		2.5	mA
$V_{O1}/V_{O2}$ Crosstalk attenuation	$A_{VD} = 100$	25°C	120			120			dB

† Input bias currents of a FET-input operational amplifier are normal junction reverse currents, which are temperature sensitive as shown in Figure 4. Pulse techniques must be used that will maintain the junction temperature as close to the ambient temperature as possible.

‡ All characteristics are measured under open-loop conditions with zero common-mode voltage unless otherwise specified. Full range is  $T_A = -55^\circ\text{C to } 125^\circ\text{C}$ .



## 74VHC4046 CMOS Phase Lock Loop

### General Description

The 74VHC4046 is a low power phase lock loop utilizing advanced silicon-gate CMOS technology to obtain high frequency operation both in the phase comparator and VCO sections. This device contains a low power linear voltage controlled oscillator (VCO), a source follower, and three phase comparators. The three phase comparators have a common signal input and a common comparator input. The signal input has a self biasing amplifier allowing signals to be either capacitively coupled to the phase comparators with a small signal or directly coupled with standard input logic levels. This device is similar to the CD4046 except that the Zener diode of the metal gate CMOS device has been replaced with a third phase comparator.

Phase Comparator I is an exclusive OR (XOR) gate. It provides a digital error signal that maintains a 90 phase shift between the VCO's center frequency and the input signal (50% duty cycle input waveforms). This phase detector is more susceptible to locking onto harmonics of the input frequency than phase comparator I, but provides better noise rejection.

Phase comparator III is an SR flip-flop gate. It can be used to provide the phase comparator functions and is similar to the first comparator in performance.

Phase comparator II is an edge sensitive digital sequential network. Two signal outputs are provided, a comparator output and a phase pulse output. The comparator output is a TRI-STATE® output that provides a signal that locks the VCO output signal to the input signal with 0 phase shift between them. This comparator is more susceptible to noise throwing the loop out of lock, but is less likely to lock onto harmonics than the other two comparators.

In a typical application any one of the three comparators feed an external filter network which in turn feeds the VCO input. This input is a very high impedance CMOS input which also drives the source follower. The VCO's operating frequency is set by three external components connected to the C1A, C1B, R1 and R2 pins. An inhibit pin is provided to disable the VCO and the source follower, providing a method of putting the IC in a low power state.

The source follower is a MOS transistor whose gate is connected to the VCO input and whose drain connects the Demodulator output. This output normally is used by tying a resistor from pin 10 to ground, and provides a means of looking at the VCO input without loading down modifying the characteristics of the PLL filter.

### Features


- Low dynamic power consumption ( $V_{CC} = 4.5V$ )
- Maximum VCO operating frequency: 12 MHz  
( $V_{CC} = 4.5V$ )
- Fast comparator response time ( $V_{CC} = 4.5V$ )
  - Comparator I: 25 ns
  - Comparator II: 30 ns
  - Comparator III: 25 ns
- VCO has high linearity and high temperature stability
- Pin and function compatible with the 74HC4046

Commercial	Package Number	Package Description
74VHC4046M	M16A	16-Lead Molded JEDEC SOIC
74VHC4046N	N16E	16-Lead Molded DIP

Note: Surface mount packages are also available on Tape and Reel. Specify by appending the suffix letter "X" to the ordering code.


TRI-STATE® is a registered trademark of National Semiconductor Corporation.

## Block and Connection Diagrams



TL/F/11675-1

Pin Assignment for SOIC and PDIP



TL/F/11675-2

### Absolute Maximum Ratings (Notes 1 & 2)

Supply Voltage ( $V_{CC}$ )	-0.5 to + 7.0V
DC Input Voltage ( $V_{IN}$ )	-1.5 to $V_{CC}$ + 1.5V
DC Output Voltage ( $V_{OUT}$ )	-0.5 to $V_{CC}$ + 0.5V
Clamp Diode Current ( $I_{IK}, I_{OK}$ )	± 20 mA
DC Output Current per pin ( $I_{OUT}$ )	± 25 mA
DC $V_{CC}$ or GND Current, per pin ( $I_{CC}$ )	± 50 mA
Storage Temperature Range ( $T_{STG}$ )	-65°C + 150°C
Power Dissipation ( $P_D$ )	
(Note 3)	600 mW
S.O. Package only	500 mW
Lead Temperature ( $T_L$ )	
(Soldering 10 seconds)	260°C

### Operating Conditions

Supply Voltage ( $V_{CC}$ )	Min	Max	Units
	2	6	V
DC Input or Output Voltage	0	$V_{CC}$	V
( $V_{IN}, V_{OUT}$ )			
Operating Temp. Range ( $T_A$ )			
74VHC	-40	+ 85	°C
Input Rise or Fall Times			
( $t_r, t_f$ ) $V_{CC}=2.0V$		1000	ns
$V_{CC}=4.5V$		500	ns
$V_{CC}=6.0V$		400	ns

### DC Electrical Characteristics (Note 4)

Symbol	Parameter	Conditions	$V_{CC}$	$T_A = 25^\circ C$		74VHC $T_A = -40$ to $85^\circ C$		Units
				Typ	Guaranteed Limits			
$V_{IH}$	Minimum High Level Input Voltage		2.0V		1.5	1.5	V	
			4.5V		3.15	3.15	V	
			6.0V		4.2	4.2	V	
$V_{IL}$	Maximum Low Level Input Voltage		2.0V		0.5	0.5	V	
			4.5V		1.35	1.35	V	
			6.0V		1.8	1.8	V	
$V_{OH}$	Minimum High Level Output Voltage	$V_{IN} = V_{IH}$ or $V_{IL}$ $ I_{OUT}  \leq 20 \mu A$	2.0V	2.0	1.9	1.9	V	
			4.5V	4.5	4.4	4.4	V	
			6.0V	6.0	5.9	5.9	V	
		$V_{IN} = V_{IH}$ or $V_{IL}$ $ I_{OUT}  \leq 4.0$ mA $ I_{OUT}  \leq 5.2$ mA	4.5V	4.2	3.98	3.84	V	
			6.0V	5.7	5.48	5.34	V	
$V_{OL}$	Maximum Low Level Output Voltage	$V_{IN} = V_{IH}$ or $V_{IL}$ $ I_{OUT}  \leq 20 \mu A$	2.0V	0	0.1	0.1	V	
			4.5V	0	0.1	0.1	V	
			6.0V	0	0.1	0.1	V	
		$V_{IN} = V_{IH}$ or $V_{IL}$ $ I_{OUT}  \leq 4.0$ mA $ I_{OUT}  \leq 5.2$ mA	4.5V	0.2	0.26	0.33	V	
			6.0V	0.2	0.26	0.33	V	
$I_{IN}$	Maximum Input Current (Pins 3,5,9)	$V_{IN} = V_{CC}$ or GND	6.0V		± 0.1	± 1.0	μA	
$I_{IN}$	Maximum Input Current (Pin 14)	$V_{IN} = V_{CC}$ or GND	6.0V	20	50	80	μA	
$I_{OZ}$	Maximum TRI-STATE Output Leakage Current (Pin 13)	$V_{OUT} = V_{CC}$ or GND	6.0V		± 0.25	± 2.5	μA	
$I_{CC}$	Maximum Quiescent Supply Current	$V_{IN} = V_{CC}$ or GND $I_{OUT} = 0 \mu A$	6.0V	30	40	65	μA	
		$V_{IN} = V_{CC}$ or GND Pin 14 Open	6.0V	600	750	1200	μA	

Note 1: Maximum Ratings are those values beyond which damage to the device may occur.

Note 2: Unless otherwise specified all voltages are referenced to ground.

Note 3: Power Dissipation temperature derating — plastic "N" package: -12 mW/°C from 65°C to 85°C.


Note 4: For a power supply of 5V ± 10% the worst case output voltages ( $V_{OH}$  and  $V_{OL}$ ) occur for VHC at 4.5V. Thus the 4.5V values should be used when designing with this supply. Worst case  $V_{IH}$  and  $V_{IL}$  occur at  $V_{CC} = 5.5V$  and 4.5V respectively. (The  $V_{IH}$  value at 5.5V is 3.85V.) The worst case leakage current ( $I_{IN}$ ,  $I_{CC}$ , and  $I_{OZ}$ ) occur for CMOS at the higher voltage and so the 6.0V values should be used.

AC Electrical Characteristics $V_{CC} = 2.0$ to $6.0V$ , $C_L = 50$ pF, $t_r = t_f = 6$ ns (unless otherwise specified.)										
Symbol	Parameters	Conditions	$V_{CC}$	T = 25°C		74VHC	Units			
				Typ	Guaranteed Limits					
	AC Coupled Input Sensitivity, Signal In	C (series) = 100 pF $f_{IN} = 500$ kHz	2.0V	25	100	150	mV			
			4.5V	50	150	200	mV			
			6.0V	135	250	300	mV			
$A_o$ , $t_f$	Maximum Output Rise and Fall Time		2.0V	30	75	95	ns			
			4.5V	9	15	19	ns			
			6.0V	8	12	15	ns			
$C_{IN}$	Maximum Input Capacitance		7				pF			
<b>Phase Comparator I</b>										
$t_{PHL}$ , $t_{PLH}$	Maximum Propagation Delay		3.3V	65	117	146	ns			
			4.5V	25	40	50	ns			
			6.0V	20	34	43	ns			
<b>Phase Comparator II</b>										
$t_{PZL}$	Maximum TRI-STATE Enable Time		3.3V	75	130	160	ns			
			4.5V	25	45	56	ns			
			6.0V	22	38	48	ns			
$t_{PZH}$ , $t_{PHZ}$	Maximum TRI-STATE Enable Time		3.3V	88	140	175	ns			
			4.5V	30	48	60	ns			
			6.0V	25	41	51	ns			
$t_{PLZ}$	Maximum TRI-STATE Disable Time		3.3V	90	140	175	ns			
			4.5V	32	48	60	ns			
			6.0V	28	41	51	ns			
$t_{PHL}$ , $t_{PLH}$	Maximum Propagation Delay High to Low to Phase Pulses		3.3V	100	146	180	ns			
			4.5V	34	50	63	ns			
			6.0V	27	43	53	ns			
<b>Phase Comparator III</b>										
$t_{PHL}$ , $t_{PLH}$	Maximum Propagation Delay		3.3V	75	117	146	ns			
			4.5V	25	40	50	ns			
			6.0V	22	34	43	ns			
$C_{PD}$	Maximum Power Dissipation Capacitance	All Comparators $V_{IN} = V_{CC}$ and GND		130			pF			
<b>Voltage Controlled Oscillator (Specified to operate from <math>V_{CC} = 3.0V</math> to <math>6.0V</math>)</b>										
$f_{MAX}$	Maximum Operating Frequency	C1 = 50 pF R1 = 100Ω R2 = ∞ $V_{COin} = V_{CC}$	4.5V	7	4.5		MHz			
			6.0V	11	7		MHz			
			4.5V	12	6.0	14			MHz	
										C1 = 0 pF R1 = 100Ω $V_{COin} = V_{CC}$
	Duty Cycle			50			%			
<b>Demodulator Output</b>										
	Offset Voltage $V_{COin} - V_{dem}$	$R_S = 20$ kΩ	4.5V	0.75	1.3	1.5	V			
	Offset Variation	$R_S = 20$ kΩ $V_{COin} = 1.75V$ 2.25V 2.75V	4.5V	0.65 0.1 0.75			V			

## Typical Performance Characteristics


Typical Center Frequency  
vs R1, C1  $V_{CC} = 4.5V$

$V_{CQ_N} = V_{CC}/2$  R2=OPEN




Typical Center Frequency  
vs R1, C1  $V_{CC} = 6V$

$V_{CQ_N} = V_{CC}/2$  R2=OPEN




Typical Offset Frequency  
vs R2, C1  $V_{CC} = 4.5V$

$T=25^{\circ}C$   $V_{CQ_N} = GND$  R1=OPEN



Typical Offset Frequency  
vs R2, C1  $V_{CC} = 6V$

$T=25^{\circ}C$   $V_{CQ_N} = GND$  R1=OPEN



# CD4051BM/CD4051BC Single 8-Channel Analog Multiplexer/Demultiplexer

## CD4052BM/CD4052BC Dual 4-Channel Analog Multiplexer/Demultiplexer

### CD4053BM/CD4053BC Triple 2-Channel Analog Multiplexer/Demultiplexer

#### General Description

These analog multiplexers/demultiplexers are digitally controlled analog switches having low "ON" impedance and very low "OFF" leakage currents. Control of analog signals up to 15V<sub>p-p</sub> can be achieved by digital signal amplitudes of 3–15V. For example, if V<sub>DD</sub> = 5V, V<sub>SS</sub> = 0V and V<sub>EE</sub> = -5V, analog signals from -5V to +5V can be controlled by digital inputs of 0–5V. The multiplexer circuits dissipate extremely low quiescent power over the full V<sub>DD</sub>-V<sub>SS</sub> and V<sub>DD</sub>-V<sub>EE</sub> supply voltage ranges, independent of the logic state of the control signals. When a logical "1" is present at the inhibit input terminal all channels are "OFF".

CD4051BM/CD4051BC is a single 8-channel multiplexer having three binary control inputs, A, B, and C, and an inhibit input. The three binary signals select 1 of 8 channels to be turned "ON" and connect the input to the output.

CD4052BM/CD4052BC is a differential 4-channel multiplexer having two binary control inputs, A and B, and an inhibit input. The two binary input signals select 1 or 4 pairs of channels to be turned on and connect the differential analog inputs to the differential outputs.


CD4053BM/CD4053BC is a triple 2-channel multiplexer having three separate digital control inputs, A, B, and C, and

an inhibit input. Each control input selects one of a pair of channels which are connected in a single-pole double-throw configuration.

#### Features

- Wide range of digital and analog signal levels: digital 3–15V, analog to 15V<sub>p-p</sub>
- Low "ON" resistance: 80Ω (typ.) over entire 15V<sub>p-p</sub> signal-input range for V<sub>DD</sub>-V<sub>EE</sub> = 15V
- High "OFF" resistance: channel leakage of ±10 pA (typ.) at V<sub>DD</sub>-V<sub>EE</sub> = 10V
- Logic level conversion for digital addressing signals of 3–15V (V<sub>DD</sub>-V<sub>SS</sub> = 3–15V) to switch analog signals to 15 V<sub>p-p</sub> (V<sub>DD</sub>-V<sub>EE</sub> = 15V)
- Matched switch characteristics: ΔR<sub>ON</sub> = 5Ω (typ.) for V<sub>DD</sub>-V<sub>EE</sub> = 15V
- Very low quiescent power dissipation under all digital-control input and supply conditions: 1 μW (typ.) at V<sub>DD</sub>-V<sub>SS</sub> = V<sub>DD</sub>-V<sub>EE</sub> = 10V
- Binary address decoding on chip

#### Connection Diagrams



Order Number CD4051B, CD4052B, or CD4053B

CD4051BM/CD4051BC, CD4052BM/CD4052BC, CD4053BM/CD4053BC Analog Multiplexer/Demultiplexers

## Absolute Maximum Ratings

If Military/Aerospace specified devices are required, please contact the National Semiconductor Sales Office/Distributors for availability and specifications.

DC Supply Voltage ( $V_{DD}$ )	-0.5 $V_{DC}$ to +18 $V_{DC}$
Input Voltage ( $V_{IN}$ )	-0.5 $V_{DC}$ to $V_{DD} + 0.5 V_{DC}$
Storage Temperature Range ( $T_S$ )	-65°C to +150°C
Power Dissipation ( $P_D$ )	
Dual-In-Line	700 mW
Small Outline	500 mW
Lead Temp. ( $T_L$ ) (soldering, 10 sec.)	260°C

## Recommended Operating Conditions

DC Supply Voltage ( $V_{DD}$ )	+5 $V_{DC}$ to +15 $V_{DC}$
Input Voltage ( $V_{IN}$ )	0V to $V_{DD} V_{DC}$
Operating Temperature Range ( $T_A$ )	
4051BM/4052BM/4053BM	-55°C to +125°C
4051BC/4052BC/4053BC	-40°C to +85°C

## DC Electrical Characteristics (Note 2)

Symbol	Parameter	Conditions	-55°C		+25°			+125°C		Units
			Min	Max	Min	Typ	Max	Min	Max	
$I_{DD}$	Quiescent Device Current	$V_{DD} = 5V$ $V_{DD} = 10V$ $V_{DD} = 15V$		5			5		150	$\mu A$
				10			10		300	$\mu A$
				20			20		600	$\mu A$

## Signal Inputs ( $V_{IS}$ ) and Outputs ( $V_{OS}$ )

$R_{ON}$	"ON" Resistance (Peak for $V_{EE} \leq V_{IS} \leq V_{DD}$ )	$R_L = 10 k\Omega$ (any channel selected)	$V_{DD} = 2.5V$ , $V_{EE} = -2.5V$ or $V_{DD} = 5V$ , $V_{EE} = 0V$	800	270	1050	1300	$\Omega$
			$V_{DD} = 5V$ , $V_{EE} = -5V$ or $V_{DD} = 10V$ , $V_{EE} = 0V$	310	120	400	550	$\Omega$
			$V_{DD} = 7.5V$ , $V_{EE} = -7.5V$ or $V_{DD} = 15V$ , $V_{EE} = 0V$	200	80	240	320	$\Omega$
$\Delta R_{ON}$	$\Delta$ "ON" Resistance Between Any Two Channels	$R_L = 10 k\Omega$ (any channel selected)	$V_{DD} = 2.5V$ , $V_{EE} = -2.5V$ or $V_{DD} = 5V$ , $V_{EE} = 0V$		10			$\Omega$
			$V_{DD} = 5V$ , $V_{EE} = -5V$ or $V_{DD} = 10V$ , $V_{EE} = 0V$		10			$\Omega$
			$V_{DD} = 7.5V$ , $V_{EE} = -7.5V$ or $V_{DD} = 15V$ , $V_{EE} = 0V$		5			$\Omega$
	"OFF" Channel Leakage Current, any channel "OFF"	$V_{DD} = 7.5V$ , $O/I = \pm 7.5V$ , $I/O = 0V$	$V_{EE} = -7.5V$	$\pm 50$	$\pm 0.01$	$\pm 50$	$\pm 500$	nA
"OFF" Channel Leakage Current, all channels "OFF" (Common OUT/IN)	Inhibit = 7.5V	CD4051	$\pm 200$	$\pm 0.08$	$\pm 200$	$\pm 2000$	nA	
		CD4052	$\pm 200$	$\pm 0.04$	$\pm 200$	$\pm 2000$	nA	
		CD4053	$\pm 200$	$\pm 0.02$	$\pm 200$	$\pm 2000$	nA	

## Control Inputs A, B, C and Inhibit

$V_{IL}$	Low Level Input Voltage	$V_{EE} = V_{SS}$ $R_L = 1 k\Omega$ to $V_{SS}$ $I_{IS} < 2 \mu A$ on all OFF channels $V_{IS} = V_{DD}$ thru $1 k\Omega$ $V_{DD} = 5V$ $V_{DD} = 10V$ $V_{DD} = 15V$		1.5		1.5	1.5	V
				3.0		3.0	3.0	V
				4.0		4.0	4.0	V
$V_{IH}$	High Level Input Voltage	$V_{DD} = 5$ $V_{DD} = 10$ $V_{DD} = 15$	3.5		3.5		3.5	V
			7		7		7	V
			11		11		11	V

Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. Except for "Operating Temperature Range" they are not meant to imply that the devices should be operated at these limits. The table of "Electrical Characteristics" provides conditions for actual device operation.

Note 2: All voltages measured with respect to  $V_{SS}$  unless otherwise specified.

## DC Electrical Characteristics (Note 2) (Continued)

Symbol	Parameter	Conditions	-40°C		+25°C			+85°C		Units	
			Min	Max	Min	Typ	Max	Min	Max		
I <sub>IN</sub>	Input Current	V <sub>DD</sub> = 15V, V <sub>EE</sub> = 0V V <sub>IN</sub> = 0V		-0.1		-10	-5	-0.1		-1.0	μA
		V <sub>DD</sub> = 15V, V <sub>EE</sub> = 0V V <sub>IN</sub> = 15V		0.1		10	-5	0.1		1.0	μA
I <sub>DD</sub>	Quiescent Device Current	V <sub>DD</sub> = 5V		20						150	μA
		V <sub>DD</sub> = 10V		40						300	μA
		V <sub>DD</sub> = 15V		80						600	μA
<b>Signal Inputs (V<sub>IS</sub>) and Outputs (V<sub>OS</sub>)</b>											
R <sub>ON</sub>	"ON" Resistance (Peak for V <sub>EE</sub> ≤ V <sub>IS</sub> ≤ V <sub>DD</sub> )	R <sub>L</sub> = 10 kΩ (any channel selected)	V <sub>DD</sub> = 2.5V, V <sub>EE</sub> = -2.5V or V <sub>DD</sub> = 5V, V <sub>EE</sub> = 0V		850		270	1050		1200	Ω
			V <sub>DD</sub> = 5V, V <sub>EE</sub> = -5V or V <sub>DD</sub> = 10V, V <sub>EE</sub> = 0V		330		120	400		520	Ω
			V <sub>DD</sub> = 7.5V, V <sub>EE</sub> = -7.5V or V <sub>DD</sub> = 15V, V <sub>EE</sub> = 0V		210		80	240		300	Ω
ΔR <sub>ON</sub>	Δ"ON" Resistance Between Any Two Channels	R <sub>L</sub> = 10 kΩ (any channel selected)	V <sub>DD</sub> = 2.5V, V <sub>EE</sub> = -2.5V or V <sub>DD</sub> = 5V, V <sub>EE</sub> = 0V				10				Ω
			V <sub>DD</sub> = 5V, V <sub>EE</sub> = -5V or V <sub>DD</sub> = 10V, V <sub>EE</sub> = 0V				10				Ω
			V <sub>DD</sub> = 7.5V, V <sub>EE</sub> = -7.5V or V <sub>DD</sub> = 15V, V <sub>EE</sub> = 0V				5				Ω
	"OFF" Channel Leakage Current, any channel "OFF"	V <sub>DD</sub> = 7.5V, V <sub>EE</sub> = -7.5V O/I = ±7.5V, I/O = 0V		±50		±0.01	±50		±500	nA	
	"OFF" Channel Leakage Current, all channels "OFF" (Common OUT/IN)	Inhibit = 7.5V CD4051		±200		±0.08	±200		±2000	nA	
		V <sub>DD</sub> = 7.5V, V <sub>EE</sub> = -7.5V, O/I = 0V CD4052		±200		±0.04	±200		±2000	nA	
	I/O = ±7.5V CD4053		±200		±0.02	±200		±2000	nA		
<b>Control Inputs A, B, C and Inhibit</b>											
V <sub>IL</sub>	Low Level Input Voltage	V <sub>EE</sub> = V <sub>SS</sub> R <sub>L</sub> = 1 kΩ to V <sub>SS</sub> I <sub>IS</sub> < 2 μA on all OFF Channels V <sub>IS</sub> = V <sub>DD</sub> thru 1 kΩ									
		V <sub>DD</sub> = 5V		1.5				1.5		1.5	V
		V <sub>DD</sub> = 10V		3.0				3.0		3.0	V
		V <sub>DD</sub> = 15V		4.0				4.0		4.0	V
V <sub>IH</sub>	High Level Input Voltage	V <sub>DD</sub> = 5	3.5		3.5			3.5			V
		V <sub>DD</sub> = 10	7		7			7			V
		V <sub>DD</sub> = 15	11		11			11			V
I <sub>IN</sub>	Input Current	V <sub>DD</sub> = 15V, V <sub>EE</sub> = 0V V <sub>IN</sub> = 0V		-0.1		-10	-5	-0.1		-1.0	μA
		V <sub>DD</sub> = 15V, V <sub>EE</sub> = 0V V <sub>IN</sub> = 15V		0.1		10	-5	0.1		1.0	μA
<p>Note 1: "Absolute Maximum Ratings" are those values beyond which the safety of the device cannot be guaranteed. Except for "Operating Temperature Range" they are not meant to imply that the devices should be operated at these limits. The table of "Electrical Characteristics" provides conditions for actual device operation.</p> <p>Note 2: All voltages measured with respect to V<sub>SS</sub> unless otherwise specified.</p>											

**AC Electrical Characteristics\***  $T_A = 25^\circ\text{C}$ ,  $t_r = t_f = 20$  ns, unless otherwise specified.


Symbol	Parameter	Conditions	V <sub>DD</sub>	Min	Typ	Max	Units
t <sub>PZH</sub> , t <sub>PZL</sub>	Propagation Delay Time from Inhibit to Signal Output (channel turning on)	V <sub>EE</sub> = V <sub>SS</sub> = 0V	5V		600	1200	ns
		R <sub>L</sub> = 1 kΩ	10V		225	450	ns
		C <sub>L</sub> = 50 pF	15V		160	320	ns
t <sub>PHZ</sub> , t <sub>PLZ</sub>	Propagation Delay Time from Inhibit to Signal Output (channel turning off)	V <sub>EE</sub> = V <sub>SS</sub> = 0V	5V		210	420	ns
		R <sub>L</sub> = 1 kΩ	10V		100	200	ns
		C <sub>L</sub> = 50 pF	15V		75	150	ns
C <sub>IN</sub>	Input Capacitance Control Input Signal Input (IN/OUT)				5	7.5	pF
					10	15	pF
C <sub>OUT</sub>	Output Capacitance (common OUT/IN)						
	CD4051 CD4052 CD4053	V <sub>EE</sub> = V <sub>SS</sub> = 0V	10V 10V 10V		30 15 8		pF pF pF
C <sub>IOS</sub>	Feedthrough Capacitance				0.2		pF
C <sub>PD</sub>	Power Dissipation Capacitance						
	CD4051 CD4052 CD4053				110 140 70		pF pF pF
<b>Signal Inputs (V<sub>IS</sub>) and Outputs (V<sub>OS</sub>)</b>							
	Sine Wave Response (Distortion)	R <sub>L</sub> = 10 kΩ f <sub>IS</sub> = 1 kHz V <sub>IS</sub> = 5 V <sub>p-p</sub> V <sub>EE</sub> = V <sub>SI</sub> = 0V	10V		0.04		%
	Frequency Response, Channel "ON" (Sine Wave Input)	R <sub>L</sub> = 1 kΩ, V <sub>EE</sub> = 0V, V <sub>IS</sub> = 5V <sub>p-p</sub> , 20 log <sub>10</sub> V <sub>OS</sub> /V <sub>IS</sub> = -3 dB	10V		40		MHz
	Feedthrough, Channel "OFF"	R <sub>L</sub> = 1 kΩ, V <sub>EE</sub> = V <sub>SS</sub> = 0V, V <sub>IS</sub> = 5V <sub>p-p</sub> , 20 log <sub>10</sub> V <sub>OS</sub> /V <sub>IS</sub> = -40 dB	10V		10		MHz
	Crosstalk Between Any Two Channels (frequency at 40 dB)	R <sub>L</sub> = 1 kΩ, V <sub>EE</sub> = V <sub>SS</sub> = 0V, V <sub>IS</sub> (A) = 5V <sub>p-p</sub> , 20 log <sub>10</sub> V <sub>OS</sub> (B)/V <sub>IS</sub> (A) = -40 dB (Note 3)	10V		3		MHz
t <sub>PHL</sub> , t <sub>PLH</sub>	Propagation Delay Signal Input to Signal Output	V <sub>EE</sub> = V <sub>SS</sub> = 0V	5V		25	55	ns
		C <sub>L</sub> = 50 pF	10V		15	35	ns
			15V		10	25	ns
<b>Control Inputs, A, B, C and Inhibit</b>							
	Control Input to Signal Crosstalk	V <sub>EE</sub> = V <sub>SS</sub> = 0V, R <sub>L</sub> = 10 kΩ at both ends of channel. Input Square Wave Amplitude = 10V	10V		65		mV (peak)
t <sub>PHL</sub> , t <sub>PLH</sub>	Propagation Delay Time from Address to Signal Output (channels "ON" or "OFF")	V <sub>EE</sub> = V <sub>SS</sub> = 0V	5V		500	1000	ns
		C <sub>L</sub> = 50 pF	10V		180	360	ns
			15V		120	240	ns

\*AC Parameters are guaranteed by DC correlated testing.


Note 3: A, B are two arbitrary channels with A turned "ON" and B "OFF".

# Block Diagrams

CD4051BM/CD4051BC



CD4052BM/CD4052BC




TL/F/5662-2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

# Block Diagrams (Continued)

CD4053BM/CD4053BC









TL/F/5662-3

## Truth Table

INPUT STATES				"ON" CHANNELS		
INHIBIT	C	B	A	CD4051B	CD4052B	CD4053B
0	0	0	0	0	0X, 0Y	cx, bx, ax
0	0	0	1	1	1X, 1Y	cx, bx, ay
0	0	1	0	2	2X, 2Y	cx, by, ax
0	0	1	1	3	3X, 3Y	cx, by, ay
0	1	0	0	4		cy, bx, ax
0	1	0	1	5		cy, bx, ay
0	1	1	0	6		cy, by, ax
0	1	1	1	7		cy, by, ay
1	*	*	*	NONE	NONE	NONE

\*Don't Care condition.

# Switching Time Waveforms



TL/F/5662-4





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

## Special Considerations

In certain applications the external load-resistor current may include both  $V_{DD}$  and signal-line components. To avoid drawing  $V_{DD}$  current when switch current flows into IN/OUT pin, the voltage drop across the bidirectional switch must

not exceed 0.6V at  $T_A \leq 25^\circ\text{C}$ , or 0.4V at  $T_A > 25^\circ\text{C}$  (calculated from  $R_{ON}$  values shown). No  $V_{DD}$  current will flow through  $R_L$  if the switch current flows into OUT/IN pin.

## Typical Performance Characteristics



TL/F/5662-5

# LINEAR INTEGRATED CIRCUITS

# TYPES TL1731, TL173C LINEAR HALL-EFFECT SENSORS


D2526, MARCH 1979—REVISED NOVEMBER 1983

- Output Voltage Linear with Applied Magnetic Field
- Sensitivity Constant Over Wide Operating Temperature Range
- Solid-State Technology
- Three-Terminal Device
- Senses Static or Dynamic Magnetic Fields


### description

The TL1731 and TL173C are low-cost magnetic-field sensors designed to provide a linear output voltage proportional to the magnetic field they sense. These monolithic circuits incorporate a Hall element as the primary sensor along with a voltage reference and a precision amplifier. Temperature stabilization and internal trimming circuitry yield a device that features high overall sensitivity accuracy with less than 5% error over its operating temperature range.

The TL1731 is characterized for operation from  $-20^{\circ}\text{C}$  to  $85^{\circ}\text{C}$ . The TL173C is characterized for operation from  $0^{\circ}\text{C}$  to  $70^{\circ}\text{C}$ .



### functional block diagram



### absolute maximum ratings over operating free-air temperature range (unless otherwise noted)

Supply voltage, $V_{CC}$ (see Note 1)	25 V
Continuous total dissipation at (or below) $25^{\circ}\text{C}$ free-air temperature (see Note 2)	775 mW
Operating free-air temperature range: TL1731	$-20^{\circ}\text{C}$ to $85^{\circ}\text{C}$
TL173C	$0^{\circ}\text{C}$ to $70^{\circ}\text{C}$
Storage temperature range	$-65^{\circ}\text{C}$ to $150^{\circ}\text{C}$
Lead temperature 1.6 mm (1/16 inch) from case for 10 seconds	$260^{\circ}\text{C}$
Magnetic flux density	unlimited

NOTES: 1. Voltage values are with respect to network ground terminal.  
2. For dissipation above  $25^{\circ}\text{C}$  free-air temperature, derate linearly at the rate of 6.2 mW/ $^{\circ}\text{C}$ .

# TYPES TL173I, TL173C LINEAR HALL-EFFECT SENSORS

## recommended operating conditions

	TL173I			TL173C			UNIT
	MIN	NOM	MAX	MIN	NOM	MAX	
Supply voltage, $V_{CC}$	10.8	12	13.2	10.8	12	13.2	V
Magnetic flux density, B	±50			±50			mT
Output current, $I_O$	Sink			0.5			mV
	Source			-2			
Operating free-air temperature, $T_A$	-20			85			°C


## electrical characteristics over full range of recommended operating conditions (unless otherwise noted)

PARAMETER	TEST CONDITIONS†	MIN	TYP‡	MAX	UNIT	
$V_O$ Output voltage	$I_O = -2 \text{ mA to } 0.5 \text{ mA}$	5.8	6	6.2	V	
$k_{SVS}$ Supply voltage sensitivity ( $\Delta V_O / \Delta V_{CC}$ )	$B = 0 \text{ mT}$ , $T_A = 25^\circ\text{C}$	18			mV/V	
S Magnetic sensitivity ( $\Delta V_O / \Delta B$ )	$B = -50 \text{ to } 50 \text{ mT}$ , $T_A = 25^\circ\text{C}$	13.5	15	18	V/T	
$\Delta S$ Magnetic sensitivity change with temperature	$\Delta T_A = 25^\circ\text{C}$ to MIN or MAX	±5			%	
$I_{CC}$ Supply current	$B = 0 \text{ mT}$ , $I_O = 0$	8			12	mA
$f_{max}$ Maximum operating frequency		100			kHz	

†For conditions shown as MIN or MAX, use the appropriate value specified under recommended operating conditions.

‡Typical values are at  $V_{CC} = 12 \text{ V}$  and  $T_A = 25^\circ\text{C}$ .

§The unit of magnetic flux density in the International System of Units (SI) is the tesla (T). The tesla is equal to one weber per square meter. Values expressed in milliteslas may be converted to gauss by multiplying by ten, e.g., 50 millitesla = 500 gauss.



The north pole of a magnet is the pole that is attracted by the geographical north pole. The north pole of a magnet repels the north-seeking pole of a compass. By accepted magnetic convention, lines of flux emanate from the north pole of a magnet and enter the south pole.

FIGURE 1—DEFINITION OF MAGNETIC FLUX POLARITY




FIGURE 2

## TYPICAL APPLICATION DATA

The circuit in Figure 3 may be used to set the output voltage at zero field strength to exactly 6 V (using R1), and to set the sensitivity to exactly  $-15 \text{ V/T}$  (using R2), as depicted in Figure 4.




FIGURE 3—COMPENSATION CIRCUIT




FIGURE 4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า  
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหาและต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้