

การออกแบบระบบส่งข้อมูลในช่องสัญญาณ
การกระจายเสียงแบบ FM
DESIGN OF DATA TRANSMISSION SYSTEMS
IN FM BROADCASTING CHANNELS



นาย กฤตากร กล่อมการ
MR. KITDAKORN KLOMKARN

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2536

ISBN 974-8158-72-1

ลิขสิทธิ์ของบัณฑิตวิทยาลัยสถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

สำนักวิทยบริการและเทคโนโลยีสารสนเทศ มหาวิทยาลัยเทคโนโลยีพระจอมเกล้าลาดกระบัง

DESIGN OF DATA TRANSMISSION SYSTEMS
IN FM BROADCASTING CHANNELS



เลขหมู่ ดศ. ก ๑๗๖๓ ๑๕๑
เลขทะเบียน 19555
วัน, เดือน, ปี ก.ย. ๒๕๓๕

A THESIS SUBMITTED IN PARTIAL FULFILLMENT
OF THE REQUIREMENTS FOR THE DEGREE
MASTER OF ENGINEER IN ELECTRICAL ENGINEER
GRADUATE SCHOOL
KING MONGKUT'S INSTITUTE OF TECHNOLOGY LADKRABANG

1993

ISBN 974-8158-72-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์	การออกแบบระบบส่งข้อมูลในช่องสัญญาณ- การกระจายเสียงแบบ FM
นักศึกษา	นาย กฤตากร กล่อมการ 30620037
อาจารย์ผู้ควบคุมวิทยานิพนธ์	พศ.ดร. กนก เจนจิระพงษ์เวช
ระดับการศึกษา	วิศวกรรมศาสตรมหาบัณฑิต
ภาควิชา	เทคนิคอุตสาหกรรม
ปีการศึกษา	2536

บทคัดย่อ

วิทยานิพนธ์นี้ เสนอการออกแบบระบบการส่งข้อมูลในช่องสัญญาณวิทยุกระจายเสียงแบบ FM โดยใช้ช่องสัญญาณที่เรียกว่าช่องสัญญาณ FM-SCA เพื่อเป็นระบบการบริการข่าวสารข้อมูล โดยใน วิทยานิพนธ์ได้แสดงถึงการออกแบบในส่วนของวงจรการมอดูเลตสัญญาณ FM ที่ใช้ในทางการกระจายเสียง การออกแบบวงจรเข้าสัญญาณสเตอริโอ การออกแบบโมเด็มที่ใช้ส่งข้อมูลในช่องสัญญาณ FM-SCA ซึ่งเป็นโมเด็มแบบ FSK และ PSK โดยมีความถี่คลื่นพาห์เท่ากับ 67.2 KHz และบิตเรทเท่ากับ 4,800 บิตต่อวินาที สำหรับการวิเคราะห์คุณสมบัติของช่องสัญญาณ ที่ใช้ส่งสัญญาณข้อมูลในวิทยานิพนธ์นี้ ได้วัดและเสนอการออกแบบเครื่องมือวัดอัตราการผิดพลาดของบิต ซึ่งแสดงผลบนไมโครคอมพิวเตอร์ โดยสามารถแสดงผลในรูปแบบของช่วงระหว่างบิตที่ผิด และได้นำรูปแบบช่วงระหว่างบิตที่ผิดมาออกแบบแพคเกจที่เหมาะสมสำหรับการส่งข้อมูล

Thesis Title DESIGN OF DATA TRANSMISSION SYSTEMS
 IN FM BROADCASTING CHANNELS.
Student MR. KITDAKORN KLOMKARN
Thesis Advisor ASST.PROF.DR.KANOK JENJIRAPONGVEJ
Level of Study MASTER OF ENGINEER IN ELECTRICAL
 ENGINEER
Academic Year 1993

ABSTRACT

In thesis presents the design of data transmission systems by modulation data into FM-SCA channels and broadcast with Frequency modulation. Here in design of broadcast FM modulator or FM exciter, stereo coder and Modem are also described. The FSK modem and PSK modem carrier used 67.2KHz and with bit rate about 4,800 bits per second are implemented. The channel characteristics of FM-SCA that use for digital signals transmission is analyzed by bit error rate measurement. The bit error rate analyzer that measure the Error Free Interval(EFI) and display results on a microcomputer is also presented. The optimum packet that use for transmit data are designed form EFI distribution of bit error rate.

กิตติกรรมประกาศ

วิทยานิพนธ์ฉบับนี้สำเร็จลงได้ต้องขอกราบขอบคุณ อ.กนก เจนจิระพงศ์เวช อาจารย์ที่ปรึกษาที่ได้ช่วยเหลือชี้แนะสิ่งต่างๆ ตลอดจน ขอขอบคุณ อ.ประดิษฐ์ วัชรพิบูลย์ หัวหน้าภาคเทคนิคอุตสาหกรรม ที่ได้ช่วยเหลือสนับสนุนเครื่องมือในการทำวิจัย ขอขอบคุณน้อง ๆ อส.บ. โทรคมนาคม ที่เป็นทั้งลูกศิษย์และผู้ร่วมงานวิจัย รวมทั้งการทำต้นฉบับวิทยานิพนธ์ ขอประทับใจความทรงจำที่ดีต่อสถาบันเทคโนโลยีพระจอมเกล้า ศูนย์นนทบุรี ซึ่งเป็นทั้งห้องวิจัยและบ้านอันอบอุ่นของผู้วิจัย

สุดท้ายขอกราบขอบพระคุณ คุณแม่ มณีวรรณ และ คุณพ่อ พ.ต.ท.บุญรัตน์ กล่อมการ ซึ่งเป็นกำลังใจและสนับสนุนผู้วิจัยตลอดมา

อนึ่งคุณความดีใดๆ ที่เกิดจากวิทยานิพนธ์ฉบับนี้ขอมอบให้แก่ครูบาอาจารย์ที่ได้ประสิทธิ์ประสาทวิชาทั้งความรู้พื้นฐาน และ ความรู้ทางด้านวิศวกรรมให้กับผู้วิจัยไม่ว่าทางตรงหรือทางอ้อม

กฤดากร กล่อมการ

สารบัญ

	หน้า
บทคัดย่อ	I
Abstract	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญตาราง	VIII
สารบัญรูปภาพ	IX
คำอธิบายสัญลักษณ์	XIV
คำย่อ	XVI
บทที่ 1 บทนำ	1
1.1 แนวความคิดในการทำวิทยานิพนธ์	1
1.2 องค์ประกอบวิทยานิพนธ์	2
บทที่ 2 ทฤษฎีเฟสล็อกกลุบ	3
2.1 ลูปพื้นฐานและอุปกรณ์ในลูป	3
2.1.1 แบบจำลองของเฟสล็อกกลุบ	3
2.1.2 เฟสดีเทคเตอร์	7
2.2 ผลตอบสนองของลูปต่อสัญญาณอินพุต	11
2.2.1 ผลตอบสนองของการเปลี่ยนเฟส	12
2.2.2 ผลตอบสนองของการเปลี่ยนความถี่	13
2.2.3 การเข้าสู่สภาวะล็อกกลุบและการติดตามสัญญาณของ PLL	15
2.2.4 ผลตอบสนองของลูปเมื่ออินพุตมีสัญญาณนอยส์	18
2.3 การสังเคราะห์ความถี่ด้วยเฟสล็อกกลุบ	22
2.3.1 ผลตอบสนองของลูปในสภาวะทรานเซียน	24
2.3.2 การลดทอนไซด์แบนด์	25
2.3.3 เสถียรภาพของลูป	27
2.3.4 การมอดูเลตด้วยสัญญาณเบสแบนด์	27
บทที่ 3 การออกแบบวงจรมอดูเลตสัญญาณ FM สำหรับการกระจายเสียงแบบสเตอริโอ	29
3.1 ทฤษฎีการส่งกระจายเสียงแบบ FM	29
3.1.1 การส่งกระจายเสียงแบบ FM สเตอริโอ	29

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	หน้า
3.1.2 การส่งสัญญาณ SCA ในระบบ FM สเตอริโอ	30
3.1.3 การมอดูเลตสัญญาณ FM	32
3.2 การออกแบบวงจรมอดูเลต FM	33
3.2.1 วงจร VCO	34
3.2.2 วงจรกรองในรูป	36
3.2.3 วงจรทาร N	38
3.2.4 วงจรกำเนิดความถี่อ้างอิง	39
3.3 การออกแบบวงจรเข้าสัญญาณสเตอริโอ	41
3.3.1 วงจรพีเอ็มพีซี	41
3.3.2 วงจรแมทริก	42
3.3.3 วงจรกำเนิดสัญญาณไฟล้อกโทน	43
3.3.4 วงจรสร้างสัญญาณ 38 KHz	46
3.3.5 วงจรมอดูเลตสัญญาณ 38 KHz กับ (L-R)	47
3.3.6 วงจรเลื่อนเฟสสัญญาณ 19 KHz	48
3.3.7 วงจรรวมสัญญาณ	48
บทที่ 4 การออกแบบโมเด็มในช่องสัญญาณ FM-SCA	50
4.1 สัญญาณดิจิทัลเบสแบนด์	50
4.1.1 การเข้ารหัสสัญญาณแบบดิฟเฟอเรนเชียล	51
4.1.2 ความเข้มขึ้นของสัญญาณเบสแบนด์	52
4.2 การออกแบบวงจรมอดูเลตสัญญาณ FSK	54
4.2.1 การออกแบบวงจรมอดูเลตสัญญาณ FSK ด้วย PLL	55
4.2.2 วงจรกรองความถี่ผ่านย่าน	58
4.3 การออกแบบวงจรดีมอดูเลตสัญญาณ FSK	61
4.3.1 การออกแบบวงจรดีมอดูเลตสัญญาณ FSK โดยใช้ PLL ในทางปฏิบัติ	62
4.3.2 วงจรกรองความถี่ผ่านย่าน 67.2 KHz	64
4.4 การออกแบบวงจรมอดูเลตสัญญาณ PSK	65
4.4.1 วงจรเข้ารหัสสัญญาณ NRZ/NRZ-I	67
4.4.2 วงจรสร้างความถี่ 67.2 KHz	68

4.4.4	วงจรคูณสัญญาณเบสแบนด์กับสัญญาณคลื่นพาห์	71
4.4.5	วงจรกรองความถี่ผ่านย่าน 67.2 KHz	72
4.5	การออกแบบวงจรดีมอดูเลตสัญญาณ PSK	75
4.5.1	วงจรกรองความถี่ผ่านย่าน 67.2 KHz	75
4.5.2	วงจรถูกสัญญาณคลื่นพาห์	76
4.5.3	วงจรคูณสัญญาณคลื่นพาห์กับสัญญาณ PSK	80
4.5.4	วงจรอินทรีเกรทแอนคัมภ์	81
4.5.5	วงจรถูกสัญญาณนาฬิกา	83
4.5.6	วงจรถอดรหัสเบสแบนด์ NRZ-I/NRZ	86
บทที่ 5	การออกแบบวงจรเครื่องวัดอัตราการผิดพลาดของบิตที่แสดงผลบนไมโครคอมพิวเตอร์	88
5.1	การวัดสมรรถภาพของระบบโดยใช้สัญญาณข้อมูลกึ่งแรนดัม	88
5.1.1	การสร้างสัญญาณข้อมูลกึ่งแรนดัม	89
5.1.2	คุณสมบัติของสัญญาณข้อมูลกึ่งแรนดัม	91
5.1.3	การสร้างสัญญาณข้อมูลกึ่งแรนดัมในทางปฏิบัติ	93
5.2	เทคนิคการออกแบบเครื่องวัดอัตราการผิดพลาดของบิต	94
5.2.1	หลักการออกแบบเครื่องวัดอัตราการผิดพลาดของบิต	94
5.2.2	การออกแบบวงจรเริ่มต้นดีเทคการผิดพลาดของบิต	96
5.3	การออกแบบภาคแสดงผล	99
5.3.1	การออกแบบวงจรเชื่อมต่อกับไมโครคอมพิวเตอร์	99
5.3.2	การออกแบบโปรแกรมสำหรับควบคุมวงจร	100
5.3.3	การออกแบบโปรแกรมสำหรับการวิเคราะห์การผิดพลาดของบิต	105
บทที่ 6	การวัดอัตราการผิดพลาดของบิตของโมเด็มและการออกแบบโปรโตคอล	108
6.1.1	วิธีการวัดอัตราการผิดพลาดของบิต	108
6.1.2	ผลของการวัดอัตราการผิดพลาดของบิต	110
6.2	การออกแบบโปรโตคอล	115
6.2.1	การออกแบบแบบแพคเกต	115
6.2.2	การออกแบบส่วนตรวจสอบความผิด	117
บทที่ 7	สรุปผลและวิจารณ์	120

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

	หน้า
ตารางที่ 5.1 แสดงซีเคาของ PRBS ขนาด $2^3 - 1$	91
ตารางที่ 5.1.1 แสดงจำนวนวีจีเอสเตอร์, ซีเคาที่เกิดขึ้นและการเลือกแทป	91
ตารางที่ 5.3.1 แสดงแอดเดรสของ 8255 8253	104



สารบัญรูปภาพ

		หน้า	
รูปที่	2.1	แสดงโครงสร้างของระบบเฟสล็อกลูป	3
รูปที่	2.1.1.ก	แสดงแบบจำลองของเฟสล็อกลูป	4
รูปที่	2.1.1.ข	แสดงวงจรถองแบบพาสซีฟ	5
รูปที่	2.1.1.ค	แสดงวงจรถองแบบแอคทีฟ	5
รูปที่	2.1.2.ก	แสดงวงจรมอดูเลตเฟสดีเทคเตอร์	8
รูปที่	2.1.2.ข	แสดงคุณสมบัติโอนย้ายของมอดูเลตเฟสดีเทคเตอร์	9
รูปที่	2.1.2.ค	แสดงโครงสร้างของวงจรมอดูเลตเฟสดีเทคเตอร์	10
รูปที่	2.1.2.ง	แสดงฟังก์ชันเวลาของเฟสดีเทคเตอร์ในช่วงเวลาต่าง ๆ	11
รูปที่	2.1.2.จ	แสดงคุณสมบัติโอนย้ายเฟสดีเทคเตอร์	11
รูปที่	2.2.1	แสดงเฟสเออเรียร์เมื่อมีการเปลี่ยนเฟสอินพุท	13
รูปที่	2.2.2	แสดงเฟสเออเรียร์เมื่อมีการเปลี่ยนความถี่อินพุท	14
รูปที่	2.2.3.ก	แสดงฟิลเตอร์ล็อก, ฟิลเตอร์อิน, ฟิลเตอร์แคปเจอร์	16
รูปที่	2.2.3.ข	แสดงการเกิดสัญญาณบิตโนต	17
รูปที่	2.2.4.ก	แสดงแบบจำลองของลูปเมื่ออินพุทมีสัญญาณนอยส์	19
รูปที่	2.2.4.ข	แสดงวงจรมอดูเลตของเฟสดีเทคเตอร์ที่มีวงจรมอดูเลตสองที่อินพุท	22
รูปที่	2.3	แสดงโครงสร้าง PLL สำหรับการสังเคราะห์ความถี่	23
รูปที่	2.3.1	แสดงเฟสเออเรียร์ในสภาวะทรานเซียนของ PLL ที่ใช้วงจรถองแบบแอคทีฟในลูป	24
รูปที่	2.3.2.ก	แสดงโครงสร้างของลูปสำหรับวิเคราะห์หาไซด์แบนด์นอยส์	25
รูปที่	2.3.2.ข	แสดงกระแสรีโวลของ PD และกระแสไบอัสอินพุทของออปแอมป์	26
รูปที่	2.3.3	แสดงการมอดูเลต FM ใน PLL	27
รูปที่	3.1.2.ก	แสดงสัญญาณเบสแบนด์ของ FM สเตอริโอและสัญญาณ SCA	30
รูปที่	3.1.2.ข	แสดงโครงสร้างภาคส่งสัญญาณ FM, สัญญาณ SCA	31
รูปที่	3.1.2.ค	แสดงโครงสร้างภาครับสัญญาณ FM สเตอริโอ	32
รูปที่	3.1.3	แสดงวงจรมอดูเลตของวงจรมอดูเลตความถี่แบบ LC	32
รูปที่	3.2	แสดงโครงสร้างของวงจรมอดูเลต FM	33
รูปที่	3.2.1.ก	แสดงวงจรมอดูเลตของสเตอริโอ	34
รูปที่	3.2.1.ข	แสดงวงจรมอดูเลต VCO ที่ใช้ในทางปฏิบัติ	36

		หน้า	
รูปที่	3.2.2.ก	แสดงวงจรกรองที่ใช้ในลูบ	37
รูปที่	3.2.2.ข	แสดงวงจรกรองและเฟสดีเทคเตอร์ที่ใช้ในวงจรสร้างสัญญาณ FM	38
รูปที่	3.2.3	แสดงวงจรหาร N	38
รูปที่	3.2.4	แสดงวงจรกำเนิดความถี่อ้างอิง	39
รูปที่	3.2.5.ก	แสดงวงจรมอดูเลตสัญญาณ FM ทั้งหมด	40
รูปที่	3.2.5.ข	แสดงสเปคตรัมสัญญาณความถี่ 107.5 MHz	40
รูปที่	3.3	แสดงโครงสร้างของวงจรเข้าสัญญาณสเตอริโอ	41
รูปที่	3.3.1	แสดงวงจรพีเอ็มพีเอสและผลตอบสนองความถี่	41
รูปที่	3.3.2	แสดงวงจรแมทริก	42
รูปที่	3.3.3.ก	แสดงโครงสร้างวงจร PLL สำหรับสังเคราะห์ความถี่ 19 KHz	43
รูปที่	3.3.3.ข	แสดงวงจร VCO และวงจรกรองในลูบ	44
รูปที่	3.3.3.ค	แสดงวงจรหาร 19	45
รูปที่	3.3.3.ง	แสดงวงจรกำเนิดความถี่อ้างอิง	46
รูปที่	3.3.3.จ	แสดงวงจรสร้างความถี่ 19 KHz ทั้งหมด	46
รูปที่	3.3.4	แสดงวงจรสร้างสัญญาณ 38 KHz	47
รูปที่	3.3.5	แสดงวงจรมอดูเลตสัญญาณ 38 KHz กับ (L-R)	47
รูปที่	3.3.6	แสดงวงจรเลื่อนเฟสของวงจร 19 KHz	48
รูปที่	3.3.7.ก	แสดงวงจรรวมสัญญาณ	48
รูปที่	3.3.7.ข	แสดงวงจรเข้าสัญญาณสเตอริโอทั้งหมด	49
รูปที่	4	แสดงระบบส่งข้อมูลในช่องสัญญาณ	50
- รูปที่	4.1	แสดงสัญญาณ NRZ-L, NRZ-M, NRZ-S	51
รูปที่	4.1.1	แสดงกั้วรเข้าและกอดรหัสสัญญาณแบบคิฟเฟอเรนเชียล	52
รูปที่	4.1.2.ก	แสดงความเข้มขั้นสเปคตรัมกำลังของสัญญาณ NRZ, รีโซโคไซน์	53
รูปที่	4.1.2.ข	แสดงรูปสัญญาณรีโซโคไซน์	54
รูปที่	4.2.ก	แสดงโครงสร้างของการมอดูเลตและดีมอดูเลตสัญญาณ FSK	54
รูปที่	4.2.ข	แสดงความเข้มขั้นสเปคตรัมกำลังของสัญญาณ FSK	55
รูปที่	4.2.1.ก	แสดงโครงสร้างของวงจรมอดูเลตสัญญาณ FSK	56
รูปที่	4.2.1.ข	แสดงวงจร VCO และวงจรกรองของลูบ	57
รูปที่	4.2.1.ค	แสดงวงจรหารความถี่	57

	หน้า
รูปที่ 4.2.1.ง แสดงวงจรสร้างความถี่อ้างอิง	58
รูปที่ 4.2.2.ก แสดงวงจรรองความถี่ผ่านย่านแบบ Multiple feedback	58
รูปที่ 4.2.2.ข แสดงวงจรรองความถี่ผ่านย่าน 67.2 KHz	59
รูปที่ 4.2.2.ค แสดงวงจรมอดูเลตสัญญาณ FSK ทั้งหมด	60
รูปที่ 4.2.2.ง แสดงสเปคตรัมของสัญญาณ FSK ของที่เอากัฟท์ของวงจรมอดูเลต	61
รูปที่ 4.3 แสดงโครงสร้างการคัมมอดูเลตสัญญาณ FSK ด้วย PLL	61
รูปที่ 4.3.1.ก แสดงโครงสร้างการคัมมอดูเลตสัญญาณ FSK ด้วยวงจรรวม 565	62
รูปที่ 4.3.1.ข แสดงวงจรคัมมอดูเลตสัญญาณ FSK	64
รูปที่ 4.3.2.ก แสดงวงจรรองความถี่ผ่านย่าน 67.2 KHz	65
รูปที่ 4.3.2.ข แสดงวงจรคัมมอดูเลตสัญญาณ FSK ทั้งหมด	65
รูปที่ 4.4.ก แสดงการมอดูเลตและคัมมอดูเลตสัญญาณ PSK	66
รูปที่ 4.4.ข แสดงโครงสร้างของวงจรมอดูเลตสัญญาณ PSK	67
รูปที่ 4.4.1 แสดงวงจรเข้าสัญญาณ NRZ เป็น NRZ-I	67
รูปที่ 4.4.2.ก แสดงโครงสร้างความถี่ 67.2 KHz	68
รูปที่ 4.4.2.ข แสดงวงจรสร้างสัญญาณความถี่ 67.2 KHz	69
รูปที่ 4.4.3.ก แสดงโครงสร้างวงจรจัดรูปสัญญาณ	69
รูปที่ 4.4.3.ข แสดงสัญญาณจุดต่างๆ ของโครงสร้างในรูป 4.4.3.ก	70
รูปที่ 4.4.3.ค แสดงวงจรจัดรูปสัญญาณ	71
รูปที่ 4.4.3.ง แสดงสัญญาณเบสแบนด์วีส์โคไซน์ที่เอากัฟท์ของวงจรจัดรูปสัญญาณ	71
รูปที่ 4.4.4 แสดงวงจรคูณสัญญาณเบสแบนด์วีส์โคไซน์กับสัญญาณความถี่พาห้	72
รูปที่ 4.4.5.ก แสดงวงจรรองความถี่ผ่านย่าน 67.2 KHz	72
รูปที่ 4.4.5.ข แสดงสเปคตรัมของสัญญาณ PSK	73
รูปที่ 4.4.6 แสดงวงจรมอดูเลตสัญญาณ PSK ทั้งหมด	74
รูปที่ 4.5 แสดงโครงสร้างวงจรมอดูเลตสัญญาณ PSK	75
รูปที่ 4.5.1 แสดงวงจรรองความถี่ผ่านย่าน 67.2 KHz	75
รูปที่ 4.5.2.ก แสดงโครงสร้างลูกบอลลึงสอง	76
รูปที่ 4.5.2.ข แสดงวงจรสำหรับชกกำลังสองสัญญาณ	77
รูปที่ 4.5.2.ค แสดงโครงสร้าง PLL สำหรับลูกบอลลึงสอง	77
รูปที่ 4.5.2.ง แสดงวงจร PLL สำหรับลูกบอลลึงสอง	79

	หน้า	
รูปที่ 4.5.2.จ	แสดงวงจรถาร 2	79
รูปที่ 4.5.2.ฉ	แสดงวงจรถูกสัญญาณคลื่นพาห์แบบลูปกกำลังสอง	80
รูปที่ 4.5.3	แสดงวงจรถูกสัญญาณคลื่นพาห์กับสัญญาณ PSK	81
รูปที่ 4.5.4.ก	แสดงวงจรถอื้นที่เกรทแอนดัมพ์	82
รูปที่ 4.5.4.ข	แสดงสัญญาณจุดต่างๆ ของวงจรถอื้นที่เกรทแอนดัมพ์	83
รูปที่ 4.5.5.ก	แสดงหลักการวงจรถูกสัญญาณนาฬิกา	84
รูปที่ 4.5.5.ข	แสดงวงจรถูกสัญญาณนาฬิกาในทางปฏิบัติ	85
รูปที่ 4.5.6.ก	แสดงวงจรถอดสัญญาณ NRZ-I เป็น NRZ	86
รูปที่ 4.5.6.ข	แสดงวงจรถอดคูเลทสัญญาณ PSK ทั้งหมด	87
รูปที่ 5	แสดงการวัด Error Free Interval	88
รูปที่ 5.1.1.ก	แสดงโครงสร้างของวงจรถูกสัญญาณข้อมูลกึ่งแรนดัม	89
รูปที่ 5.1.1.ข	แสดงสถานะของฟิลิปฟลอป	90
รูปที่ 5.1.1.ค	แสดงก่าเนตสัญญาณข้อมูลกึ่งแรนดัมขนาด $2^3 - 1$	90
รูปที่ 5.1.2	แสดงค่าอัตราโตรีเรชั่นและความเข้มข้นสเปคตรัมกำลังของสัญญาณข้อมูลกึ่งแรนดัม	93
รูปที่ 5.1.3	แสดงวงจรถูกสัญญาณข้อมูลกึ่งแรนดัมขนาด $2^9 - 1$	94
รูปที่ 5.2.1.ก	แสดงโครงสร้างเครื่องวัดอัตราการผิดพลาดของบิต	95
รูปที่ 5.2.1.ข	แสดงวงจรถอื้นที่ใช้เป็นสวิตช์	96
รูปที่ 5.2.2.ก	แสดงหลักการวงจรถอื้นต้นค้เทคความผิด	96
รูปที่ 5.2.2.ข	แสดงวงจรถอื้นต้นค้เทคความผิด	97
รูปที่ 5.2.2.ค	แสดงวงจรถอื้นอัตราการผิดพลาดของบิตทั้งหมด	98
รูปที่ 5.3.1.ก	แสดงโครงสร้างของวงจรถอื้นต่อระหว่างไมโครคอมพิวเตอร์	100
รูปที่ 5.3.1.ข	แสดงการโปรแกรมคอนโทรลเวอร์ด 8255	101
รูปที่ 5.3.1.ค	แสดงรูปแบบการโปรแกรมคอนโทรลเวอร์ด 8253	102
รูปที่ 5.3.1.ง	แสดงผังเวลาของการอ่านและอินพุทพอร์ทของ IBM-PC	103
รูปที่ 5.3.1.จ	แสดงวงจรถอื้นต่อระหว่างไมโครคอมพิวเตอร์และวงจรถอื้นการผิดพลาดของบิต	105
รูปที่ 5.3.1.ฉ	แสดงวงจรถอื้นอัตราการผิดพลาดของบิตทั้งหมด	106
รูปที่ 5.3.2	แสดงโพลวชาร์ทของโปรแกรมวิเคราะห์อัตราการผิดพลาดของบิต	107

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

		หน้า	
รูปที่	6.1.1.ก	แสดงการวัดการอัตรากาการผิดพลาดของบิท	108
รูปที่	6.1.1.ข	แสดงสัญญาณ SCA ต่อสัญญาณ นอส์ที่ความแรงของสัญญาณ RF ที่ปลายสายอากาศขนาดต่างๆ	109
รูปที่	6.1.1.ก	แสดงการกระจายของ EFI ของโมเด็มแบบ FSK วัดที่ความแรงสัญญาณ RF อินพุตเครื่องรับ FM เท่ากับ 40 dB μ v	111
รูปที่	6.1.2.ข	แสดงการกระจายของ EFI ของโมเด็มแบบ PSK วัดที่ความแรงสัญญาณ RF อินพุตเครื่องรับ FM เท่ากับ 40 dB μ v	112
รูปที่	6.1.2.ค	แสดงการกระจายของ EFI ของโมเด็มแบบ FSK วัดที่ความแรงสัญญาณ RF อินพุตเครื่องรับ FM เท่ากับ 46 dB μ v	113
รูปที่	6.1.2.ง	แสดงการกระจายของ EFI ของโมเด็มแบบ PSK วัดที่ความแรงสัญญาณ RF อินพุตเครื่องรับ FM เท่ากับ 46 dB μ v	114
รูปที่	6.2.1.ก	แสดงโครงสร้างของแพ็คเกจ	115
รูปที่	6.2.1.ข	แสดงการใช้ประโยชน์ของช่องสัญญาณ	117
รูปที่	6.2.2	แสดงตำแหน่งของโบ้ตตรวจสอบความผิด	118

	หน้า
เอกสารอ้างอิง	122
ภาคผนวก ก ทฤษฎีวงจรรวมโดยใช้ไบโพล่าทรานซิสเตอร์	124
ภาคผนวก ข โปรแกรมคอมพิวเตอร์สำหรับบทที่ 5.3	128
ภาคผนวก ค โปรแกรมคอมพิวเตอร์สำหรับบทที่ 6.2	141
ภาคผนวก ง วงจรที่ใช้ในวิทยานิพนธ์	145
ภาคผนวก จ วงจรรวมที่ใช้ในวิทยานิพนธ์	152



คำย่อ

BER	อัตราการผิดพลาดของบิต (Bit Error Rate)
BPF	วงจรกรองความถี่ผ่านย่าน (Band Pass Filter)
dB μ v	หน่วย dB โดยวัดเทียบกับ 1 μ v (decibels relative to one micro volt)
EFI	ช่วงปราศจากการผิด (Error Free Interval)
FM	การมอดูเลตทางความถี่ (Frequency Modulation)
FSK	การมอดูเลตโดยการเลื่อนความถี่ (Frequency Shift Keying)
LPF	วงจรกรองความถี่ต่ำผ่าน (Low Pass Filter)
NRZ	สัญญาณไม่กลับสู่ศูนย์ (Non Return to Zero)
NRZ-I	สัญญาณไม่กลับสู่ศูนย์อินเวอร์ (Non Return to Zero Inverted)
PD	เฟสดีเทคเตอร์ (Phase Detector)
PFD	เฟสฟรีควเอนซีดีเทคเตอร์ (Phase Frequency Detector)
PLL	เฟสล็อกกลูป (Phase Locked Loop)
PSK	การมอดูเลตโดยการเลื่อนเฟส (Phase Shift Keying)
PRBS	สัญญาณกึ่งแรนดัม (Pseudo Random Binary Sequence)
SCA	ช่องสัญญาณ SCA (Subsidiary Communication Authorization)
TTL	ทรานซิสเตอร์ ทรานซิสเตอร์ ลอจิก (Transistors Transistors Logic)
VCO	วงจรรอสซิเลเตอร์ควบคุมความถี่ด้วยแรงดัน (Voltage Control Oscillator)

θ_i	เฟสอินพุทของ PLL
θ_o	เฟสเอาต์พุทของ PLL
θ_r	เฟสอ้างอิงของ PLL
$\Delta\theta$	การเปลี่ยนแปลงความถี่
ω_n	ความถี่ธรรมชาติของ PLL
$\Delta\omega$	การเปลี่ยนแปลงความถี่
ω_c	ขนาดความถี่แคปเจอร์
ω_H	ขนาดความถี่ล็อก
ω_D	ขนาดความถี่พลลอิน



บทที่ 1

บทนำ

1.1 แนวความคิดในการทำวิทยานิพนธ์

เป็นที่ทราบกันว่าในปัจจุบันเป็นยุคแห่งสังคมข่าวสาร การพัฒนาระบบโทรคมนาคมที่จะรองรับความต้องการติดต่อและบริการข่าวสารได้พัฒนาไปอย่างรวดเร็ว โดยเฉพาะการพัฒนาระบบโครงข่ายบริการสื่อสารร่วมแบบดิจิทัล (Integrated Services Digital Network: ISDN) ซึ่งเป็นการบริการรวมทั้งข่าวสารทั้งในรูปของภาพ, เสียง, และข้อมูล

สำหรับในวิทยานิพนธ์ฉบับนี้เป็นการเสนอ การใช้ช่องสัญญาณวิทยุกระจายเสียงแบบ FM มาบริการข่าวสารข้อมูล ซึ่งระบบกระจายเสียงแบบ FM เป็นระบบที่ได้รับความนิยมมากในประเทศไทย โดยมีสถานีวิทยุกระจายเสียงแบบ FM มากกว่า 200 สถานี และเป็นที่ทราบกันดีว่าปัจจุบันได้มีการนำสถานีวิทยุกระจายเสียงมาบริการข่าวสารโดยเฉพาะ เช่น สถานีวิทยุ จส.100 เป็นการกระจายเสียงบริการข่าวสารการจราจร, สถานีวิทยุ อสมท 100.5 MHz เป็นการบริการข่าวสารทั่วไป โดยการบริการข่าวสารใช้ช่องสัญญาณเสียงตามปกติ แต่เป็นที่ทราบกันว่าในระบบการกระจายเสียงในวิทยุและโทรทัศน์ นอกจากจะสามารถส่งรายการตามปกติแล้ว ในระบบโทรทัศน์ยังสามารถฝากส่งสัญญาณข้อมูลในช่วงสัญญาณเวอริคัลแบล็งกิง [1] หรือส่วนว่างขอบหลังของฮอลดิซอลทอลแบล็งกิง [2] โดยเป็นระบบบริการข้อมูลที่เรียกว่า เทเลเท็กซ์ ซึ่งปัจจุบันสถานีวิทยุโทรทัศน์กองทัพบกช่อง 5 ได้นำระบบ [1] นี้มาบริการ

สำหรับวิทยานิพนธ์นี้ ได้นำเสนอความคิดที่จะใช้สถานีวิทยุกระจายเสียงมาส่งสัญญาณข้อมูลที่ เป็นดิจิทัล เช่นเดียวกับระบบเทเลเท็กซ์ในระบบของโทรทัศน์ โดยใช้ช่องสัญญาณในช่วงที่เรียกว่า SCA ของสถานีวิทยุกระจายเสียง FM ซึ่งตามปกติอาจจะใช้กระจายเสียงบริการงานเฉพาะประเภท เช่นระบบบริการกระจายเสียงสำหรับรถโดยสารของ ขสมก โดยความคิดที่จะนำช่องสัญญาณ FM-SCA แล้วนำออกกระจายเสียงพร้อมกับรายการปกติของสถานีวิทยุ FM โดยข่าวสารที่ฝากส่งนี้อาจจะเป็นข่าวสารของการซื้อขายหลักทรัพย์ ข้อมูลข่าวสารการจราจรโดยที่ ภาครับของผู้ใช้บริการใช้เครื่องรับวิทยุกระจายเสียงแบบ FM ธรรมดาต่อร่วมกับวงจรถอดสัญญาณ FM-SCA ซึ่งเป็นสัญญาณข้อมูล โดยสัญญาณข้อมูลนี้จะแสดงผลบนเครื่องไมโครคอมพิวเตอร์ส่วนบุคคล แสดงข้อมูลที่ส่งมาจากฐานข้อมูลที่ภาคส่ง

1.2 องค์ประกอบของวิทยานิพนธ์

สำหรับในส่วนของวิทยานิพนธ์ เนื่องจากเป็นงานวิจัยที่เกี่ยวข้องกับงานที่เป็นระบบที่ประกอบด้วยส่วนต่าง ๆ ค่อนข้างมาก ทั้งระบบที่เป็นฐานข้อมูลที่ภาคส่ง ส่วนที่เป็นสถานีวิทยุ FM, ส่วนที่เป็นระบบไมโครคอมพิวเตอร์ โดยในวิทยานิพนธ์ฉบับนี้แบ่งออกเป็นบทต่าง ๆ ดังนี้

บทที่ 2 กล่าวถึงทฤษฎีของวงจรที่ใช้ในวิทยุวิทยุโดยทฤษฎี หรือ หลักการ ของ PLL : phase locked loop เพราะจะเป็นส่วนไปใช้ในการออกแบบ วงจรสำหรับการส่งและรับ สัญญาณซึ่งเป็นจุดหลักของวิทยุวิทยุ โดยในบทที่ 2 กล่าวถึงทฤษฎีพื้นฐานของ PLL, พฤติกรรม ของ PLL เมื่อมีสัญญาณรบกวน, และการสังเคราะห์ความถี่ด้วย PLL

บทที่ 3 กล่าวถึงการออกแบบการสร้างสัญญาณวิทยุกระจายเสียง FM โดยแสดง การออกแบบวงจรมอดูเลตสัญญาณวิทยุกระจายเสียง FM โดยออกแบบเป็นวงจรสังเคราะห์ความถี่ และ อีกส่วนหนึ่งเป็นวงจรเข้าสัญญาณสเตอริโอ

บทที่ 4 กล่าวถึงการออกแบบโมเด็มในช่องสัญญาณ FM-SCA โดยกล่าวถึงการเข้ารหัสสัญญาณแบบสแควร์วอร์มมอดูเลตและคีมมอดูเลตสัญญาณแบบ Frequency Shift Keying (FSK) และวงจรมอดูเลตและคีมมอดูเลตแบบ Phase Shift Keying (PSK)

บทที่ 5 กล่าวถึงการออกแบบเครื่องวัดอัตราการผลิตของบิท ซึ่งใช้สำหรับการวัดคุณสมบัติของช่องสัญญาณโดยได้นำเสนอการออกแบบเครื่องวัดอัตราการผลิตของบิทที่สามารถแสดงผลเป็นแบบการบอกระยะเวลาห่างของบิทผลิตและแสดงผลบนไมโครคอมพิวเตอร์


บทที่ 6 กล่าวถึงวิธีการวัด, ผลของอัตราการผลิตของบิท การนำเสนอการออกแบบแพคเกจที่ใช้ส่งข้อมูลให้มีค่าเหมาะสม คัดจากสถิติการผลิตของบิท

บทที่ 7 สรุปการออกแบบการสร้าง, ผลการทดลอง, แนวทางวิจัยต่อไปและแนวทางที่จะใช้ งานวิจัยนี้ในทางปฏิบัติอย่างจริง ๆ

บทที่ 2 ทฤษฎีเฟสล็อกกลูป

2.1 ลูปพื้นฐานและอุปกรณ์ในลูป

ระบบเฟสล็อกกลูป (phase locked loop: PLL) เป็นระบบที่เอาเฟสของสัญญาณเอาท์พุทป้อนกลับ (feed back) มาควบคุมความถี่ของลูปแสดงโครงสร้างของระบบในรูปที่ 2.1



รูปที่ 2.1 แสดงโครงสร้างของระบบเฟสล็อกกลูป

- โดย $\theta_o(s)$ เฟสเอาท์พุทของระบบ (rad)
 $\theta_i(s)$ เฟสอินพุทหรือเฟสอ้างอิงของระบบ (rad)
 $\theta_e(s)$ เฟสเออเรอร์ของระบบ (rad)
 PD เฟสดีเทคเตอร์
 VCO วงจรกำเนิดความถี่ควบคุมด้วยแรงดัน
 $F(s)$ วงจรกรองความถี่ต่ำผ่าน

2.1.1 แบบจำลองเฟสล็อกกลูป

เราสามารถวิเคราะห์และกำหนดเงื่อนไขในการออกแบบระบบเฟสล็อกกลูปให้เป็นระบบเชิงเส้น[3] โดยให้ความต่างเฟสระหว่างเฟสดีเทคเตอร์อินพุทและเฟสที่ป้อนกลับมีเฟสแตกต่างกันไม่มาก และให้เอาท์พุทของเฟสดีเทคเตอร์เป็นแรงดัน (V_a) โดยขึ้นอยู่กับความต่างเฟสของเฟสอินพุทและเฟสป้อนกลับหรือเขียนได้เป็น

$$V_a = K_d (\theta_i - \theta_o) \quad \text{----- (1)}$$

โดย K_d เป็นค่าเฟสดีเทคเตอร์เกนมีหน่วยเป็น V/rad และในกรณีที่ให้ระบบเป็นแบบเชิงเส้น เราจะได้ความถี่เอาท์พุทของวงจร VCO ที่เบี่ยงเบนออก จากความถี่ศูนย์กลางคือ

$$\Delta\omega = K_o V_a \quad \text{----- (2)}$$

เอกสารนี้เป็นทรัพย์สินของวิทยานิพนธ์ของ วรวิทย์ วรวิทย์, K_o เป็น VCO เกนมีหน่วย rad/v
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดังนั้นเขียนความถี่ที่เอาต์พุตของ VCO คือ

$$\omega_o = \omega_c + \Delta\omega = \omega_c + K_o V_c \quad \text{----- (3)}$$

โดย ω_c เป็นความถี่อิสระ (free running) ของ VCO และจากความถี่เป็นการอนุพันธ์ของเฟสเทียบกับเวลาหรือเขียนได้เป็น

$$\Delta\omega = \frac{d\theta_o}{dt} = K_o V_c \quad \text{----- (4)}$$


หรือเขียนเฟสเอาต์พุตของลูปอยู่ในรูปของ
t

$$\theta_o(t) = \int_0^t \Delta\omega dt + \theta_{-o} \quad \text{----- (5)}$$

กรณีในระบบของ PLL ถ้าทำการวิเคราะห์ด้วยการลาปลาซทรานฟอร์ม (Laplace transform) เขียนเฟสเอาต์พุตเขียนได้เป็น

$$\theta_o(s) = \frac{K_o V_c}{s} \quad \text{----- (6)}$$

ดังนั้นระบบ PLL สามารถแสดงแบบจำลองได้ดังรูป




รูปที่ 2.1.1.ก แสดงแบบจำลองของ PLL

โดยจากรูปเราสามารถเขียนทรานเฟอร์ฟังก์ชันของระบบได้คือ

$$\frac{\theta_o(s)}{\theta_1(s)} = \frac{K_d K_o F(s) / s}{1 + K_d K_o F(s) / s} \quad \text{----- (7)}$$

วงจรรองความถี่ในรูป

สำหรับกรณีวงจรรองความถี่ที่ผ่าน $F(s)$ ในรูปซึ่งเป็นตัวควบคุมคุณสมบัติไดนามิกของรูป สำหรับในกรณีที่ขอกล่าวไว้ 2 ประเภทคือ วงจรรองแบบพาสซีฟหรือวงจรรองเป็นลีด-แล็ก (lead-lag filter) และวงจรรองความถี่แบบแอคทีฟ



รูปที่ 2.1.1.๗ แสดงวงจรรองแบบพาสซีฟ รูป 2.1.1.๘ แสดงวงจรรองแบบแอคทีฟ วงจรรองแบบพาสซีฟ หรือวงจรรองเป็นลีด-แล็ก (lead-lag filter) แสดงในรูปที่

2.1.1.๗ ทรานเฟอ์ฟังก์ชันคือ

$$F(s) = \frac{sT_2 + 1}{sT_1 + 1} \quad \text{----- (8)}$$

โดย $T_1 = (R_1 + R_2)C$

$$T_2 = R_2C$$

วงจรรองแบบแอคทีฟ มีทรานเฟอ์ฟังก์ชันแสดงได้คือ

$$F(s) = \frac{(sT_2 + 1)}{sT_1} \quad \text{----- (9)}$$

โดย $T_1 = R_1C$

$$T_2 = R_2C$$

โดย A เป็นเกนของวงจรรองที่กำหนดให้มีค่ามากๆ ถ้าแทนสมการ (8) ลงในสมการ (7) จะได้ทรานเฟอ์ฟังก์ชันของเฟสเอ๊าท์พุทต่อเฟสอินพุทคือ

$$H_1(s) = \frac{\theta_o(s)}{\theta_i(s)} = \frac{K_o K_d (sT_2 + 1) / T_1}{s^2 + s(1 + K_o K_d T_2) / T_1 + K_o K_d / T_1} \quad \text{----- (10)}$$

หรือถ้าวงจรรองแบบแอคทีฟ แทนสมการ (9) ลงในสมการ (7) จะได้ทรานเฟอ์ฟังก์ชัน

เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$H_2(s) = \frac{K_o K_d (sT_2 + 1) / T_1}{s^2 + s(K_o K_d T_2) / T_1 + K_o K_d / T_1} \quad \text{-----(11)}$$

จากทรานเฟอร์ฟังก์ชัน (10), (11) เขียนให้อยู่ในเทอมของ ระบบป้อนกลับแบบเซอร์โว (servo) ได้เป็น

$$H_1(s) = \frac{s(2\zeta\omega_n - \omega_n^2 / K_o K_d) + \omega_n^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad \text{-----(12)}$$

โดย $\omega_n = \sqrt{K_o K_d / T_1}$

$$\zeta = \frac{1}{2} \sqrt{(K_o K_d / T_1) \times (T_2 + 1 / K_o K_d)}$$

ถ้าค่า $K_o K_d \gg \omega_n^2$ แล้วทรานเฟอร์ฟังก์ชัน H_1 จะประมาณได้ว่า

$$H_1 = \frac{2\zeta\omega_n s + \omega_n^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad \text{-----(13)}$$

สำหรับ PLL ที่ใช้วงจรรองความถี่แบบแอสคิฟในลูป ทรานเฟอร์ฟังก์ชันคือ

$$H_2(s) = \frac{2\zeta\omega_n s + \omega_n^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad \text{-----(14)}$$

โดย $\omega_n = \sqrt{K_o K_d / T_1}$

$$\zeta = \frac{T_2}{2} \sqrt{K_o K_d / T_1} = \frac{T_2 \omega_n}{2}$$

และถ้าค่าเฟสเออเรอร์เป็นความแตกต่างระหว่างเฟสอินพุตต่อเฟสที่ป้อนกลับแล้วจะได้

$$\theta_e(s) = \theta_i(s) - \theta_o(s) \quad \text{-----(15)}$$

ซึ่งทรานเฟอร์ฟังก์ชันของเฟสเออเรอร์ต่อเฟสอินพุตของ PLL แสดงได้คือ

$$\frac{\theta_e(s)}{\theta_i(s)} = 1 - \frac{\theta_o(s)}{\theta_i(s)} \quad \text{-----(16)}$$

หรือเขียนได้

$$\frac{\theta_e(s)}{\theta_i(s)} = \frac{s}{s + K_o K_d F(s)} \quad \text{-----(17)}$$

ถ้า PLL ใช้วงจรรองชนิดลีดเล็คแบบพาสซีฟแล้ว ทรานเฟอร์ฟังก์ชันของเฟสเออเรอร์ต่อเฟสอินพุตเขียนได้เป็น

$$H_3(s) = \frac{\Theta_o(s)}{\Theta_i(s)} = \frac{s(s + \omega_n^2/K_o K_d)}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad \text{-----(18)}$$

$$= \frac{s[s + 1/T_1]}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad \text{-----(19)}$$

ถ้ากำหนดค่าอุปเกนมากกว่าความถี่ธรรมชาติ ($K_o K_d \gg \omega_n$) แล้ว

$$H_3(s) = \frac{s^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad \text{-----(20)}$$

สำหรับทรานเฟอร์ฟังก์ชันของเฟสเออเรียเตอร์คือเฟสอินพุทของ PLL ที่ใช้ วงจรกรองแบบ แอดคัพหาได้โดยแทนสมการที่ (9) ลงในสมการ (17) ทรานเฟอร์ฟังก์ชันของเฟสเออเรียเตอร์ คือ

$$H_4(s) = \frac{\Theta_o(s)}{\Theta_i(s)} = \frac{s^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad \text{-----(21)}$$

ซึ่งมีค่าเท่ากับสมการที่ (20)

2.1.2 เฟสดีเทคเตอร์


สำหรับเฟสดีเทคเตอร์ หรืออาจเรียกว่าเฟสคอมพาราเตอร์ (phase comparator) เป็น อุปกรณ์ที่เปรียบเทียบสัญญาณอ้างอิงหรือเฟสอินพุทกับเฟสเอาต์พุทที่ป้อนกลับจาก VCO และให้แรงดันเอาต์พุทเป็นแรงดันที่แปรตามค่าความต่างเฟส สำหรับเฟสดีเทคเตอร์สามารถแบ่งออกเป็น 2 ประเภทคือ อนุลอกเฟสดีเทคเตอร์และดิจิตอลเฟสดีเทคเตอร์ โดย PLL ที่ใช้อนาลอกเฟสดีเทคเตอร์หรืออาจเรียกว่าอนุลอกเฟสล็อกลูป (analog phase locked loop) และใน PLL ที่ใช้ดิจิตอลเฟสดีเทคเตอร์ หรืออาจเรียกว่า ดิจิตอลเฟสล็อกลูป (digital phase locked loop : DPLL) โดยทั่วไปแล้วถ้ากล่าวถึง PLL นั้นหมายถึงอนุลอกเฟสล็อกลูปสำหรับเฟสดีเทคเตอร์ที่ใช้ใน อนุลอกเฟสล็อกลูปที่ใช้กันมากก็คือ วงจรคูณแบบกิลเบิร์ต (gilbert multiplier) และสำหรับ DPLL มักใช้เฟสดีเทคเตอร์ แบบเฟสฟรีควเอนซีดีเทคเตอร์ (phase frequency detector : PFD)

วงจรรคูณแบบกิลเบิร์ต[4]

โครงสร้างวงจรรคูณแบบรูป 2.1.2 โดยสัญญาณอินพุทของเฟสดีเทคเตอร์ จะมาจากสัญญาณอ้างอิง และสัญญาณที่ป้อนกลับจากเอาต์พุทของ VCO โดยสัญญาณจาก VCO จะให้สัญญาณรูปสี่เหลี่ยม ส่วนสัญญาณอินพุทของเฟสดีเทคเตอร์โดยทั่วไปจะเป็นสัญญาณไซน์ที่มีขนาดใหญ่เมื่อเปรียบเทียบกับแรงดันความร้อนสมมูล (thermal voltage = 26 mV) ดังนั้นทรานซิสเตอร์

เอกสารคู่มือของวงจรรคูณจะปิดและเปิดตามขั้วบวกหรือลบของสัญญาณไซน์ ในที่นี้วงจรรคูณจะทำหน้าที่เป็นไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซิงโครไนซ์สวิตช์ (synchronous switched) โดยอินพุตป้อนเข้าที่จุด V_{in1}, V_{in2} สามารถเขียนลักษณะการทำงานได้ดังรูป 2.1.2.ก



รูปที่ 2.1.2.ก แสดงวงจรอนุบาลอกเฟสดีเทคเตอร์ สำหรับสัญญาณเอาต์พุตประกอบด้วย dc และ สัญญาณส่วนประกอบที่เป็น ac ที่มีความถี่ เป็น 2 เท่าของสัญญาณอินพุต ดังนั้นค่าเฉลี่ยของสัญญาณเอาต์พุตแสดงได้คือ

$$V_{avg} = \frac{1}{\pi} \int_{\pi}^{\pi} V_o(t) dt \quad (22)$$

เอกสารนี้เป็นเอกสารที่โรงเรียนใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จะได้

$$V_{avx} = (A_1 - A_2) / \pi \quad \text{----- (23)}$$


สำหรับ A_1, A_2 เป็นพื้นที่แสดงดังรูป ดังนี้

$$V_{avx} = -[I_{EE} R_C (\pi - \phi) / \pi - I_{EE} R_C \phi / \pi] \quad \text{----- (24)}$$

จะได้

$$V_{avx} = I_{EE} R_C (2\phi / \pi - 1) \quad \text{----- (25)}$$

โดยแสดงแสดงคุณสมบัติไอออนฮัยของอนาล็อกเฟสดีเทคเตอร์ได้ดังรูป 2.1.2.ข




รูปที่ 2.1.2.ข แสดงคุณสมบัติไอออนฮัยของอนาล็อกเฟสดีเทคเตอร์

วงจรเฟสฟรีควเอนซีดีเทคเตอร์

สำหรับเฟสฟรีควเอนซีดีเทคเตอร์ (Phase Frequency Detector: PFD) เป็นวงจรที่รับสัญญาณอินพุตเป็นสัญญาณดิจิทัลและ ให้เอาท์พุทเป็นสัญญาณดิจิทัลที่ขึ้นอยู่กับความต่างเฟสของสัญญาณอินพุต นอกจากจะทำการดีเทคความต่างเฟสแล้ว วงจร PFD สามารถที่จะดีเทคความแตกต่างระหว่างความถี่อินพุตทั้งสองด้วยสำหรับวงจรของ PFD แสดงได้ดังรูป 2.1.2.ค

วงจรจะประกอบด้วย ฟลิปฟลอป, วงจรเกท, และ ต่อร่วมกับกับส่วนที่เรียกว่า ชาร์จปั๊ม (charge pump) ซึ่งเป็นส่วนเปลี่ยนสัญญาณเอาท์พุทลอจิกเป็นแรงดัน โดยแสดงวงจรสมมุทธ์ของวงจรชาร์จปั๊มเป็นสวิชท์ที่จะปิดเมื่อมีสัญญาณลอจิกที่มาซึบเท่ากับ "1" และเปิดเมื่อลอจิกที่มาซึบเท่ากับ "0" โดยที่อินพุต f_c เป็นสัญญาณจากความถี่อ้างอิง ส่วนอินพุต f_{vco} เป็นอินพุทจากความถี่ป้อนกลับจาก VCO สำหรับการทำงานแสดงรูปคลื่นอินพุท, เอาท์พุทของเฟสฟรีควเอนซีดีเทคเตอร์และที่เอาท์พุทของวงจรรองความถี่ต่ำผ่าน (LPF) โดยสามารถแบ่งการอธิบายการทำงานได้เป็น 3 ช่วง คือ




รูปที่ 2.1.2.ค โครงสร้างของวงจรเฟสฟรีแควนซีดีเทคเตอร์


ช่วงแรก เริ่มต้นสัญญาณ f_p ที่มีเฟสหน้าสัญญาณ f_{vco} ขอบของสัญญาณ f_p จะเข้าฟิลิปลอบ FF₁ ให้สัญญาณที่ขา Q เป็นลอจิก "1" ส่วนสัญญาณที่ขา Q ของ FF₂ นั้นจะเป็นลอจิก "0" ดังนั้นที่เอาต์พุตเกต A₁ มีลอจิก "1" ทำให้ S₁ ปิด ดังนั้นกระแสจะไหลจากแหล่งจ่าย VCC ผ่านความต้านทานเข้าสู่คาปาซิเตอร์ในวงจร LPF ซึ่งเป็นการชาร์จแรงดันให้กับคาปาซิเตอร์ ขณะต่อมาขอบของสัญญาณ f_{vco} ที่ตามมาจะเข้าให้ขา Q ของฟิลิปลอบ FF₂ เป็น "1" ดังนั้นที่เอาต์พุตของแอนนเกตจะได้เอาต์พุต "0" เป็นการรีเซ็ตฟิลิปลอบทั้งสองตัว ดังนั้นที่สวิชต์ S₁ จะเปิดออกสำหรับปรากฏการณ์ในช่วงแรกนี้เราเรียกว่าเป็นการปั๊มขึ้น (pump up) โดยอาจเกิดขึ้นหลายๆไซเคิลต่อกันโดย PFD จะทำการปั๊มขึ้นจนกระทั่งเฟสของ f_p และเฟสของ f_{vco} ไม่แตกต่างกัน

ช่วงสอง เนื่องจากเฟสของ f_p และ f_{vco} เท่ากันแล้ว S₁ และ S₂ อยู่ในสภาวะเปิดออกทั้งคู่ สภาวะเช่นนี้ที่จุดที่ต่อกับ LPF จะเป็นสถานะไฮอิมพีแดนซ์ (hi-impedance) แรงดันที่ควบคุม VCO จะเป็นแรงดันซึ่งคงค้างในคาปาซิเตอร์จากการชาร์จ

ช่วงสาม กรณีเฟสของสัญญาณจาก VCO เริ่มนำหน้าสัญญาณ f_{p} ขอบของสัญญาณ f_{vco} จะเข้าให้ฟิลิปลอบ FF₂ ให้ลอจิกเอาต์พุตเท่ากับ "1" และที่เอาต์พุตของเกต A₂ มีค่าเป็นลอจิก "1" ทำให้ S₂ ถูกปิดแรงดันในคาปาซิเตอร์ จะถูกดิสชาร์จผ่านความต้านทาน, สวิชต์ S₂ ลงกราวด์ และเฟสของ f_{p} ที่ตามมาจะเข้าฟิลิปลอบ FF₁ ทำให้เอาต์พุตของ A₂ เป็นลอจิก "0" และ S₂ ถูกเปิดออกสำหรับลักษณะการทำงานในช่วงนี้เรียกว่า การปั๊มลง (pump down) โดยอาจจะเป็นหลายๆไซเคิลเช่นเดียวกับที่การปั๊มขึ้น



รูปที่ 2.1.2.ง แสดงผังเวลาของเฟสฟรีควเอนซีดีเทคเตอร์ในช่วงเวลาต่างๆ กล่าวได้ว่าในกรณีที่ถ้าความถี่อินพุทไม่เท่ากันแล้ว ที่อินพุทของ PFD จะมีความต่างเฟสกัน ตลอดเวลาดังนั้นฟลิปฟลอป FF_1, FF_2 จะถูกเซ็ตตลอดเช่นถ้า $f_{in} > f_{vco}$ ที่เอาต์พุทของ Q_1 จะเป็น "1" ตลอดทำให้ S_1 ปิดวงจร, แรงดันขั้วจจะเข้าสู่คาปาซิเตอร์ เป็นการเพิ่มแรงดันให้กับ VCO สร้างความถี่เพิ่มขึ้นตาม f_{in} สำหรับคุณสมบัติไอออนฮายของเฟสฟรีควเอนซีดีเทคเตอร์นั้นแสดงได้ดังรูป



รูปที่ 2.1.2.จ แสดงคุณสมบัติไอออนฮายของเฟสฟรีควเอนซีดีเทคเตอร์

2.2 ผลตอบสนองของลูปต่อสัญญาณอินพุท

ในการวิเคราะห์ผลของ PLL ต่อสภาวะทรานเซียนและสเทตคัสเตก (steady state) เนื่องจากการเปลี่ยนแปลงของสัญญาณอินพุทนั้น มีประโยชน์สำหรับการนำเอา PLL ไปออกแบบสำหรับลูปที่ใช้ติดตาม (tracking) สัญญาณหรือลูปที่ใช้สำหรับสังเคราะห์ความถี่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.1 ผลตอบสนองการเปลี่ยนเฟส (phase step response)

จากรูป 2.1.1.ก เมื่อสัญญาณอินพุตมีการเปลี่ยนแปลง เนื่องจากการเปลี่ยนเฟสสัญญาณอินพุตเขียนอยู่ในรูปของเฟสได้เป็น

$$\theta_i(t) = u(t)\Delta\theta \tag{26}$$

$$u(t) = \text{ยูนิตสเตปฟังก์ชัน}$$

$$\Delta\theta = \text{ขนาดเฟสอินพุตที่เปลี่ยนแปลง}$$

หรือเขียนให้อยู่ในรูป s โดเมนได้ว่า

$$\theta_i(s) = \frac{\Delta\theta}{s} \tag{27}$$

จากสมการที่ (19), (21) สำหรับ PLL ที่มีค่าลูบเกินสูงๆ จะได้เฟสเออเรียจจากการเปลี่ยนแปลงเฟสอินพุตได้ว่า

$$\theta_o(s) = \frac{\Delta\theta s^2}{s(s^2 + 2\zeta\omega_n s + \omega_n^2)} \tag{28}$$

เมื่อต้องการทราบผลตอบสนองของ θ_o ในรูปโดเมนของเวลาทำได้โดยอินเวอส์ลาปลาซทรานฟอร์มสมการที่ (28) จะได้

$$\theta(t) = \Delta\theta \left(\cos\sqrt{1-\zeta^2}\omega_n t - \frac{\zeta}{\sqrt{1-\zeta^2}} \sin\sqrt{1-\zeta^2}\omega_n t \right) \exp(-\zeta\omega_n t) \quad \text{เมื่อ } \zeta < 1$$

$$\theta(t) = \Delta\theta(1 - \omega_n t) \exp(-\omega_n t) \quad \text{เมื่อ } \zeta = 1 \tag{29}$$

$$\theta(t) = \Delta\theta \left(\cosh\sqrt{\zeta^2-1}\omega_n t - \frac{\zeta}{\sqrt{\zeta^2-1}} \sinh\sqrt{\zeta^2-1}\omega_n t \right) \exp(-\zeta\omega_n t) \quad \text{เมื่อ } \zeta > 1$$

ซึ่งผลตอบสนองของการเปลี่ยนเฟสอินพุต ในสภาวะทรานเซียนแสดงได้โดยรูป 2.2.1 สำหรับเฟสเออเรียจต่อสัญญาณอินพุตในสภาวะสเทตีสเตท ทำได้โดยแทนค่า $\theta_i(s)$ ของสมการ (27) ในสมการ (17)


$$\theta_o(s) = \frac{s}{s + K_o K_d F(s)} \Delta\theta \tag{30}$$

โดยใช้ทฤษฎีค่าสุดท้าย (final value theorem) สำหรับลาปลาซทรานฟอร์มสำหรับหาสภาวะของระบบในช่วงสเทตีสเตท จะได้

$$\lim_{t \rightarrow \infty} \theta_o = \lim_{s \rightarrow 0} \frac{s^2}{s + K_o K_d F(s)} \frac{\Delta \theta}{s} = s \Delta \theta \quad \text{----- (31)}$$

$$= 0$$

ซึ่งหมายถึงค่าสำหรับอินพุตที่เป็นการเปลี่ยนแปลงทางเฟส ค่าเฟสเออเรอร์ของลูบในสภาวะสเทตัสเตกจะเป็นศูนย์



รูปที่ 2.2.1 แสดงเฟสเออเรอร์ต่อการเปลี่ยนเฟสอินพุต

2.2.2 ผลตอบสนองการเปลี่ยนความถี่ (frequency step response)

เมื่อสัญญาณอินพุตเป็นการเปลี่ยนแปลงทางความถี่หรือการเลื่อนจากความถี่หนึ่งไปสู่อีกความถี่หนึ่งสมการความถี่ของอินพุตเขียนได้เป็น

$$\omega_1 = \omega_o + \Delta \omega \quad \text{----- (32)}$$

ω_o = ความถี่อินพุตเดิม

ω_1 = ความถี่ที่เปลี่ยนแปลงใหม่

$\Delta \omega$ = ขนาดของความถี่ที่เปลี่ยนแปลง

ดังนั้นเฟสอินพุตเขียนได้เป็น

$$\theta_1(t) = \Delta \omega t \quad \text{----- (33)}$$

หรือใน s โดเมน

$$\theta_1(s) = \frac{\Delta \omega}{s} \quad \text{----- (34)}$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์รับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการที่ (20) สำหรับ PLL ที่มีค่าอุปเกนสูงๆ จะได้เฟสเออเรอร์จากการเปลี่ยนแปลงความถี่ได้ว่า


$$\theta_e(s) = \frac{\Delta\omega s^2}{s^2(s^2 + 2\zeta\omega_n s + \omega_n^2)} \quad \text{-----(35)}$$

ผลตอบสนองในสภาวะทรานเซียนหาได้โดยการอินเวสลาปลาซสมการ (35) จะได้

$$\theta(t) = \frac{\Delta\omega}{\omega_n} \frac{1}{\sqrt{1-\zeta^2}} \sin(\sqrt{1-\zeta^2} \omega_n t) \exp(-\zeta\omega_n t) \quad \text{เมื่อ } \zeta < 1$$

$$\theta(t) = \frac{\Delta\omega}{\omega_n} (\omega_n t) \exp(-\omega_n t) \quad \text{เมื่อ } \zeta = 1$$

$$\theta(t) = \frac{\Delta\omega}{\omega_n} \frac{1}{\sqrt{\zeta^2-1}} \sin(\sqrt{\zeta^2-1} \omega_n t) \exp(-\zeta\omega_n t) \quad \text{เมื่อ } \zeta > 1 \quad \text{-----(36)}$$



รูปที่ 2.2.2 แสดงเฟสเออเรอร์ต่อการเปลี่ยนแปลงความถี่

สำหรับเฟสเออเรอร์ในสภาวะสเทตัสเตท แทนค่าสมการเฟสอินพุทสมการที่ (34) ลงในสมการที่ (7)

$$\theta_e(s) = \frac{s}{s + K_o K_d F(s)} \cdot \frac{\Delta\omega}{s^2} \quad \text{-----(37)}$$

ใช้ทฤษฎีค่าสุดท้ายสเทตัสเตทจะได้

$$\lim_{t \rightarrow \infty} \theta_e(t) = \lim_{s \rightarrow 0} s \theta_e(s) \quad \text{-----(38)}$$

หรือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\theta_{\omega}(\alpha) = \frac{\Delta\omega}{K_o K_d F(o)} \quad \text{-----(39)}$$

โดยค่า $F(o)$ เป็นอัตราขยายของวงจรรองในลูป ถ้าในกรณีวงจรรงชนิดพาสซีฟ แล้ว คดีซีเกนของวงจรรองในลูป ประมาณเท่ากับ 1 ดังนั้นเฟสเออเรอร์แสดงได้คือ

$$\theta_{\omega}(\alpha) = \frac{\Delta\omega}{K_o K_d} \quad \text{-----(40)}$$

สำหรับวงจรรองความถี่แบบแอกตีฟ ค่าคดีซีเกนของวงจรรองในลูปมีค่ามากๆ แล้วค่าเฟสเออเรอร์แสดงได้คือ

$$\theta_{\omega}(\alpha) = 0 \quad \text{-----(41)}$$

ซึ่งหมายถึงว่าในทางปฏิบัติแล้ว เอาท์พุทเฟสเออเรอร์ของลูปที่ใช้วงจรรองความถี่แบบแอกตีฟให้อเอาท์พุทน้อยกว่าลูปที่ใช้วงจรรองแบบพาสซีฟ

2.2.3 การเข้าสู่สภาวะล็อกและการติดตามสัญญาณของ PLL

เนื่องจากการประยุกต์ใช้งานที่สำคัญอันหนึ่งในระบบโทรคมนาคม สำหรับ PLL ก็คือการใช้สำหรับติดตามสัญญาณเพื่อจะทำการดีมอดูเลทหรือทำการซิงค์โครไนซ์สัญญาณขึ้นมาใหม่จากสัญญาณอินพุทซึ่งเป็นคลื่นพาร์ต ดังนั้นการวิเคราะห์ความสามารถติดตามการเปลี่ยนแปลงความถี่ของสัญญาณอินพุทและความสามารถสำหรับเริ่มต้นล็อกความถี่อินพุทจึงมีความสำคัญ โดยในที่นี้จะเป็นการวิเคราะห์สำหรับอนาลอกเฟสล็อกลูปเท่านั้น

1. พิสัยล็อก (lock range) เป็นพิสัยที่ความถี่ของ VCO ของลูปสามารถติดตามความถี่อินพุท(tracking) หลังจากลูปเริ่มต้นล็อกกับสัญญาณอินพุทแล้ว ดังนั้นอาจเรียกพิสัยแทรกคิง(tracking range) หรือพิสัยโฮลด์ (hold in range) การหาพิสัยล็อกสูงสุดนั้น หาได้จาก การ สมมติว่าความถี่ที่ป้อนเข้าลูปเป็นความถี่สูงสุดของ PLL ทำการล็อก จากสมการ (38) ซึ่งเป็นเฟสเออเรอร์ของ PLL ที่จำลองระบบในสภาวะที่ค่าของเฟสเออเรอร์มีค่าน้อยๆ สำหรับเฟสเออเรอร์ที่มีค่ามาก ๆ เขียนได้


$$\lim_{\omega \rightarrow 0} \sin \theta_{\omega}(t) = \frac{\Delta\omega_H}{K_o K_d F(o)} \quad \text{-----(41)}$$

ค่า $\Delta\omega_H$ เป็นค่าพิสัยล็อกซึ่งจะเกิดขึ้นสูงสุดเมื่อมุมของ θ_{ω} เท่ากับ $\pm \pi/2$ หรือฟังก์ชัน $\sin \theta_{\omega}(t)$ มีค่าสูงสุดคือ ± 1 ดังนั้น

$$\Delta\omega_H = K_o K_d F(o) \quad \text{-----(42)}$$

หรือจะเท่ากับลูปเกนในกรณีของ PLL ที่ใช้วงจรรองแบบพาสซีฟ และ $\Delta\omega_H$ มีค่าเท่า


กับ α กรณี PLL ในวงจรรองแบบแอกตีฟ



รูปที่ 2.2.3.ก แสดงพิสัยล็อก,พิสัยพูลอิน,พิสัยแคปเจอร์

2.พิสัยพูลอิน (pull in range) เป็นพิสัยที่ PLL สามารถจะล็อกกับสัญญาณอินพุตได้โดยลู่อยู่ในสภาวะเริ่มต้นไม่ได้ล็อกกับความถี่อินพุต ปรากฏการเริ่มต้นล็อกสามารถอธิบายได้โดยสมมติให้ลู่เปิดออกระหว่างวงจรรองความถี่ในลู่ (loop filter) และ VCO ถ้าที่อินพุตมีความถี่เข้ามา (ω_1) ใกล้เคียงความถี่ VCO (ω_2) เฟสดีเทคเตอร์ซึ่งเป็นอนุกรมคูณดิฟเฟอเรนเชียลจะให้ผลรวมและผลต่างของความถี่ระหว่างความถี่อินพุตและความถี่เอาต์พุต VCO โดยที่เอาต์พุตของวงจรรองจะมีเพียงผลต่างของความถี่ ถ้าลู่เปิดอย่างทันทีทันใด ผลต่างของความถี่ซึ่งกำหนดให้เท่ากับ $\Delta\omega_0$ หรือเขียนได้

$$\Delta\omega_0 = \frac{d\theta_0}{dt} \quad \text{-----(44)}$$



รูปที่ 2.2.3.ข แสดงการเกิดสัญญาณบีกนิต

ความถี่ $\Delta\omega_0$ จะเป็นสัญญาณอินพุตของ VCO ซึ่งจะมอดูเลตแบบ FM หรือสัญญาณเอาต์พุตเป็นสัญญาณไซน์โดยขนาดของความถี่เปลี่ยนแปลงตามเวลาที่ระหว่างขบวนการมอดูเลต ค่าความถี่ของ VCO เคลื่อนเข้าใกล้ความถี่อินพุตดังนั้นค่า $\Delta\omega_0$ จะลดลงค่า $d\theta_0/dt$ ลดลงผลการเปลี่ยนแปลงแรงดันของเฟสดีเทคเตอร์ ทางด้านเอาต์พุตจะช้าลงเมื่อเทียบเวลา แต่ที่ระหว่างขบวนการ

การมอดูเลต ค่าความถี่ของ VCO เคลื่อนจากความถี่อื่นพุทจะทำให้ค่า $\Delta\omega_o$ เพิ่มมากขึ้น ค่า $d\theta_o/dt$ เพิ่มขึ้นแรงดันเอาต์พุทของเฟสดีเทคเตอร์เปลี่ยนแปลงอย่างรวดเร็วเมื่อเทียบกับเวลา แสดงการเกิดสัญญาณบิตโน้ตในรูป 2.2.3. ข

ภายใต้เงื่อนไขดังกล่าวแสดงสัญญาณเฟสดีเทคเตอร์เอาต์พุท ได้ตั้งรูปสัญญาณบิตโน้ตที่เป็นลักษณะไม่สมมาตรจะให้ค่าแรงดันดีซีเฉลี่ย ที่ทำให้ความถี่ของ VCO เคลื่อนที่เข้าไปสู่ความถี่อื่นพุทจนกระทั่งเท่ากันหรือเกิดการล็อกช่วงเวลา PLL ใช้สำหรับการล็อกนี้เรียกว่า เวลาพูลอิน (pull in time) โดยถ้า $\Delta\omega_o$ มากกว่าลูปเกนมากๆ แล้ว $(\Delta\omega_o) \gg K_o K_d$ ค่าเวลาพูลอินจะประมาณได้คือ

$$T_p = \frac{(\Delta\omega_o)^2}{2\mathcal{B}_n^3} \quad \text{----- (45)}$$

ซึ่งค่า $\Delta\omega_o$ ที่ เป็นความแตกต่างระหว่างความถี่อื่นพุทและความถี่อิสระของ VCO

3. พิสัยแคปเจอร์ เป็นพิสัยที่ PLL สามารถจะล็อกกับความถี่อื่นพุท โดยสภาพของลูปไม่ได้เริ่มต้นล็อกเช่นเดียวกับพิสัยพูลอิน ซึ่งพิสัยแคปเจอร์นี้ช่วงความถี่จะแคบกว่า โดยผลต่างความถี่อื่นพุทเข้ามากับความถี่ของ VCO ไม่ทำให้เกิดลักษณะสัญญาณบิตโน้ต ที่เอาต์พุทของของเฟสดีเทคเตอร์หรือกล่าวได้ว่าผลต่างของความถี่สามารถผ่านลูปฟิลเตอร์โดยไม่ถูกลดทอน ดังนั้นเขียนสมการของความถี่สูงสุดของ VCO เอาต์พุทได้จากการมอดูเลต โดยแรงดันที่ผ่านลูปฟิลเตอร์นี้ได้

$$|\Delta\omega_c| = K_o K_d F |j\Delta\omega| \quad \text{----- (46)}$$

โดย $|F(j\Delta\omega)|$ เป็นอัตราการลดทอนของวงจรกรองความถี่ต่อความถี่ที่แตกต่างกันระหว่างความถี่อื่นพุทและความถี่ของ VCO (ที่เป็นความถี่อิสระ) สำหรับวงจรกรองความถี่แบบพาสซีฟขนาดของแมกนิจูดทรานเฟอร์ฟังก์ชันแสดงได้คือ

$$F(j\omega) = \frac{1}{\sqrt{\frac{1 + (\omega T_2)^2}{1 + (\omega T_1)^2}}} \quad \text{----- (47)}$$

หรือประมาณได้ว่า

$$F(j\Delta\omega) = \frac{T_2}{T_1} \quad \text{----- (48)}$$

ดังนั้น

$$\Delta\omega_c = \frac{K_o K_d T_2}{T_1} \quad \text{----- (49)}$$

$$\text{หรือ } \Delta\omega_c = 2\mathcal{B}_n \quad \text{----- (50)}$$

2.2.4 PLL ต่อสัญญาณอินพุทที่มีสัญญาณนอยส์

ในกรณีที่อินพุทของ PLL มีสัญญาณนอยส์(noise) เขียนได้เป็น

$$V_1(t) = V_u \sin(\omega_1 t + \theta_1) + n(t) \quad \text{-----(51)}$$

สัญญาณนอยส์ $n(t)$ เป็นนอยส์ที่ผ่านวงจรรองความถี่ผ่านย่านก่อนเข้า PLL ดังนั้นแสดงได้ว่า

$$n(t) = n_c(t)\cos\omega_1 t - n_s(t)\sin\omega_1 t \quad \text{-----(52)}$$

สำหรับแรงดันจากเอาต์พุทของ VCO สำหรับ PLL ที่ใช้เฟสดีเทคเตอร์แบบมัลติพลายเออร์ (multiplier) เมื่อลูปล็อก สัญญาณเอาต์พุทจะต่างเฟสกับอินพุท 90 องศา ดังนั้นเขียนแรงดันเอาต์พุทได้

$$V_o(t) = V_o \cos(\omega_1 t + \theta_o) \quad \text{-----(53)}$$

ดังนั้นที่เอาต์พุทของเฟสดีเทคเตอร์เขียนได้

$$V_d(t) = K_m V_1(t) V_o(t) \quad \text{-----(54)}$$

$$V_d(t) = 1/2[K_m V_u V_o \sin(\theta_1 - \theta_o)] + 1/2[K_m n_c V_o \cos\theta_o] + 1/2[K_m V_u n_s \sin\theta_o] + 1/2\sin[K_m V_u V_o (2\omega_1 t + \theta_1 + \theta_o)] + 1/2[K_m V_u n_c \cos(2\omega_1 t + \theta_o)] - 1/2[K_m V_u n_s \sin(2\omega_1 t + \theta_o)] \quad \text{---(55)}$$

โดย K_m เป็นค่าคงที่ของการคูณ

ในการวิเคราะห์ผลของสัญญาณนอยส์ เราสนใจเฉพาะสามเทอมแรกของสมการ (55)

โดยเทอมที่เป็นความถี่สองเท่าของความถี่อินพุทและ VCO จะถูกรองทิ้ง โดยวงจรรองความถี่ต่ำผ่านในลูปล็อก

กำหนดค่าเฟสดีเทคเตอร์เกน $K_d = 1/2[K_m V_u V_o]$ ดังนั้นสมการ (55) เขียนได้

$$V_d(t) = K_d \sin(\theta_1 - \theta_o) + \frac{n_c K_d \cos\theta_o}{V_u} + \frac{n_s K_d \sin\theta_o}{V_u} \quad \text{-----(56)}$$


และกำหนด $n'(t)$

$$n'(t) = \frac{n_c(t)\cos\theta_o}{V_u} + \frac{n_s(t)\sin\theta_o}{V_u} \quad \text{-----(57)}$$

ดังนั้นเอาต์พุทของเฟสดีเทคเตอร์เขียนได้

$$V_d(t) = K_d [\sin(\theta_1 - \theta_o) + n'(t)] \quad \text{-----(58)}$$

ซึ่งทำให้แบบจำลองของวงจรรองความถี่และระบบ PLL แสดงได้ดังรูป 2.2.4 ก



รูปที่ 2.2.4.ก แสดงแบบจำลองของลูปเฟสเมื่ออินพุตมีสัญญาณนอยส์

ซึ่งผลของสัญญาณนอยส์ทำให้เฟสของสัญญาณเอาต์พุต $\theta_o(t)$ แกว่งจากจุดตัดศูนย์หรือเกิดจitter (jitter) หรือเป็นสัญญาณนอยส์ในรูปของเอาต์พุตเฟสนอยส์ (phase noise) หรือเฟสจitter วาเรียนซ์ (phase jitter variance) แสดงได้คือ

$$\overline{\theta_n^2} = \int_{-\infty}^{+\infty} |H(j2\pi f)|^2 S_n(f) df \quad (\text{rad}^2) \quad \text{----- (59)}$$

โดย S_n เป็นกำลังสเปกตรัมของนอยส์อินพุตของไวท์เกาส์เซียนนอยส์ ซึ่งมีความเข้มขึ้นลงที่ตลอดความถี่ ตั้งแต่ความถี่ 0 Hz เป็นต้นไปดังนั้นเราสามารถประมาณสเปกตรัมของนอยส์อินพุตได้คือ

$$S_n = N_o / 2V^2 \quad \text{----- (60)}$$

แทนสมการ (60) ลงใน (59) จะได้

$$\overline{\theta_n^2} = \frac{N_o}{2V^2} \int_{-\infty}^{+\infty} |H(\omega)|^2 df \quad \text{----- (61)}$$

เรานิยามลูปนอยส์แบนด์วิดท์ B_L

$$B_L = \int_0^{\infty} |H(\omega)|^2 df \quad (\text{Hz}) \quad \text{----- (62)}$$

สำหรับลูปที่ใช้วงจรแบบพาสซีฟสำหรับลูปเกนสูงๆแล้วค่านอยส์แบนด์วิดท์ประมาณได้

$$B_L = \frac{1}{2} \frac{\omega_n (\zeta + 1)}{4\zeta} \quad \text{----- (63)}$$

สมการ (61) เขียนได้

$$\overline{\theta_n^2} = \frac{N_o B_L}{V^2} \quad \text{----- (64)}$$

กำหนดก่อนหน้าวงจร PLL เป็นวงจรกรองความถี่ผ่านย่านมีแบนด์วิดท์ เท่ากับ B_L แล้วสามารถหาค่ากำลังของนอยส์ทางด้านอินพุตได้คือ

$$N_1 = N_o B_L$$

สัญญาณต่อสัญญาณนอยส์อินพุตคือ $SNR_1 = V^2 / N_1$ ดังนั้นเฟสจิทเตอร์เขียนได้

$$\overline{\theta_n^2} = \frac{B_L}{SNR_1 B_L} \quad \text{----- (65)}$$

หมายถึงว่าค่าเฟสจิทเตอร์จะแกว่งมากเมื่ออัตราของ SNR_1 ลดลงหรือขนาดของวงจรกรองความถี่ผ่านที่อินพุตมีขนาดมากขึ้นโดยขนาดของเฟสจิทเตอร์ที่เอาท์พุทของ PLL ที่ป้อนกลับไปเปรียบเทียบกับเฟสอินพุตแล้วทำให้ PLL สามารถจะล็อกอยู่ได้ในขนาดของเฟสจิทเตอร์ต้องแกว่งอยู่ในย่านเชิงเส้นของเฟสดีเทคเตอร์หรือเฟสจิทเตอร์ $rms(\sqrt{\overline{\theta_n^2}})$ น้อยกว่า 0.3 rad จากสมการ(65) เราสามารถจำกัดขนาดเฟสจิทเตอร์โดยการจำกัดขนาดของค่าลูบแบนด์วิดท์แต่การจำกัดขนาดของค่าลูบแบนด์วิดท์หรือให้ค่า ω_n มีขนาดน้อย ๆ แล้ว จากสมการ (45)ค่าเวลาพลูอินของลูบจะมีค่ามาก ดังนั้นการกำหนดค่าลูบแบนด์วิดท์ต้องคำนึงถึงค่าเวลาพลูอินด้วย

ถ้าเรานิยาม

$$\overline{\theta_n^2} = 1/2SNR_L \quad \text{----- (66)}$$

โดย SNR_L เป็นสัญญาณต่อสัญญาณนอยส์อินพุตของลูบจะได้

$$SNR_L = \frac{SNR_1 B_L}{2B_L} \quad \text{----- (67)}$$

ซึ่งหมายถึงค่า SNR_L จะขึ้นอยู่กับค่าสัญญาณต่อสัญญาณนอยส์อินพุต แบนด์วิดท์ของวงจรกรองความถี่ผ่านย่าน ค่าลูบแบนด์วิดท์, โดยค่า SNR_L เป็นตัวบอกว่าคุณภาพของลูบว่าสามารถปรับปรุงอัตราส่วนสัญญาณต่อสัญญาณนอยส์ขึ้นได้ดีเพียงใด โดยในทางปฏิบัติกำหนดค่า SNR_L มากกว่า 6 dB จึงทำให้ PLL สามารถล็อกสัญญาณอินพุตโดยไม่เกิดการหลุด (loss of locked)

วงจร PLL ที่อินพุตเป็นวงจรรอกกำลัง 2

สำหรับการใช้วงจร PLL สำหรับล็อกสัญญาณฮาร์โมนิกที่ 2 ของสัญญาณโดยก่อนหน้าของสัญญาณ PLL เป็นวงจรรอกกำลังสองขนาดของเฟสจิทเตอร์วาเรชั่นจะเพิ่มขึ้น โดยถ้าให้อินพุทของวงจรรอกกำลังสองเป็น

$$v_{in}(t) = m(t)\cos(\omega_1 t + \theta_1) + n(t) \quad \text{-----(68)}$$

โดย $n(t)$ เป็น band pass gaussian noise ที่เอาท์พุทของวงจรมอดูเลตสอง หรือ อินพุทของ PLL เขียนได้คือ

$$v_{in}(t) = (m(t)\cos(\omega_1 t + \theta_1) + n(t))^2 \quad \text{-----(69)}$$

$$\begin{aligned} &= \frac{1}{2}m^2(t)\cos 2(\omega_1 t + \theta_1) + \frac{1}{2}n_c^2 \cos 2\omega_1 t - \frac{1}{2}n_s^2 \cos 2\omega_1 t \\ &\quad + n_c m(t)\sin(2\omega_1 t + \theta_1) + n_s m(t)\cos(2\omega_1 t + \theta_1) \\ &\quad - n_c n_s \sin 2\omega_1 t \end{aligned} \quad \text{-----(70)}$$

และสำหรับบอานาลอก PLL สัญญาณเอาท์พุทเขียนได้คือ

$$v_o(t) = v_o \sin 2(\omega_1 t + \theta_o) \quad \text{-----(71)}$$

แรงดันเอาท์พุทของวงจรมอดูเลตสอง เขียนได้คือ

$$v_d(t) = v_{in}(t) \times v_o(t) \quad \text{-----(72)}$$

$$\begin{aligned} &= \frac{1}{2}k_m \left[\frac{1}{2}m^2(t)\sin 2(\theta_1 - \theta_o) + \frac{1}{2}(n_c^2 - n_s^2)\sin 2\theta_o \right. \\ &\quad \left. - n_c n_s \cos 2\theta_o + n_c m(t)\cos(\theta_1 - 2\theta_o) \right. \\ &\quad \left. - n_s m(t)\sin(\theta_1 - 2\theta_o) \right] \end{aligned} \quad \text{-----(73)}$$

กำหนด


$$k_d = \frac{1}{4}k_m m(t)^2 \quad \text{----- (74)}$$

$$\begin{aligned} n'(t) &= \frac{1}{2}(n_c^2 - n_s^2)\sin 2\theta_o - n_c n_s \cos 2\theta_o + n_c m(t)\cos(\theta_1 - 2\theta_o) \\ &\quad - n_s m(t)\sin(\theta_1 - 2\theta_o) \end{aligned} \quad \text{-----(75)}$$

ดังนั้นสามารถเขียนสมการข้างบนได้

$$V_d = k_d [\sin 2(\theta_1 - \theta_o) + n'(t)] \quad \text{-----(76)}$$

โดย $n(t)$ เป็นนอยส์และอินเตอร์มอดูเลชันนอยส์ (inter modulation noise) ของ PD ดังนั้นวงจรมอดูเลตสองของเฟสดีเทคเตอร์จึงเขียนได้รูปที่ 2.2.4.บ



รูปที่ 2.2.4. ข แสดงวงจรมุมลื่นของเฟสดีเทคเตอร์ที่มีวงจรถอยก่าลงสองที่อินพุท ซึ่งผลของคุณสมบัติอินทรีย์ของเฟสดีเทคเตอร์เปลี่ยนไป ขนาดของจิกเตอร์ว่า เร็วขึ้นที่ทำให้เกิดการหลุดจากการล็อกหรือเกิด cycle slip จะลดลงเนื่องจากขนาดของเฟสดีเทคเตอร์ลดลงครึ่งหนึ่งโดยขนาดเฟสจิกเตอร์ rms (θ_n^2) ที่ไม่ทำให้เกิด cycle slip ต้องน้อยกว่า 0.15 rad โดยค่าเฟสจิกเตอร์เกิดขึ้น จากสัญญาณนอัสที่อินพุท PLL ซึ่งกรณีอินพุทเป็นวงจรถอยก่าลงสอง แสดงค่าเอาท์พุทเฟสจิกเตอร์ว่า เร็วขึ้น ได้คือ

$$\theta_n^2 = \frac{B_L}{B_1 SNR_1} \left[1 + \frac{1}{2SNR_1} \right] \quad \text{----- (77)}$$


โดยเทอมที่อยู่ในวงเล็บเป็นเทอมที่เพิ่มขึ้นจากอินเตอร์มอดูเลชันนอัสที่อินพุทของ PLL โดยถ้าหากขนาดของ SNR_1 สูงพอแล้วค่าเทอมในวงเล็บที่อาจเรียกว่า squaring loss จะไม่มีผล แต่เนื่องจากขนาดของเฟสดีเทคเตอร์ลดลงครึ่งหนึ่งดังนั้นค่า SNR_L จะต้องเพิ่มขึ้น 6 dB หรือ SNR_L ต้องมากกว่า 12 dB จึงทำให้ PLL คือสัญญาณอินพุทได้มีเสถียรภาพ

2.3 การสังเคราะห์ความถี่ด้วยเฟสล็อกกลุ่

การสังเคราะห์ความถี่ด้วย PLL เป็นการสร้างความถี่ขึ้นใหม่ ด้วยสัญญาณความถี่อ้างอิงที่มาตรฐานโดยโครงสร้างสำหรับการสังเคราะห์ความถี่แสดงได้ดังรูป 2.3

จากรูปส่วนที่เพิ่มเข้าไปจากโครงสร้างของ PLL ที่ได้กล่าวมาแล้วคือวงจรหาร N ($1/N$) โดยถ้า f_r เป็นความถี่อ้างอิงที่มีความถี่ที่คงที่แล้ว ความถี่เอาท์พุทของ VCO จะเท่ากับขนาดของความถี่อ้างอิง (frequency reference: f_r) คูณกับจำนวน หาร N หรือเขียนได้

$$f_o = f_r \times N \quad \text{----- (78)}$$



รูปที่ 2.3 แสดงโครงสร้าง PLL สำหรับการสังเคราะห์ความถี่ หรือกล่าวได้ว่าความถี่เอาท์พุท (f_o) จะเป็นจำนวนเท่าของความถี่อ้างอิงความถี่ที่ป้อนกลับ จากวงจร VCO ที่นำมาเปรียบเทียบกับความถี่อ้างอิงที่เฟสดีเทคเตอร์ (PD) ทหารด้วยจำนวน N ให้เท่ากับความถี่อ้างอิง สำหรับการทรานเฟอ์ฟังก์ชันของ PLL ที่มีวงจรหาร N ในส่วนป้อนกลับเขียนทรานเฟอ์ฟังก์ชันได้คือ

$$\theta_o(s) = \frac{K_o K_d F(s)}{s} \quad \text{----- (79)}$$

$$\theta_r(s) = 1 + \frac{K_o K_d F(s)}{Ns}$$

สำหรับทรานเฟอ์ฟังก์ชันของลูปใดๆเขียนได้

$$\frac{\theta_o(s)}{\theta_r(s)} = \frac{G(s)}{1+G(s)H(s)} \quad \text{----- (80)}$$

$$G(s) = \text{ฟอร์เวิร์ดเกน (forward gain)}$$

$$H(s) = \text{เกนป้อนกลับ (feedback gain)}$$

$$G(s)H(s) = \text{เกนลูปเปิด (open loop gain)}$$

จาก (79) เราได้ฟอร์เวิร์ดเกนคือ

$$G(s) = \frac{K_o K_d F(s)}{s} \quad \text{----- (81)}$$

และเกนลูปเปิดของ PLL คือ

$$G(s)H(s) = \frac{K_o K_d F(s)}{N \times s} \quad \text{----- (82)}$$

สำหรับในการสังเคราะห์ความถี่วงจรงรองความถี่ต่ำ (LPF) ในลูปจะเลือกใช่วงจรงรองแบบแอกตีฟ เนื่องจากดิงกระแอสั่นพทุ้น้อย ทำให้ค่าความผิดพลาดในสภาวะสงบของเฟสดีเทคเตอร์เอาท์พุทมีค่าน้อย จากวงจรงรองในลูปในรูป 2.1.1 ค ซึ่งมีการเฟอ์ฟังก์ชันแสดง

ในสมการที่ (9) แทนลงในสมการ (79) จะได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{\theta_o}{\theta_i} = \frac{K_o K_d (sT_e + 1) / T_1}{s^2 + s \times K_o K_d T_e / NT_1 + K_o K_d / NT_1} \quad \text{----- (83)}$$


จะได้ความถี่ธรรมชาติของลูป และ ค่าแอมป์แกคเตอร์คือ

$$\begin{aligned} \omega_n &= (K_o K_d / NT_1)^{1/2} \\ \zeta &= (T_e / 2) \omega_n \end{aligned} \quad \text{----- (84)}$$

ค่าความถี่ธรรมชาติ, ค่าแอมป์แกคเตอร์ของลูปจะเป็นพารามิเตอร์ที่เราสามารถกำหนดได้ โดยการกำหนดค่าพารามิเตอร์ดังกล่าว เราจะกำหนดโดยพิจารณาจากความต้องการต่อการตอบสนองของลูปในสภาวะทรานเซียน ความสามารถมอดูเลทความถี่ที่ต้องการในกรณีที่ถูกมอดูเลทด้วยสัญญาณเบสแบนด์ และความเสถียรภาพของลูป

2.3.1 ผลตอบสนองสภาวะทรานเซียน

สำหรับ PLL การสังเคราะห์ความถี่การเปลี่ยนแปลงของความถี่ โดยการเปลี่ยนการหารในลูปป้อนกลับทำให้เกิดการเปลี่ยนแปลงเฟสเอ้าท์พุท โดยสามารถหาการเปลี่ยนแปลงในสภาวะทรานเซียนโดยการทำ unit step สมการที่ (19) แล้วอินทิเกรตปลายทรานส์ฟอร์ม ซึ่งผลของเฟสเอ้าท์พุทในสภาวะทรานเซียนของ PLL ที่ใช้วงจรแบบแอสคิฟแสดงได้ดังรูป




รูปที่ 2.3.1 แสดงเฟสเอ้าท์พุทในสภาวะทรานเซียนของ PLL ใช้วงจรแบบแอสคิฟ จากรูป ค่าอัตราแดมป์ที่ 0.707 ซึ่งเป็นค่าเหมาะสมสำหรับลูปอันดับสอง จากรูปเมื่อค่า

$\omega_n t > 4.5$ ค่าพีคโอเวอร์ชูท (peak over shoot) จะน้อยกว่า 20 % ดังนั้นเราสามารถทำเอกสารนี้เพื่อเอกสารที่ส่งงานไว้สำหรับกิจกรรงานเพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หนดค่าเวลาเซตตั้ง(setting time)ได้เท่ากับ $t_s = 4.5/\omega_n$ หรือค่าความถี่ธรรมชาติของลูป มีผลต่อเวลาเซตตั้งของลูป

2.3.2 การลดทอนของไซด์แบนด์นอชส์

เนื่องจากการสังเคราะห์ความถี่ด้วย PLL เป็นการควบคุมโดยการป้อนกลับ สัญญาณอินพุตที่ควบคุมให้วงจร VCO กำเนิดความถี่ที่มีความถี่คงที่เป็นแรงดันคี่ ถ้าหากมีสัญญาณรบกวนใดๆ ประปนสัญญาณคี่ สัญญาณรบกวนนั้นจะเป็นสัญญาณที่มอดูเลตเข้าไปในวงจร VCO เกิดเป็นไซด์แบนด์ที่ไม่ต้องการขึ้น การวิเคราะห์การเกิดไซด์แบนด์ แสดงโครงสร้างไว้ดังรูป 2.3.2.ก



รูปที่ 2.3.2.ก แสดงโครงสร้างของลูปสำหรับวิเคราะห์หาไซด์แบนด์นอชส์

จากรูปให้ V_{r_o} เป็นสัญญาณขาเอาต์พุตของวงจรกรองแบบแคคคีย์ มีลักษณะเป็นสัญญาณรูปเปิล(ripple) เกิดขึ้นเนื่องจากการอินทิเกรตของวงจรกรองโดยอินพุตของวงจรกรอง เป็นพัลส์เล็กๆเกิดจากการที่วงจรซาร์จัมของเฟสฟรีควเอนซ์ดีเทคเตอร์ต้องทำการปิดสวิตช์ช่วงสั้นๆ ทุกคาบความถี่อ้างอิง โดยไซด์แบนด์ที่เกิดจากการมอดูเลตโดยสัญญาณ V_{r_o} ซึ่งมีขนาดเล็กๆซึ่งถือว่าเป็นการมอดูเลตเอพเอ็มแบบค่าดัชนีการมอดูเลตน้อย (low modulation index) ไซด์แบนด์ที่เกิดขึ้น [5] หรือ J_1 จะมีขนาดประมาณเท่ากับ ค่ามอดูเลชันอินเดคซ์ส่วน 2

$$J_1 = (1/2)\beta \tag{85}$$

แล้วเขียนไซด์แบนด์เกิดจาก V_{r_o} ได้


$$J_1 = V_{r_o} K_o / 2\omega_{r_o} \tag{86}$$

โดยค่า β หลังมอดูเลชันอินเดคซ์เท่ากับความถี่ที่เบี่ยงเบน ทารด้วยความถี่ที่มอดูเลต ซึ่งขนาดของความถี่เบี่ยงเบนจะเท่ากับขนาดของ V_{r_o} คูณกับค่าเกนของ VCO โดยค่าแรงดันของ V_{r_o} มีขนาดของคาบความถี่เท่ากับความถี่อ้างอิงของลูป ในทางปฏิบัติการออกแบบจะกำหนดค่าขนาดของไซด์แบนด์ต่อความถี่ที่ต้องการจริงๆ หรือเป็นไซด์แบนด์ต่อคลื่นพาห้ เป็นรูปขนาดของ

dB หรือเขียนได้

$$\frac{\text{sideband}}{\text{carrier}} = 20 \log \left(\frac{V_{r_{off}} K_o}{2\omega_{r_{off}}} \right) \quad \text{----- (87)}$$

จากสมการ (87) $V_{r_{off}}$ เป็นค่า peak เกิดจากกระแสรั่วไหลของเฟสดีเทคเตอร์ (I_L) และกระแสไบอัสอินพุทออปแอมป์ (I_b)



รูปที่ 2.3.2. ข กระแสรั่วไหลของเฟสดีเทคเตอร์และกระแสไบอัสอินพุทออปแอมป์
ถ้าให้ V_{avg} เป็นแรงดันอินพุทเฉลี่ยเกิดจากกระแส I_L, I_b หรือแสดงได้

$$V_{avg} = (I_L + I_b) R_1 \quad \text{----- (88)}$$

V_p เป็นขนาดแรงดันจากยอดถึงยอด (peak to peak) จะมีขนาด 2 เท่าของ V_{avg}
ดังนั้นเราสามารถเขียนแรงดัน V_p เกิดจากกระแส I_L, I_b ได้คือ

$$V_p = 2(I_L + I_b) R_1 \quad \text{----- (89)}$$

โดย $V_{r_{off}}$ จะถูกขยายด้วยอัตราส่วนของ R_2/R_1 จากอินพุท V_p ดังนั้นสมการ (87)
เขียนใหม่ได้ว่า

$$\frac{\text{Sideband}}{\text{Carrier}} = 20 \log \left(\frac{(I_L + I_b) R_2 K_o}{\omega_{r_{off}}} \right) \quad \text{----- (90)}$$

โดยถ้าหากค่า Sideband/Carrier มีค่าลดทอนไม่มากเราอาจจะเพิ่มวงจรรองความถี่
ต่ำผ่านเข้าไปในลูบได้ โดยความถี่คutoffของวงจรรอกแบบให้ขนาดเท่ากับ $\omega_c = 5\omega_n$ โดยอัตรา
ลดทอนของไฮด์แบนด์จะลดทอนคือ SB

$$SB = n \times 20 \times \log(\omega_c / \omega_{r_{off}}) \quad \text{----- (91)}$$

โดย n เป็นจำนวนอันดับของวงจรรองในลูบ แต่ผลของการเพิ่มวงจรรองความถี่ต่ำผ่าน
เข้าไปในลูบจะทำให้เกิดการเลื่อนเฟสในลูบทำให้ผลของเสถียรภาพของลูบเปลี่ยนแปลงไป

2.3.3 เสถียรภาพของลูป


สำหรับการหาเสถียรภาพของลูปอาจจะวิเคราะห์ได้จากการใช้ โบทพล็อต(Bode plot) ทั้งแมกนิจูดและเฟสของเกนลูปเปิดในสมการ (83) เทียบกับความถี่โดยค่าของเกนลูปเปิดที่เท่ากับ 0 dB ค่าเฟสต้องมีขนาดน้อยกว่า -180 องศา หรือกำหนดเฟสมาจิ้น (phase margin) ของลูปคือ

$$\phi_m = 180 + a_{p_{-x}} G(j\omega_1) \times H(j\omega_1) \quad \text{-----}(92)$$

ω_1 เป็นค่าของความถี่ที่ขนาดเกนของลูปเปิดเท่ากับ 1 หรือ 0 dB โดยค่าเฟสมาจิ้นจะเท่ากับ 180 องศา บวกกับเฟสที่เลื่อนของทรานเฟอร์ฟังก์ชันลูปเปิดซึ่งจะเป็นค่าลบ ถ้าหากค่าเฟสมาจิ้นนี้มาก PLL จะมีเสถียรภาพมากโดยเราไม่คำนึงถึงการเลื่อนเฟสจากผลของค่าพาราซิติก (parasitic) ในลูป สำหรับการเพิ่มวงจรกรองเข้าไปในลูปเพื่อลดลอนขนาดของไซด์แบนด์จะทำให้ค่าเฟสมาจิ้นลดลง โดยถ้าหากเฟสมาจิ้นมีขนาดน้อยกว่า 0 PLL ก็จะไม่มีความเสถียรภาพ

2.3.4 การมอดูเลตด้วยสัญญาณเบสแบนด์

สำหรับการสังเคราะห์ความถี่ด้วย PLL เราอาจจะทำการมอดูเลตสัญญาณเบสแบนด์เข้ากับความถี่ f_c ซึ่งถือว่าเป็นความถี่พาห้ที่มีเสถียรภาพทางความถี่ขึ้นอยู่กับความถี่อ้างอิงของลูปโดยแสดงการมอดูเลตแบบ FM ได้ดังรูป



รูปที่ 2.3.4 แสดงการมอดูเลต FM ใน PLL

จากรูปสัญญาณเบสแบนด์ถูกบวกเข้าที่อินพุทของ VCO ทำให้ความถี่ของ VCO เปลี่ยนแปลงตามแรงดัน ω_f จากการป้อนความถี่กลับมาเปรียบเทียบกับความถี่อ้างอิงจาก อินพุทเป็นแรงดันผลของเฟสเอาท์พุทต่อแรงดันอินพุท ω_f คือ

$$\theta_o(s) = \frac{K_o Vf(s)/s}{[1+(K_o K_d F(s)/s)]} \quad \text{-----(93)}$$

สำหรับเอาต์พุตในรูปของความถี่ ซึ่งเขียนลาปลาซทรานส์ฟอร์มของเฟสได้คือ

$$\Omega_o(s) = S\theta_o(s) \quad \text{-----(94)}$$

ดังนั้นสมการความถี่เอาต์พุตจากผลของแรงดัน Vf คือ

$$\Omega_o(s) = \frac{SK_o Vf(s)}{S + K_o K_d F(s)} \quad \text{-----(95)}$$

จากสมการข้างบนทรานเฟอร์ฟังก์ชันของความถี่เอาต์พุตต่อแรงดันอินพุตคือ

$$\frac{\Omega_o(s)}{Vf(s)} = \frac{sK_o}{s + K_o K_d F(s)} \quad \text{-----(96)}$$

ซึ่งส่วนของเทอม $s / (s + K_o K_d F(s))$ มีลักษณะมีผลตอบสนองความถี่สูงผ่าน ดังนั้น กล่าวได้ว่ารูปแบบตัววัดต้องมีค่าต่ำกว่าความถี่ต่ำสุดที่ทำการมอดูเลตเข้ามาในรูป



บทที่ 3

ทฤษฎีการออกแบบวงจรมอดูเลตสัญญาณ FM สำหรับการกระจายเสียงแบบสเตอริโอ

ในบทนี้จะกล่าวถึงทฤษฎีการออกแบบวงจรมอดูเลตสำหรับความถี่ FM ที่ใช้ในการกระจายเสียงพร้อมทั้งส่วนวงจรเข้ารหัสสัญญาณสเตอริโอ(stereo encoder) โดยวงจรมอดูเลต FM ออกแบบที่ความถี่ 107.5 MHz

3.1 การส่งกระจายเสียงแบบ FM[7]

สำหรับการส่งกระจายเสียงแบบ FM นั้น FCC (Federal Communication Commission) ได้กำหนดให้ออกอากาศที่ความถี่ตั้งแต่ 88 - 108 MHz โดยความถี่พาห้จะคลาดเคลื่อนได้ไม่เกิน $\pm 2\text{KHz}$ ความถี่เบี่ยงเบน (deviation) สำหรับการมอดูเลต 100% ต้องไม่เกิน 75 KHz โดยความถี่ที่มอดูเลตสำหรับสัญญาณเสียงจะมีความถี่ตั้งแต่ 50Hz-15KHz

3.1.1 การกระจายเสียงแบบ FM สเตอริโอ

การกระจายเสียง FM สเตอริโอเป็นการส่งสัญญาณแบบสเตอริโอสองสัญญาณ คือสัญญาณข้างซ้ายและขวาไปยังเครื่องรับ โดยขบวนการผลิตสัญญาณสเตอริโอเพื่อให้ภาครับแบบสเตอริโอสามารถตีมอดูเลตได้ทั้งสัญญาณซ้ายและขวาและเครื่องรับแบบโมนอกก็สามารถรับสัญญาณได้เช่นกัน เทคนิคที่ใช้สำหรับการส่งสัญญาณ FM สเตอริโอคือใช้เทคนิคผลบวกและผลต่างของซ้ายและขวา (L + R), (L - R) โดยภาคส่งจะส่งสัญญาณ (L + R) และ (L - R) โดยที่ภาครับใช้หลักการบวกและลบสัญญาณผลบวกและผลต่างที่ส่งมาจากภาคส่ง จะได้สัญญาณซ้ายและขวาตามลำดับ หรือแสดงได้

$$(L + R) + (L - R) = 2L \quad \text{-----(1)}$$

$$(L + R) - (L - R) = 2R \quad \text{-----(2)}$$

โดยสัญญาณ (L - R) ที่ภาคส่งจะมอดูเลตกับความถี่คลื่นพาห้รอง(sub carrier)ที่เท่ากับ 38 KHz ซึ่งเป็นการมอดูเลตแบบดับเบิลไซด์แบนด์ซัพเพรสส์แคเรีย (double sideband suppress carrier:DSBSC) แล้วจึงมอดูเลตเข้ากับความถี่คลื่นพาห้ของคลื่น FM และรวมเอาสัญญาณ(L + R) และสัญญาณไพล็อทโทน (pilot tone) ที่มีความถี่ 19 KHz เพื่อทำให้ภาครับสามารถสร้างสัญญาณแคเรีย 38 KHz เพื่อตีมอดูเลตสัญญาณแบบสเตอริโอ (L-R) สำหรับสัญญาณรวมแบบสเตอริโอสเตอริโอ $m(t)$ เขียนได้

$$m(t) = (L+R) + (L-R) \cos 2\pi f_c t + p \cos 2\pi f_p t \quad \text{-----(3)}$$

โดย L : สัญญาณแบบสเตอริโอสองข้างจะถูกจำกัดให้มีความถี่สูงสุดไม่เกิน 15 KHz

R : สัญญาณแบบสเตอริโอสองข้างจะถูกจำกัดให้มีความถี่สูงสุดไม่เกิน 15 KHz

f_c : ความถี่คลื่นพาห้รองมีความถี่เท่ากับ 38 KHz

f_p : ความถี่ของไฟล็กโทนเท่ากับ 19 KHz

p : ระดับสัญญาณไฟล็กโทน


สำหรับอัตราการมอดูเลต FCC กำหนดให้คลื่นพาห์เบี่ยงเบนได้ไม่เกิน ± 75 KHz โดยสัญญาณ (L+R) หรือเรียกว่าสัญญาณหลัก (main signal) และสัญญาณ (L-R) หรือสัญญาณรอง (sub signal) จะมีขนาดแต่ละสัญญาณเท่ากับ 45% หรือทำให้ความถี่คลื่นพาห์เบี่ยงเบนได้ไม่เกิน ± 33.75 KHz ส่วนสัญญาณไฟล็กโทนมีขนาดเท่ากับ 10% ซึ่งจะทำให้คลื่นพาห์ของ FM เบี่ยงเบนได้ไม่เกิน ± 7.5 KHz

3.1.2 การส่งสัญญาณ SCA ในระบบ FM สเตอริโอ

สำหรับสัญญาณ FM SCA (subsidiary communication authorization) เป็นการ
ใช้ภาคส่ง FM สเตอริโอ ส่งสัญญาณอื่นนอกเหนือโปรแกรมที่ส่งตามปกติ โดย FCC กำหนดคุณสมบัติของสัญญาณ SCA ซึ่งเป็นเบสแบนด์อันหนึ่งของคลื่นพาห์ FM ดังนี้


1. กำหนดความถี่ศูนย์กลางอยู่ที่ 67 KHz โดยเปลี่ยนแปลงได้เท่ากับ ± 500 Hz
2. ความถี่เบสแบนด์ SCA มีขนาดไม่เกิน 10% ของสัญญาณรวมทั้งหมดยกก่อนมอดูเลตหรือทำให้ความถี่พาห์เบี่ยงเบนได้เท่ากับ ± 7.5 KHz โดยสัญญาณ (L+R), (L-R) จะมีขนาดแต่ละสัญญาณเท่ากับ 40% หรือทำให้ความถี่คลื่นพาห์เบี่ยงเบนได้ไม่เกิน ± 30 KHz
3. สเปกตรัมของความถี่ SCA จำกัดอยู่ในช่วงความถี่ 57-75 KHz
4. สัญญาณรบกวนของ SCA ที่ข้ามช่อง (cross talk) เข้าไปในช่องของสัญญาณสเตอริโอเบสแบนด์ต้องน้อยกว่า 60 dB

จากข้อกำหนดของระบบสเตอริโอและ SCA สามารถแสดงสัญญาณเบสแบนด์และภาคส่งดังรูป



รูปที่ 3.1.2 ก แสดงสัญญาณเบสแบนด์ของ FM สเตอริโอและสัญญาณ SCA

สำหรับขบวนการผลิตและโครงสร้างภาคส่งสัญญาณ FM แสดงได้ดังรูป 3.1.2. ข จากรูปภาคส่งสัญญาณ L, R จะต้องเข้าวงจรพีเอ็มเอชเอสเพื่อชดเชยสัญญาณความถี่สูงก่อนแล้วจึงเข้าวงจรผลต่าง subtract (L-R) และวงจรผลรวม adder (L+R) สัญญาณผลต่างคูณเข้ากับความถี่ 38 KHZ ซึ่งได้จากสัญญาณไฟล็กโทนคูณสอง เอาท์พุทของการคูณสัญญาณ (L-R) กับสัญญาณความถี่ 38 KHZ ซึ่งเป็นารมอดูเลทแบบดับเบิลไซด์แบนด์วีทเพรสแคเรีย จะเข้าไปมอดูเลทกับคลื่นพาห์ FM พร้อมกับสัญญาณ (L+R) และสัญญาณไฟล็กโทนโดยการมอดูเลทโดยตรง (direct modulation)



รูปที่ 3.1.2 ข แสดงโครงสร้าง ภาคส่งสัญญาณ FM สเตอริโอ สัญญาณ SCA

สำหรับขบวนการดีมอดูเลทสัญญาณ FM สเตอริโอที่ภาครับแสดงโครงสร้างได้ดังรูป 3.1.2. ค จากรูป สัญญาณความถี่ไอเอฟของ FM ซึ่งมีค่าความถี่ 10.7 MHz สัญญาณจะถูกดีมอดูเลทโดยวงจรดิสคริมิเนเตอร์ซึ่งจะให้สัญญาณเบสแบนด์ครอบคลุมตั้งแต่ 0-75 KHZ สัญญาณเบสแบนด์สามารถแยกเอาสัญญาณ (L+R), (L-R) และ SCA โดยวงจรกรองความถี่ต่ำ 0-15 KHZ จะกรองเอาสัญญาณ (L+R) ออกจากสัญญาณรวมแล้วลดระดับสัญญาณครึ่งหนึ่งแล้วจึงป้อนเข้าวงจรบวก (add) และลบ (subtract) ตามลำดับ สัญญาณ (L-R) นั้นได้จากการนำเอาสัญญาณเบสแบนด์ที่อยู่ในช่วง 23-53 KHZ ไปคูณเข้ากับความถี่ 38 KHZ ที่ได้สร้างจากไฟล็กโทนคูณ 2 จะได้ว่า

$$(L-R) \cos 2\pi f_m \times \cos 2\pi f_c = (L-R)/2 - ((L-R)/2) \cos 4\pi f_m \quad \text{-----(4)}$$

สัญญาณข้างขวามือประกอบด้วย 2 เทอมคือ $(L-R)/2$ และ $((L-R)/2) \times \cos 4\pi f_m$ โดยสัญญาณผ่านวงจรกรองความถี่ต่ำจะเหลือสัญญาณ $(L-R)/2$ ซึ่งขบวนการคูณและกรองความถี่นี้เรียกว่า synchronous demodulator โดยสัญญาณ $(L-R)/2$ และ $(L+R)/2$ เมื่อเข้าวงจรบวกและวงจรถลบแล้วก็จะได้สัญญาณ L และ R ตามลำดับ ส่วนสัญญาณ SCA นั้นได้จากเอาสัญญาณเบสแบนด์ในช่วง 57-75 KHZ ผ่านวงจรกรองความถี่ผ่านย่านแล้วจึงทำการดีมอดูเลทสัญญาณ SCA นี้

ดังนั้นความถี่ชั่วขณะใด ๆ คือ

$$\omega_1(t) = \frac{1}{\sqrt{L(C_0 - K_c m(t))}} \quad \text{----- (7)}$$

จากสมการ (7) เขียนได้

$$\omega_1(t) = - \frac{\omega_0}{\sqrt{1 - K_c m(t)/C_0}} \quad \text{----- (8)}$$

โดย ω_0 เป็นความถี่ของวงจรที่ไม่ถูกมอดูเลตด้วยสัญญาณเบสแบนด์สมการ(8) ประมาณได้

$$\omega_1(t) = \omega_0 \left(1 + \frac{K_c m(t)}{2C_0} \right) \quad \text{----- (9)}$$

ถ้ากำหนดค่าคงที่ในการมอดูเลต

$$K_f = \frac{\omega_0 K_c}{2C_0} \quad \text{----- (10)}$$


ดังนั้นแสดงได้ว่าวงจรกำเนิดความถี่แบบ LC ใดๆ ที่ C สามารถเปลี่ยนแปลงตามสัญญาณเบสแบนด์อินพุทสามารถกำเนิดสัญญาณ FM ได้ดังสมการของ FM คือ

$$\omega_1(t) = \omega_0 + K_f m(t) \quad \text{----- (11)}$$

ซึ่งเป็นสมการของสัญญาณ FMC[8]

3.2 การออกแบบวงจรมอดูเลตสัญญาณ FM

สำหรับในส่วนนี้จะกล่าวถึง การออกแบบวงจรมอดูเลต FM แบบตรง (direct modulation) การควบคุมความถี่ของคลื่นพาห้ให้มีเสถียรภาพใช้เฟสล็อกกลุ๊ป ซึ่งหลักการได้กล่าวไว้ในส่วนที่ 2.3 สำหรับวงจรมอดูเลตแบบตรงหรือวงจรที่มอดูเลตสัญญาณเบสแบนด์โดยตรงกับวงจรกำเนิดความถี่ใช้วงจรกำเนิดความถี่ควบคุมด้วยแรงดันดังที่ได้กล่าวมาข้างต้น สำหรับวงจรมอดูเลต FM แสดงโครงสร้างดังรูป



รูปที่ 3.2 แสดงโครงสร้างวงจรมอดูเลตสัญญาณ FM

เอกสารนี้เป็นจากรูปต้องการสร้างสัญญาณคลื่นพาห้ที่มีความถี่เท่ากับ 107.5 MHz ถ้ากำหนดให้สัญญาณคลื่นพาห้ต่อไวด์แบนด์ก็ยังไม่ทำการมอดูเลตมีขนาดลดทอนมากกว่า -60 dB สำหรับความถี่อ้างอิง

ของลูป กำหนดให้มีขนาด 2.5 KHZ เพื่อให้ลูปทำการหารความถี่ของคลื่นพาห้ลงจำนวนมากๆ (43,000) เพื่อไม่ให้ลูปเกิดการหลุดจากการล็อก (loss of lock) เมื่อเกิดความถี่เบี่ยงเบนสูงๆ เนื่องจากการมอดูเลตด้วยความถี่ต่ำเกินช่วงเชิงเส้นของเฟสดีเทคเตอร์ สำหรับค่าความถี่ธรรมชาติของลูปกำหนดให้มีขนาดเท่ากับความถี่ต่ำสุดที่ต้องการมอดูเลตในที่นี้จะเท่ากับ 20 Hz สำหรับวงจรกรองในลูปใช้วงจรกรองแบบแอกทีฟชนิดลีดแล็ค จากสมการ (84) ในบทที่ 2 แสดงความถี่ธรรมชาติของลูป และค่าเดมปีงเฟคเตอร์คือ

$$\omega_n = [K_o K_d / N \times T_1]^{1/2} \quad \text{----- (12.1)}$$


$$\zeta = T_2 \omega_n / 2 \quad \text{----- (12.2)}$$

โดย $T_1 = R_1 C$ และ $T_2 = R_2 C$

สำหรับค่า K_d เป็นเฟสดีเทคเตอร์เกนในการออกแบบใช้ ดิจิตอลเฟสดีเทคเตอร์ซึ่งเป็นวงจรรวม 4046 มีค่า $K_d = V_{cc}/4\pi$ ค่า K_o เป็นค่าเกนของ VCO หาได้จากวงจร VCO ซึ่งมีการออกแบบดังต่อไปนี้

3.2.1 วงจร VCO

สำหรับการออกแบบวงจร VCO ใช้วงจรโคพิทออสซิลเลเตอร์คู่ร่วมกับบาวารีแคป ดังแสดงวงจรได้ดังรูป[9]



รูปที่ 3.2.1.ก แสดงวงจรโคพิทออสซิลเลเตอร์

จากวงจรให้ค่ารีแอกแตนซ์ของ RFC มีขนาดสูงมากที่ความถี่ออสซิลเลท ค่าคาปาซิแตนซ์ทางด้านอินพุทของ FET มีขนาดน้อยมากเมื่อเทียบกับ C_1 และ C_2 ดังนั้นค่าความถี่ออสซิลเลท จะเท่ากับ

$$f_o = \frac{1}{2\pi\sqrt{LC_o}} \quad \text{----- (13)}$$

เอกสารนี้เป็นเอกสารที่คำนวณค่าส่วนประกอบใช้สำหรับการเรียนการสอนเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด (14) ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามตัดต่อวงจรนี้ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยค่า C_{v_1} และ C_{v_2} เป็นค่าคาปาซิแตนซ์ของวาริแคปที่ถูกควบคุมด้วยแรงดัน V_{in} ซึ่งขนาดของค่าคาปาซิแตนซ์ต่อแรงดันใดๆ ของวาริแคปแสดงได้คือ [10]

$$C_v(v) = C_s \left(\frac{\phi - V_s}{\phi - v} \right)^\gamma \quad \text{-----(15)}$$

γ = ค่าชี้กำลังที่ขึ้นกับชนิดของรอยต่อซึ่งเท่ากับ 1/2 สำหรับ hyper abrupt junction

ϕ = แรงดันระหว่างรอยต่อของไดโอด (0.7 V)

V_s = แรงดันที่จุดไบอัส

C_s = ค่าคาปาซิแตนซ์ที่จุดไบอัส

สำหรับค่าอัตราการเปลี่ยนแปลงความถี่จาก f_0 ต่อการเปลี่ยนแปลงแรงดันอินพุตแสดงได้คือ[11]

$$\frac{\Delta f_0}{\Delta v} = \frac{C_s \sqrt{\phi - V_s}}{8\pi/L [C(\phi - V)]^{3/2}} \quad \text{-----(16)}$$

การออกแบบในทางปฏิบัติเลือกใช้ FET เบอร์ 2N5486 กำหนดให้แรงดันของวงจรมีขนาด 12 V แรงดันควบคุมของอินพุต V_{in} มีขนาด 1-12 V ถ้ากำหนดให้ค่าอินดักแตนซ์ (L) ในวงจรมีขนาด 100 nH และ C_0 มีขนาด 4 pF แล้วให้วงจร VCO ทำงานตั้งแต่ความถี่ 100 MHz ถึง 110 MHz จากสมการ (5) หา C ที่ความถี่ 100 MHz - 110 MHz ได้คือ

$$C = \frac{1}{4\pi^2 f^2 L} \quad \text{-----(17)}$$

$$C_{100 \text{ MHz}} = 25 \text{ pF}$$

$$C_{110 \text{ MHz}} = 20 \text{ pF}$$

ซึ่งหมายถึงว่าค่าการเปลี่ยนแปลงของค่าคาปาซิแตนซ์ในวงจร VCO ที่จะทำให้ความถี่เปลี่ยนแปลงตั้งแต่ 100-110 MHz มีขนาดเท่ากับ 5 pF การออกแบบเลือกใช้วาริแคปเบอร์ - MV2101 ซึ่งมีขนาด 4pF เมื่อถูกรีเวิร์คไบอัสเท่ากับ 12 V และมีขนาด 10 pF เมื่อถูกรีเวิร์คไบอัสที่ 1 V ซึ่งค่าเปลี่ยนแปลงของค่าคาปาซิแตนซ์มีขนาดใกล้เคียงกับความต้องการ


โดยในทางปฏิบัติถ้าต่อวาริแคปอนุกรมกันค่าความจุจะลดลงกึ่งหนึ่ง ดังนั้นจึงต้องต่อวาริแคปขนานเข้าไปอีก 1 ชุดดังรูป 3.1.2.ข โดย $C_1 = C_2 = 22 \text{ pF}$ $C_3 = 4 \text{ pF}$

จากสมการ (16) ถ้าแรงดันควบคุม VCO ที่ความถี่ 107.5 MHz มีขนาด 10 V แล้วค่า C_s ที่ 4 V. ของ MV2101 เท่ากับ 6.8 PF ค่า C ที่ 107.5 MHz จากสมการ (17) มีค่าประมาณ 22 PF แล้ว ค่า $\Delta f/\Delta v$ หรือค่า VCO เจน ได้จากสมการ (16)

$$\left. \frac{\Delta f}{\Delta V} \right|_{107.5 \text{ MHz}} = \frac{6.8 \times 10^{-12} \sqrt{0.7 - (-4)}}{8\pi \sqrt{0.1 \times 10^{-6}} [22 \times 10^{-12} (0.7 - (-10))]^{3/2}} \text{-----(18)}$$

$$= 516.4 \text{ KHz/V}$$

สำหรับวงจรที่สมบรูณ์แสดงได้ดังรูป



รูปที่ 3.2.1. ข แสดงวงจร VCO ที่ใช้ในทางปฏิบัติ

3.2.2 วงจรกรองในลูป

จากสมการ (12.1), (12.2) ค่าความต้านทานของวงจรกรองในลูปเท่ากับ

$$R_1 = K_o K_d / N \omega_n^2 C \text{-----(19.1)}$$

$$R_2 = 23 / \omega_n \text{-----(19.2)}$$

ข้อกำหนดในการออกแบบ ถ้าแรงดันสำหรับเฟสดีเทคเตอร์ 4046 เท่ากับ 12 V แล้ว

$$K_d = 12 / 4\pi \text{ V/rad}$$

$$K_o = 516.4 \text{ KHz/V}$$

$$N = 43,000$$


$$\omega_n = 2\pi \times 20 \text{ rad/s}$$

และในการออกแบบต้องเลือกให้อัตราส่วนของ R_2/R_1 ของวงจรมีอัตราส่วนน้อยกว่า 10 เท่า เพื่อป้องกันไม่ให้ออปแอมป์เกิดการอิ่มตัวเมื่อเฟสดีเทคเตอร์ให้ค่าผิดพลาดเชิงเส้นขนาดใหญ่ในช่วงโอเวอร์ชูทรวมทั้งค่า R_1 จะต้องมีค่ามากพอที่จะไม่โหลดเอาท์พุทของเฟสดีเทคเตอร์ สำหรับการออกแบบให้เลือก C เท่ากับ 0.47 μF จากสมการ 19.1 และ 19.2 ได้ค่า R_1 -

เท่ากับ 9.7 K Ω และ R_2 เท่ากับ 23.9 K Ω เราสามารถหาอัตราการลดทอนใช้ค่านับต่อแคร้- เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยญาติให้นำไปใช้ประโยชน์ด้านการค้า
เรีอ์ได้ในสมการ (90) ในบทที่ 2
ไม่ว่ากรณีใด ๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{\text{sideband}}{\text{carrier}} = 20 \log \frac{(I_L + I_B) K_o}{\omega_{ref}} \quad \text{-----(20)}$$


สำหรับกระแสรั่วไหลของเฟสดีเทคเตอร์ 4046 มีค่าน้อยมาก (<10 PA) และกระแสไบอัสอินพุทของออปแอมป์ ในที่นี้เลือกใช้ออปแอมป์เบอร์ OP27 ซึ่งมีขนาด $I_B = 10 \text{ nA}$ อัตราการลดทอนไซด์แบนด์ของแคเรียร์ ในสมการที่ (20) มีขนาดเท่ากับ -60.15 dB ซึ่งเป็นการลดทอนเพียงพอกับเงื่อนไขที่ต้องการ สำหรับวงจรกรองในรูปแสดงได้ดังรูป 3.2.2 ก



รูปที่ 3.2.2 ก แสดงวงจรกรองที่ใช้ในรูป

โดยค่า R_1 นั้นแยกออกเป็นค่า R_{11} อนุกรมกับ R_{12} โดยที่ระหว่าง R_{11} และ R_{12} มีคาปาซิเตอร์ C_c ต่อลงกราวนด์อยู่ โดยการออกแบบให้ค่า R_{11}, C_c เป็นวงจรกรองความถี่ต่ำผ่านโดยมีความถี่หักมุมประมาณ 10 เท่าของค่า ω_{ref} ซึ่งเป็นการแก้ไขปัญหาเนื่องจากการอิ่มตัวของออปแอมป์ในสภาวะทรานเซียนโอเวอร์ชูต


สำหรับวงจรกรองและเฟสดีเทคเตอร์ที่ใช้ในงานแสดงดังรูป 3.2.2.ข โดยค่า R_1, R_2 สำหรับวงจรจริงเป็น R6 และ R7 ตามลำดับ โดย C_c คือ C7 โดยเฟสดีเทคเตอร์ใช้วงจรรวม 4046 (U1) ซึ่งเป็นเฟสฟรีควเอนซีดีเทคเตอร์โดยอินพุทขา Sin หรือเมื่อเทียบกับ PD ในรูป 2.1.2.ค คือ fr (frequency reference) โดยส่วนนี้ต่อกับสัญญาณที่ป้อนกลับจาก VCO แล้วผ่านวงจรรวม ส่วนอินพุทขา Cin หรือขา fvco ต่อกับสัญญาณความถี่อ้างอิง สำหรับเหตุผลการต่อสลับขาจากตามปกติ เพราะแรงดันเอาต์พุทที่ไปควบคุมวงจรรวม VCO ผ่านวงจรรองซึ่งเป็นวงจรรขยายแบบอินเวอร์ตติ้ง (Inverting) สำหรับสัญญาณที่มอดูเลตเข้ามาในรูปนั้นต่อผ่านวงจรมัลติเพล็กซ์ซึ่งใช้ในวงจรรวม OP27 โดยที่เอาต์พุทก่อนต่อเข้าวงจรรวม VCO มีความต้านทานปรับค่าได้ขนาด 100 K Ω สำหรับปรับอัตราการมอดูเลต



รูปที่ 3.2.2. ข แสดงวงจรกรองและเฟสดีเทคเตอร์ที่ใช้ในวงจรสร้างสัญญาณ FM

3.2.3 วงจรหาร N


วงจรหารในรูปเป็นการหารความถี่ของคลื่นพาห้ขนาด 107.5 MHz ให้เหลือ 2.5 KHz เพื่อเป็นความถี่อ้างอิงของลูบ เนื่องจากวงจรหารในลูบนี้ต้องการความถี่สูง ในการออกแบบใช้ วงจรรวม DS8629 คู่ร่วมกับวงจรรวม TC-9122 โดย DS8629 เป็นวงจรหาร 100 (pre scaler) ต้องการขนาดแรงดันอินพุทขนาด 100 mV เป็นอย่างต่ำและวงจรรวม TC-9122 เป็นวงจรหารที่สามารถโปรแกรมได้ สำหรับสัญญาณคลื่นพาห้ที่ออกจากวงจรออสซิลเลเตอร์ที่มี ขนาดเล็กมากๆและเพื่อให้เกิดการแยกโดยไม่ให้สัญญาณดิจิตอลเข้าไปรบกวนวงจรออสซิลเลเตอร์ ต้องใช้วงจรขยายความถี่ย่านกว้าง (wide band amplifier) ต่อที่อินพุทวงจรหารภาคแรก- โดยเอาที่พุทของวงจรภาคแรกจะมีความถี่เหลือขนาด 1.075 MHz เป็นระดับสัญญาณ TTL ป้อน เข้าสู่วงจรรวม TC-9122 ซึ่งเป็นวงจรรวมที่สามารถโปรแกรมการหารได้โดยโปรแกรมได้ตั้ง แต่ 0- 3,999 โดยผ่านขา A_1, A_2 ถึง D_2 โดยหลัก A_1 เป็นหลักที่มีนัยสำคัญน้อยที่สุด (Least Significant Bit: LSB) และหลัก D_2 เป็นหลักที่มีนัยสำคัญมากที่สุด (Most Significant Bit: MSB) โดยการหาร 1.075 MHz ให้เหลือ 2.5 KHz เป็นการหารเท่ากับ 430 ดังนั้น ต้องโปรแกรมที่ขา $A_1 - A_4$ เป็นระดับลอจิก "0" ขา B_1 และ B_2 เป็นลอจิก "1" ขา B_3 และ B_4 เป็นลอจิก "0" ขา C_1, C_2, C_4 เป็นลอจิก "0" ขา C_3 เป็นลอจิก "1" และขา D_1, D_2 เป็นลอจิก "0" สำหรับวงจรภาคปฏิบัติมีแสดงได้ดังรูป 3.2.3



รูปที่ 3.2.3 แสดงวงจรหาร N

3.2.4 วงจรกำเนิดความถี่อ้างอิง

วงจรกำเนิดความถี่อ้างอิง 2.5 KHz สร้างจากวงจรรวม 74HC4060 ซึ่งภายในประกอบด้วยเกทอินเวอร์เตอร์ และวงจรหารแบบไบนารีจำนวน 14 สเตจโดยที่เอาต์พุต Q₄ เป็นสัญญาณหาร 16 จนถึงสัญญาณหาร 16,384 ที่ขา Q₁₄ โดยวงจรเกตต่อรวมกับคริสตอลสำหรับการออสซิลเลท ทำงานที่ความถี่ 10.24MHz ซึ่งความถี่ขนาด 2.5 KHz จะได้จากการหาร 10.24 MHz ด้วย 4096 ดังนั้นเอาต์พุตความถี่ 2.5 KHz จะได้จากขา Q₁₂ โดยเป็นสัญญาณแรงดัน TTL-ขนาด 0 V สำหรับลอจิก "0" ขนาด 5V สำหรับลอจิก "1" สำหรับเฟสดีเทคเตอร์ซึ่งใช้แรงดันไฟเลี้ยงขนาด 12 V จะต้องเปลี่ยนระดับแรงดัน TTL ขนาด 0-5 V เป็น 0-12 V โดยใช้ทรานซิสเตอร์ 2N3904 เป็นวงจรเปลี่ยนระดับแรงดัน โดยแสดงวงจรทั้งหมดแสดงในรูป




รูปที่ 3.2.4 แสดงวงจรถ่ายความถี่อ้างอิง


สำหรับวงจรเกตออสซิลเลท ซึ่งอยู่ภายในวงจรรวม 74HC4060 เกทเปรียบเหมือนวงจรขยายกลับเฟส โดยมี R19, C16, C17 และคริสตอลเป็นส่วนหนึ่งของวงจรป้อนกลับสัญญาณจากเอาต์พุตของเกทให้อินพุตของเกทมีเฟสกลับไป 180 องศา R19 เป็นความต้านทานสำหรับไบอัสให้เกททำงานเลือกใช้ขนาด 10 MΩ สำหรับค่า C16 และ C17 กำหนดให้ ค่า C16 และ C17

อนุกรมกันจะมีขนาดเท่ากับค่าโหลดคาปาซิแตนซ์ของคริสตอล โดยการออกแบบเลือกค่า C16 ขนาด 10 pF และ C17 เป็นทริเมอร์ปรับค่าได้ขนาด 10 pF

สำหรับวงจรสร้างสัญญาณ FM และผลการทดลองวัดสัญญาณเอาต์พุตของวงจรแสดงได้ดังรูป



รูปที่ 3.2.5.ก แสดงวงจรมอดเลตสัญญาณ FM ทั้งหมด




รูปที่ 3.2.5.ข แสดงสเปกตรัมที่ความถี่ 107.5 MHz ที่เอาต์พุตของวงจรมอดเลต FM โดยจากรูปแสดงสเปกตรัมของสัญญาณความถี่ที่กำหนดขึ้นโดยมีขนาดเอาต์พุตเท่ากับ 18 dBmV

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 การออกแบบวงจรเข้าสัญญาณสเตอริโอ

จากการส่งกระจายเสียงแบบ FM สเตอริโอที่ใช้เทคนิคผลบวกและผลต่างที่กล่าวมาแสดง
โครงสร้างเฉพาะวงจรเข้าสัญญาณสเตอริโอ ได้คือ





รูปที่ 3.3 แสดงโครงสร้างของวงจรเข้าสัญญาณสเตอริโอ

จากรูปวงจรเข้าสัญญาณสเตอริโอจะประกอบด้วยวงจรต่างๆ คือวงจรพีเอมพีเอส, วงจรบวกสัญญาณ (L+R), วงจรลบสัญญาณ (L-R) หรือเรียกว่าวงจรแมทริก, วงจรคูณสัญญาณ (L-R) กับความถี่ 38 KHz, วงจรสร้างสัญญาณ 38 KHz, วงจรรวมสัญญาณ, วงจรสร้างสัญญาณ 19 KHz และวงจรเลื่อนเฟสของสัญญาณ 19 KHz โดยอธิบายรายละเอียดของวงจรต่างๆ ดังนี้

3.3.1 วงจรพีเอมพีเอส

วงจรพีเอมพีเอสเป็นวงจรยกระดับสัญญาณความถี่สูงเพื่อที่จะชดเชยอัตราของสัญญาณต่อสัญญาณรบกวนที่ภาครับสำหรับวงจรพีเอมพีเอสแสดงวงจรและผลตอบสนองความถี่ได้ดังรูป



โดยทรานเฟอร์ฟังก์ชันของวงจรรีเอมพาซิสแสดงได้ดังนี้คือ

$$H_u(f) = \frac{K[1 + j(f/f_1)]}{[1 + j(f/f_2)]} \quad \text{-----}(21)$$


$$f_1 = 1/2\pi R_1 C$$

$$f_2 = (R_1 + R_2)/(2\pi R_1 R_2 C)$$

โดยค่า $R_1 C$ ของวงจรจะมีค่าคงที่ของเวลาเท่ากับ $75 \mu S$ ความถี่ f_1 จะมีความถี่หักมุมที่ 2.1 KHz โดยอัตราความลาดชันต่อผลตอบแทนความถี่ระหว่าง f_1 และ f_2 มีขนาด 20 dB/decade หรือ ความถี่ตั้งแต่ 2.1 KHz ถูกเอมพาซิส โดยค่า f_2 มีค่าประมาณ 15 KHz ดังนั้นในการออกแบบเลือก C เท่ากับ $0.0033 \mu F$ ค่า R_1 ใช้ค่า $22 \text{ K}\Omega$ และ R_2 ใช้ค่า $3.9 \text{ K}\Omega$

3.3.2 วงจรแมทริก

วงจรแมทริกเป็นวงจรสร้างสัญญาณ (L+R) และ (L-R) ซึ่งสามารถสร้างจากวงจรบวก (Adder) และวงจรลบสัญญาณ (Subtract) โดยใช้โอปแอมป์ดังรูป โดยวงจรรวม U_1 (LF351) และ วงจรรวม U_2 (LF351) สำหรับบวกสัญญาณ และวงจรรวม U_3 (LF351) สำหรับลบสัญญาณ โดยเอาท์พุทของวงจรรวม (L+R) จะไปรวมกับสัญญาณไฟลอคโทนและสัญญาณ $38 \text{ KHz} \times (L-R)$ สำหรับเอาท์พุทของวงจร (L-R) ป้อนเข้าสู่อินพุทของวงจรคอด (L-R) กับซัพแคเรีย 38 KHz




รูปที่ 3.3.2 แสดงวงจรแมทริก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.3 วงจรกำเนิดสัญญาณไฟล้อกโทน (19 KHz)

สัญญาณไฟล้อกโทน เป็นสัญญาณที่มีความถี่ขนาด 19 KHz โดย FCC กำหนดให้มีค่าผิดพลาดได้ ± 2 Hz ในการกำเนิดสัญญาณออกแบบสร้างสัญญาณขนาด 19 KHz โดยใช้วิธีสังเคราะห์ความถี่โดยวิธีเฟสล้อกกลุ่ โดยโครงสร้างของวงจรแสดงได้ดังรูป 3.3.3.ก



รูปที่ 3.3.3.ก แสดงโครงสร้างของวงจร PLL สำหรับสังเคราะห์ความถี่ 19 KHz

การสังเคราะห์ความถี่สร้างจากความถี่อ้างอิงขนาด 1 KHz ก้าเนิดโดยใช้คริสตอลออสซิลเลเตอร์เป็นตัวควบคุมความถี่ ในการออกแบบเนื่องจากเราให้ลู่กำเนิดความถี่ 19 KHz เพียงความถี่เดียว การเลือกค่า VCO เกน ต้องเลือกให้มีขนาดต่ำ เพื่อป้องกันมิให้เกิดการแกว่งของความถี่ เนื่องจากการมอดุเลตสัญญาณรบกวนเข้าที่ VCO หรือที่เรียกว่า จิตเตอร์ (jitter) โดยออกแบบให้ VCO เกนเท่ากับ 500 Hz/V ความถี่ศูนย์กลางของ VCO จะมีขนาดประมาณ 19 KHz สำหรับวงจรกรองในลู่เลือกใช้วงจรกรองชนิดแอกทีฟ ซึ่งสมการความถี่ธรรมชาติของลู่ซึ่งเป็นลู่อันดับ 2 ซึ่งทฤษฎีได้กล่าวในบทที่ 2 แสดงได้ดังนี้คือ

$$\omega_n = (K_o K_d) / NT_1 \quad \text{-----(22)}$$

และค่าแดมปีงแฟคเตอร์ของลู่ คือ

$$\zeta = (\omega_n T_2) / 2 \quad \text{-----(22)}$$

โดย $T_1 = R_1 C$

$T_2 = R_2 C$

สำหรับการกำหนดค่าความถี่ธรรมชาติของลู่กำหนดให้มีค่าเท่ากับ 10 Hz ซึ่งค่าเวลาเซตติง (Setting-time :ts)จะประมาณได้ $t_s = 71$ ms ซึ่งเป็นค่าที่ยอมรับได้ สำหรับการออกแบบลู่ที่ไม่ได้เปลี่ยนแปลงความถี่ของลู่ตลอดการใช้งาน สำหรับเฟสดีเทคเตอร์เกน K_d มีค่าเท่ากับ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ (VCC)/4T งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่น (25) ้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


โดยการออกแบบเลือกใช้ VCC ขนาด 12 V ดังนั้น K_o มีค่าเท่ากับ 0.95 V/rad สำหรับการกำหนดค่าเกณฑ์ของ VCO ซึ่งใช้ วงจรรวม XR 2206 โดยค่า VCO เกณฑ์ได้จากค่าตัวชี้คือ $K_o = -0.32/R_c C_c$

โดย R_c เป็นค่าความต้านทานที่อนุกรมระหว่างเอาต์พุตของวงจรในรูป และขาอินพุตแรงดันสำหรับควบคุมความถี่ของ XR 2206 C_c เป็นค่าคาปาซิแตนซ์ ที่ใช้ควบคุมขนาดของความถี่ VCO สำหรับการออกแบบให้ $K_o = 500 \text{ Hz/V}$ ถ้าให้ C_c มีขนาด 0.01 μF แล้วค่า R_c จะมีขนาดเท่ากับ 64 K Ω ดังนั้นสมการ(23) ,และสมการที่(24) ถ้าให้ค่าความถี่ธรรมชาติของลูปเท่ากับ 10 Hz และค่าแอมป์อิงแฟคเตอร์ของลูปเท่ากับ 0.707 ถ้ากำหนดค่า C ของวงจรรองในลูปเท่ากับ 1 μF หา R_1, R_2 ในวงจรรองของลูปได้ คือ

$$R_1 = (K_o K_d) / N(\omega_n^2) C \quad \text{-----(26.1)}$$

$$R_2 = (23) / \omega_n C \quad \text{-----(26.2)}$$

โดย R_1 มีค่าเท่ากับ 39.948 K Ω และ R_2 มีค่าเท่ากับ 22.5 K Ω โดยแสดงส่วนของวงจรรอง และวงจรรวม XR 2206 ที่ใช้สำหรับเป็นวงจร VCO ดังรูป




รูปที่ 3.3.3.๒ แสดงวงจร VCO และวงจรรองของลูป

โดยวงจรรองใช้วงจรรวม LF 351 ค่า R_1 คือ R13 ในทางปฏิบัติใช้ขนาด 39 K Ω ค่า R_2 คือ R14 ใช้ขนาด 22 K Ω โดยค่า C สำหรับวงจรรองของลูปคือ C7 เท่ากับ 1 μF ค่า R_c, C_c สำหรับตั้งค่าเกณฑ์ของ VCO ในวงจรคือ R17 และ C8 สำหรับเอาต์พุตของ VCO ที่ขา 2 จะเป็นสัญญาณสำหรับการใช้งานและที่เอาต์พุตขา 11 เป็นสัญญาณสี่เหลี่ยมมีระดับแรงดัน 12 V สำหรับลอจิก 1 และ 0 V สำหรับลอจิก 0 โดยความต้านทานที่ต่อที่ขา 3 ของ VCO สำหรับปรับกระแสเพื่อที่จะปรับขนาดสัญญาณอินพุตที่ขา 2 และค่าความต้านทาน VR5 ที่ต่อระหว่างขา 13 และขา 14 เป็นการปรับให้เอาต์พุตอินพุตมีค่าคิสรอขึ้นให้น้อยที่สุด โดยค่า VR3 เป็นค่าความต้านทานสำหรับปรับความถี่ศูนย์กลางของ VCO ถึงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจรหารในรูป


สำหรับวงจรหารในรูปใช้วงจรรวม 40102 เป็นวงจรรนับถอยหลัง(Binary Code Digit:BCD) สองหลัก การต่อเป็นวงจรหารแบบโปรแกรมค่าได้ โดยการป้อนสัญญาณอินพุตที่ต้องการจะหารเข้าที่ขา 1 (clock) โดยสัญญาณที่ถูกรับจะให้เอาต์พุตที่ขา 14 (Co/2D) ค่าที่จะต้องการหารสามารถตั้งได้ที่ขา P₀ - P₇ โดยค่า P₇ เป็นบิตที่มีนัยสำคัญสูงสุด และค่า P₀ เป็นบิตที่มีนัยสำคัญต่ำสุด สำหรับการโปรแกรมค่า P₇ - P₀ จะให้มีค่าเท่ากับจำนวนที่ต้องการหารลบหนึ่ง โดยถ้าต้องการหาร 19 ต้องโปรแกรมค่า P₀ - P₇ ให้มีค่า 18 หรือให้ P₁,P₃ และ P₄ เป็นลอจิก 1 หรือต่อกับแรงดัน VCC และค่า P₀,P₂,P₅,P₆,P₇ เป็นลอจิก 0 หรือต่อลงกราวด์



รูปที่ 3.3.3.ค แสดงวงจรหาร 19


วงจรสร้างควมถี่อ้างอิง

สำหรับวงจรสร้างควมถี่อ้างอิงของรูปใช้วงจรรวม 4060 ซึ่งเป็นวงจรรวมนับไบนารี 14 หลักพร้อมด้วยวงจรเทกอสซิลเลเตอร์ในตัว เช่นเดียวกับ 74HC4060 ที่ใช้ในวงจร Exciter แต่ 4060 เป็นตระกูลซีมอส (CMOS) ที่ใช้กับไฟ 12 V สำหรับเทกอสซิลเลเตอร์ใช้คริสตัลขนาด 10.24 MHz สำหรับควบคุมความถี่โดยที่เอาต์พุตที่ขา Q₁₀ ของ 4060 จะได้ควมถี่ขนาด 10 KHz ซึ่งจะเป็อินพุตของ 4017 ซึ่งเป็นวงจรรวมหาร 10 โดยเอาต์พุตที่ขา Q₀ - Q₉ จะมีค่าเท่ากับควมถี่ อินพุตที่ขา CLK หารด้วย 10 ซึ่งสามารถนำเอาเอาต์พุตที่ขา Q₀ - Q₉ ซึ่งจะมีควมถี่ 1 KHz เป็นควมถี่อ้างอิงของรูป



รูปที่ 3.3.3.ง แสดงวงจรสร้างความถี่อ้างอิงของ

สำหรับวงจรเฟสดีเทคเตอร์ใช้วงจรรวม 4046 เช่นเดียวกับวงจรสร้างความถี่ 107.5 MHz ถึงแม้ว่าวงจรกรองในรูปจะเป็นวงจรขยายแบบอินเวอร์ต แต่เนื่องจากค่าเกนของ VCO มีค่าเป็นลบ ดังนั้นจึงไม่จำเป็นต้องสลับขาอินพุตอ้างอิง (Sin) กับอินพุตที่ป้อนกลับจาก VCO (Cin) เช่นเดียวกับวงจรมอดูเลตสัญญาณ FM สำหรับวงจรสร้างความถี่ 19 KHz ทั้งหมดแสดงได้ในรูป




รูปที่ 3.3.3.จ แสดงวงจรสร้างความถี่ 19 KHz ทั้งหมด

3.3.4 วงจรสร้างสัญญาณ 38 KHz

วงจรสร้างสัญญาณ 38 KHz ได้จากการนำเอาสัญญาณ 19 KHz เข้าสู่วงจรสร้างความถี่สองเท่า โดยใช้วงจรคูณโดยให้อินพุตของวงจรคูณทั้งคู่เป็นสัญญาณ 19 KHz ซึ่งในทางปฏิบัติใช้วงจรรวม MC 1495 ซึ่งเป็นวงจรรวมสำหรับคูณ 4 คูณแฉก สัญญาณอินพุตป้อนเข้าที่ขา 4 และขา 9 โดยค่าความต้านทานที่ขา 5,6,3,10,11 กับกราวด์ และขา 13 กับกราวด์ใช้ปรับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้า ไมออนุญาตให้นำไปใช้ประโยชน์ทางการค้า กระแสสำหรับสเกลค่าการคูณโดยเอาที่พหุของวงจรรวมให้กระแสเอาที่พหุที่ขา 14 ซึ่งเป็น โหนดไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


อินเวอร์ตติ้งเอาต์พุตและขา 2 เป็น อินเวอร์ตติ้งเอาต์พุต โดยที่เอาต์พุตต่อร่วมกับวงจรรวม LF 351 สำหรับเปลี่ยนกระแสเป็นแรงดัน



รูปที่ 3.3.4 แสดงวงจรสร้างสัญญาณ 38 KHz

3.3.5 วงจรมอดูเลตสัญญาณ 38 KHz กับ สัญญาณ (L-R)

สำหรับวงจรคูณสัญญาณ 38 KHz กับ สัญญาณ (L-R) หรือมอดูเลตสัญญาณ 38 KHz แบบ ดับเบิลไซด์แบนด์ซัพเพรสแคเรีย กับสัญญาณ (L-R) ในทางปฏิบัติใช้วงจรรวม 1495 เช่นเดียวกับ วงจรสร้างความถี่ 2 เท่าโดยอินพุตที่ ขา 4 เป็นอินพุตจากสัญญาณความถี่ 38 KHz และอินพุต ขา 9 เป็นอินพุตจากสัญญาณ (L-R)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.3.5 แสดงวงจรมอดูเลตสัญญาณ 38 KHz กับ สัญญาณ (L-R)
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.6 วงจรเลื่อนเฟสสัญญาณพัลลอกโทน [12]

สำหรับเลื่อนหรือหน่วงเวลาของสัญญาณพัลลอกโทน โดยแสดงทรานเฟอร์ฟังก์ชันของแรงดันเอาต์พุตและอินพุต คือ

$$H(f) = \frac{1 - j(f/f_o)}{1 + j(f/f_o)} \quad \text{-----(27)}$$

โดย


$$f_o = \frac{1}{2\pi RC}$$

และเฟสทรานเฟอร์ฟังก์ชันแสดงได้ คือ

$$\theta(f) = -2 \tan^{-1}(f/f_o) \quad \text{-----(28)}$$

(โดยที่ความถี่ f_o เฟสเอาต์พุตจะเลื่อนล้าหลังไป -90 องศา)


ในการออกแบบให้เอาต์พุตเลื่อนเฟสได้ $10 - 180$ องศา ถ้ากำหนดค่า C เท่ากับ $0.001 \mu F$ และใช้ค่า R ปรับค่าได้ขนาด $100 K\Omega$




รูปที่ 3.3.6 แสดงวงจรเลื่อนเฟส

3.3.7 วงจรรวมสัญญาณ

สำหรับรวมสัญญาณพัลลอกโทน, สัญญาณ (L-R) คู่กับคลื่นพาห์ $38 KHz$, กับสัญญาณ L+R ใช้วงจรรวมอินเวอร์ตึง แสดงได้ดังรูป การปรับอัตราการผลิตสัญญาณโดยใช้ VR ขนาด $200 K\Omega$ เป็นตัวปรับเกน






เอกสารนี้เป็นเอกสารที่ **รูปที่ 3.3.7.ข** แสดงวงจรเข้าสัญญาณสเตอริโอทั้งหมดนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรรมใดฯทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การออกแบบวงจรโมเด็มในช่องสัญญาณ FM-SCA

ในบทนี้กล่าวถึงการออกแบบวงจรมอดูเลตและดีมอดูเลต สัญญาณดิจิทัลเพื่อส่งในช่องสัญญาณ FM-SCA โดยในบทนี้จะกล่าวถึงการเข้ารหัสสัญญาณเบสแบนด์ วงจรโมเด็มแบบ FSK และวงจรโมเด็มแบบ PSK ที่ออกแบบใช้ในช่องสัญญาณ FM-SCA โดยส่วนของระบบการรับส่งข้อมูลของวิทยานิพนธ์นี้แสดงได้ดังรูป




รูปที่ 4 แสดงระบบการส่งข้อมูลในช่องสัญญาณ FM-SCA

โดยสัญญาณ FSK หรือ PSK ที่ใช้ส่งเป็นสัญญาณเบสแบนด์อยู่ในช่องสัญญาณ FM-SCA โดยจากข้อกำหนดความถี่ศูนย์กลางขนาด $67 \text{ KHz} \pm 500 \text{ Hz}$ นั้น สำหรับระบบที่ได้ออกแบบเพื่อให้ง่ายต่อการมอดูเลตกับสัญญาณดิจิทัล จึงเลือกใช้ความถี่ศูนย์กลางหรือความถี่คลื่นพาห์ สำหรับสัญญาณ FSK และ PSK ขนาด 67.2 KHz ซึ่งเป็นขนาด 14 เท่าของ สัญญาณบิตเรท ขนาด 4800 bps ซึ่งเป็นจำนวนขนาดของบิตเรทที่มีขนาดสูงสุดสำหรับ FSK และ PSK ที่ไม่ทำให้เกิดไซด์แบนด์ไปรบกวนช่องสัญญาณเมนโปรแกรมของระบบ FM สำหรับการมอดูเลตกับวงจร exciter การออกแบบปรับให้สัญญาณ SCA มีขนาด 10 % ของสัญญาณเบสแบนด์ FM ทั้งหมดดังกล่าวมาแล้วในส่วนที่ 3.1

4.1 สัญญาณดิจิทัลเบสแบนด์

สำหรับสัญญาณเบสแบนด์สำหรับการใช้ส่งข้อมูลดิจิทัล สามารถจะเลือกการเข้ารหัส (encode) ได้เป็นหลายประเภทขึ้นอยู่กับความเหมาะสมของช่องสัญญาณ ความต้องการของภาครับที่สามารถจะกู้สัญญาณนาฬิกา (clock) จากสัญญาณเบสแบนด์ที่รับได้หรือไม่, หรืออาจจะทำการเข้ารหัสเพื่อแก้ไขการกลับ (invert) ของสัญญาณที่ภาครับเนื่องจากการส่งสัญญาณผ่านวงจรที่ทำให้เกิดการกลับเฟส ในที่นี้จะกล่าวถึงเฉพาะสัญญาณไม่กลับศูนย์แบบระดับ (Non Return to-zero-level) หรือเรียกย่อว่าสัญญาณ NRZ-L และการเข้ารหัสสัญญาณ NRZ-L ให้เป็นสัญญาณไม่กลับศูนย์แบบอินเวอร์ส (Non Return to Zero Invert) หรือสัญญาณ NRZ-I สัญญาณ NRZ-I นั้นเป็นการใช้การเปลี่ยนระดับ (transition) ของสัญญาณเป็นข้อมูลแทนการใช้

ครั้งที่สัญญาณข้อมูลอินพุตมีค่าระดับลอจิกเป็น "1" หรือให้เอาต์พุตเปลี่ยนแปลงระดับทุกครั้ง สัญญาณอินพุตมีค่าเป็นศูนย์หรือเรียกสัญญาณ NRZ-I สองประเภทนี้คือสัญญาณไม่กลับศูนย์แบบมาร์ค (Non Return to Zero-Mark : NRZ-M) และสัญญาณไม่กลับศูนย์แบบสเปซ (Non Return to Zero : NRZ-S) ตามลำดับ



รูป 4.1 แสดงสัญญาณ NRZ-L, NRZ-M, NRZ-S

4.1.1 หลักการเข้ารหัสสัญญาณดิฟเฟอเรนเชียล

กระทำได้โดยหาความแตกต่างระหว่าง สัญญาณที่เอาต์พุตล่วงหน้ากับสัญญาณอินพุตปัจจุบันถ้าเกิดความแตกต่างกันก็จะได้อเอาต์พุตที่เป็น "1" (ในกรณี NRZ-M) แต่ถ้าไม่แตกต่างกันเอาต์พุตจะเป็น "0" โดยการเข้ารหัสแสดงในรูป 4.1.1 การหาความแตกต่างของสัญญาณนั้นกระทำได้โดยการมอดูโลสัญญาณ a_k, a_{k-1} สมการสถานะซีเควนเอาต์พุตแสดงได้ดังนี้

$$a_k = b_k + a_{k-1} \quad \text{----- (1)}$$

a_k = เอาต์พุตซีเควนเวลาปัจจุบันของ NRZ-M

a_{k-1} = เอาต์พุตซีเควนถูกหน่วงไป 1 บิต NRZ-M

b_k = อินพุตซีเควนเวลาปัจจุบัน NRZ-L

สำหรับการถอดรหัสสัญญาณ NRZ-M ให้กลับเป็นสัญญาณ NRZ-L ดังเดิม ทำได้โดยนำเอาสัญญาณ NRZ-M ที่ส่งมาหน่วงเวลาไป 1 บิต แล้วทำการมอดูโลเข้ากับสัญญาณปัจจุบัน ดังนั้นสมการแสดงซีเควนคือ

$$b_k = a_k + a_{k-1} \quad \text{----- (2)}$$


a_k = อินพุตซีเควนปัจจุบันของสมการ NRZ-M

a_{k-1} = อินพุตซีเควนถูกหน่วงเวลาไป 1 บิต ของ NRZ-M

b_k = เอาต์พุตซีเควนของสัญญาณ NRZ-L

สำหรับการพิสูจน์เพื่อแสดงว่า สมการ (2) สามารถทำการถอดรหัสได้ แสดงได้โดยใช้ซี


เควนของค่าไบนารีในรูป 4.1.1 โดยให้สถานะเริ่มต้นของเอาต์พุตก่อนหน้าเวลา t_0 เป็นลอจิกค่าไม่วิจิต "1" (a_{k-1} ที่เวลา $t_0 = 0$) แล้วแสดงจำนวน 14 บิต ของเอกสารทุกครั้งที่มีการนำไปใช้



(a)

Input Sequence $\{b_k\}$	1	1	0	0	0	1	0	1	1	1	0	0	1	0	
Output Sequence $\{a_k\}$	1	0	1	1	1	1	0	0	1	0	1	1	1	0	0
Sequence $\{a_{k-1}\}$	1	0	1	1	1	1	0	0	1	0	1	1	1	0	0

↑
Initial Value



รูปที่ 4.1.1 แสดงการเข้าและถอดรหัสสัญญาณคิฟเฟอเรนเชียล

4.1.2 ความเข้มข้นของสเปกตรัมกำลังของสัญญาณเบสแบนด์

การหาความเข้มข้นของสเปกตรัมกำลังสัญญาณเรณด์ัมสามารถเขียนได้เป็น

$$S(f) = \frac{1}{T_b} |V(f)|^2 \tag{3}$$

โดย $|V(f)|^2$ เป็นค่าเฉลี่ยของฟูเรียรานฟอร์มของสัญญาณ T_b เป็นช่วงเวลาที่วัดสัญญาณเรณด์ัม จากสัญญาณ NRZ ช่วงเวลา T_b เท่ากับช่วงเวลาของแต่ละบิตและถ้าที่ t ที่ 0 เท่ากับกึ่งกลางบิตของสัญญาณ NRZ สามารถเขียนสัญญาณในโดเมนของเวลาได้ว่า

$$v(t) = \begin{cases} V_b & |t| < T_b/2 \\ 0 & \text{ช่วงเวลาใดๆ} \end{cases} \tag{4}$$

ฟูเรียรานฟอร์มของสัญญาณ $v(t)$ คือ

$$V(f) = \int_{-T_b/2}^{T_b/2} V_b \exp(-j2\pi ft) dt \tag{5}$$


ดังนั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์อื่นใด (6)


ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการ (3) หาความเข้มชั้นของสเปกตรัมที่เป็นแรมดัมค่าเฉลี่ยเท่ากับค่าฟูเรียกราน
ฟอร์มของสัญญาณโดย T_b เท่ากับ T_b ดังนั้น

$$S_{NRZ}(f) = V_b^2 T_b \left[\frac{\sin \pi f T_b}{\pi f T_b} \right]^2 \quad \text{-----}(7)$$



รูปที่ 4.1.2.ก แสดงความเข้มชั้นของสเปกตรัมกำลังของสัญญาณ NRZ, สัญญาณวีส์โคไซน์
ความเข้มชั้นของสเปกตรัมกำลังนั้นเกิดขึ้นเป็นลักษณะ sinc function โดยจะมีค่าเป็น
ศูนย์ (null) ทุกๆ ระยะความถี่ f_b ($f_b = 1/T_b$) โดยกำลังส่วนใหญ่จะอยู่ในความถี่ $0-f_b$
ขนาดของสเปกตรัมกระจายอยู่นอกช่วง f_b มีขนาดเล็กน้อย โดยขนาดของแมกนิจูดสูงสุดอยู่ใน
ช่วง f_b-2f_b นั้นเท่ากับ -14 dB เมื่อเทียบกับความถี่ที่ 0 Hz สำหรับการมอดูเลตสัญญาณ
เบสแบนด์เข้ากับคลื่นพาห์ ในกรณีที่เป็นการมอดูเลตแบบเชิงเส้น เช่นแอมพลิจูดคีย์อิ่ง (Ampli-
tude shift keying:ASK) หรือเฟสคีย์อิ่ง(Phase shift keying:PSK) การกระจาย
ของความเข้มชั้นของสเปกตรัมกำลังของสัญญาณที่มอดูเลตแล้ว เท่ากับการย้ายแกนของความถี่
จาก 0 Hz ไปยังความถี่ของคลื่นพาห์ ดังนั้นสเปกตรัมของสัญญาณ NRZ ที่กระจายออกจากช่วง
 $0-f_b$ จะทำให้เกิดไซด์โลบ (side lobe) ออกไปทำให้การใช้แบนด์วิดค์เป็นไปอย่างไม่มี
ประสิทธิภาพ การแก้ปัญหาเช่นนี้เราใช้วิธีการจัดรูป(shaping) ของสัญญาณให้อยู่ในรูปที่เหมาะสม
โดยรูปแบบหนึ่งที่ใช้กันคือ วีส์โคไซน์ (raised cosine)เบสแบนด์ โดยแสดงลักษณะสัญญาณ
ได้ดังรูป 4.1.2.ข



รูปที่ 4.1.2.๗ แสดงสัญญาณรีสโคไซน์ NRZ

โดยถ้าให้ $t = 0$ เป็นช่วงเวลาดังกลางจากสัญญาณเบสแบนด์รีสโคไซน์ที่เป็นเรขาคณิตแล้ว สัญญาณรีสโคไซน์ได้ในรูปของเวลาคือ

$$V_{rc}(t) = \begin{cases} \frac{V(1 + \cos\pi t/T_b)}{2} & |t| < T_b \\ 0 & |t| > T_b \end{cases} \quad \text{----- (8)}$$

ฟูเรียรานฟอร์มของสมการ (8) คือ

$$V_{rc}(f) = V[\sin 2\pi f T_b / f T_b (1 - 4f^2 T_b^2)] \quad \text{----- (9)}$$

ดังนั้นเราหาความเข้มของสเปกตรัมกำลังได้ดังนี้

$$S_{rc}(f) = V^2 T_b \left[\frac{\sin 2\pi f T_b}{2\pi f T_b (1 - 4f^2 T_b^2)} \right]^2 \quad \text{----- (10)}$$


4.2 การออกแบบวงจร FSK โมเดม

สำหรับการส่งสัญญาณดิจิทัลในช่องสัญญาณ FM-SCA สัญญาณที่เป็นการมอดูเลตแบบดิจิทัลที่ใช้เทคนิคการมอดูเลตและดีมอดูเลตที่ง่ายที่สุดคือการส่งโดยใช้สัญญาณ FSK โดยแทนความถี่


$$f_c(t) = A \cos \omega_1 t \quad \text{----- (11.1)}$$

$$f_c(t) = A \cos \omega_2 t \quad \text{----- (11.2)}$$

โดยความถี่ ω_1 เป็นความถี่สำหรับสัญญาณเบสแบนด์ที่เป็น "0" และความถี่ ω_2 เป็นความถี่สำหรับสัญญาณเบสแบนด์ที่เป็น "1" สำหรับโครงสร้างสำหรับการมอดูเลตและดีมอดูเลตแสดงได้ดังรูป



โดยโครงสร้างของวงจรภาคมอดูเลเตอร์จะประกอบด้วยวงจรมอดูเลตสัญญาณ FSK และ วงจรกรองความถี่ผ่านย่านสำหรับกรองเฉพาะกลุ่มของความถี่ FSK ที่อยู่ในช่วงของ SCA เท่านั้น โดยมีความถี่ศูนย์กลางของวงจรกรองเท่ากับ 67.2 KHz ก่อนที่เข้าไปมอดูเลตกับวงจร FM exciter สำหรับภาครับประกอบด้วยวงจรกรองความถี่ผ่านย่านซึ่งกรองเอาเฉพาะสัญญาณ FSK มาทำการดีมอดูเลตโดยใช้วงจร PLL สำหรับสัญญาณ FSK ขนาดแบนด์วิดท์ของสัญญาณจะขึ้นอยู่กับค่ามอดูเลชันอินเดคซ์ โดยการเลือกค่ามอดูเลชันอินเดคซ์ที่เหมาะสมในการส่ง ถ้าเลือกค่ามอดูเลชันอินเดคซ์ที่มากเกินไปแล้วค่า SNR ของการส่งสัญญาณ FM ก็จะสูงหรือหมายถึงว่าค่า Bit-Error Rate สำหรับกรณีส่งสัญญาณ FSK ก็จะทำ แต่ขนาดแบนด์วิดท์ของสัญญาณจะสูงตามมอดูเลชันอินเดคซ์ ดังนั้นในการเลือกค่ามอดูเลชันอินเดคซ์สำหรับสัญญาณ FSK จึงเลือกให้สูงสุดเท่าที่จะกระทำได้ โดยทำให้เกิดการรบกวนช่องสัญญาณเมนโปรแกรมน้อยที่สุด โดยสามารถแสดงขนาดความเข้มชั้นสเปกตรัมกำลังของสัญญาณ FSK ขนาดต่าง ๆ แสดงได้ ดังรูป[14]



รูปที่ 4.2.ข ความเข้มชั้นสเปกตรัมกำลังของสัญญาณ FSK-


จากรูปสเปกตรัมกำลังจะมีขนาดขึ้นอยู่กับมอดูเลชันอินเดคซ์ (h) โดยขนาดของสเปกตรัมจะกระจายอยู่ในช่วงความถี่ 0 - ความถี่บิตเรท (R) สำหรับมอดูเลชันอินเดคซ์ที่น้อยกว่า 1, สำหรับมอดูเลชันอินเดคซ์มากกว่า 1 ขึ้นไปสเปกตรัมกระจายอยู่ในช่วงความถี่ 0 - 1.5 เท่าของบิตเรท (R) สำหรับในวิทยานิพนธ์นี้ใช้มอดูเลชันอินเดคซ์เท่ากับ 0.6

4.2.1 การออกแบบวงจรมอดูเลตสัญญาณ FSK ด้วย PLL

สำหรับในส่วนของวงจรมอดูเลตประกอบด้วย 2 ส่วน คือ วงจรมอดูเลตโดยใช้ PLL และ วงจรกรองความถี่ผ่าน 67.2 KHz โดย วงจรมอดูเลตสัญญาณ FSK ในทางปฏิบัติใช้วงจรสร้าง

ความถี่ควบคุมด้วยแรงดัน (VCO) โดยการใช้สัญญาณเบสแบนด์เข้าที่อินพุทของวงจรร VCO โดยเอาท์พุทของสัญญาณจะเปลี่ยนแปลงขนาดของความถี่ขึ้นอยู่กัสัญญาณเบสแบนด์อินพุท

วงจรมอดูเลตสัญญาณ FSK ซึ่งออกแบบให้มีความถี่ศูนย์กลางอยู่ที่ 67.2 KHz เพื่อให้ความถี่ศูนย์กลางของคลื่นพหุมีเสถียรภาพจึงใช้หลักการของ PLL สำหรับควบคุมความถี่ สำหรับการออกแบบ PLL เพื่อสร้างความถี่ 67.2 KHz และสัญญาณที่มอดูเลตเข้าไปในรูปเป็นสัญญาณไบนารีที่เป็นระดับแรงดัน TTL มีบิตเรทเท่ากับ 4800 bps โครงสร้างของรูปแสดงได้ดังรูป 4.2.1.ก



รูปที่ 4.2.1.ก แสดงโครงสร้างของวงจรมอดูเลตสัญญาณ FSK

โดยรูปออกแบบให้มีความถี่อ้างอิงเท่ากับ 4.8 KHz สำหรับค่าความถี่ธรรมชาติของรูปต้องออกแบบให้มีความถี่ต่ำกว่าความถี่ต่ำสุดของสัญญาณที่มอดูเลตเข้ามาในรูป สำหรับในรูปของการสร้างสัญญาณ FSK นี้ เลือกค่าความถี่ธรรมชาติของรูปเท่ากับ 10 Hz VCO เกณฑ์กำหนดให้สามารถเบี่ยงเบนตามความถี่ที่มอดูเลตเข้ามาทางอินพุทที่ป้อนโดยตรงกับ VCO โดยในท่นออกแบบให้มีขนาด 1600 Hz/V

โดยโครงสร้างของรูปใช้วงจรรองแบบแอกทีฟเป็นวงจรรองในรูป วงจรรวม XR2206 และเฟสดีเทคเตอร์ใช้วงจรรวม 4046 เช่นเดียวกับวงจรรสร้างสัญญาณ 19 KHz ดังนั้นจากการกำหนดค่า K_o และจากสมการของ VCO เกณฑ์กล่าวไว้ในบทที่ 3 ถ้าให้ค่าคาปาซิแตนซ์สำหรับควบคุมความถี่ของ VCO มีขนาด 1000 pF ค่า R_c สามารถหาได้ คือ

$$R_c = (0.32) / K_o C_c \quad \text{-----(12)}$$

ค่า R_c หรือความต้านทานที่อนุกรมระหว่างวงจรรองความถี่ในรูปและวงจรร VCO จะมีค่า 200 K Ω สำหรับค่า R และ c ของวงจรรองในรูปกำหนดค่าแคมป์แพคเตอร์ในรูปเท่ากับ


0.707 ค่า R_1 และ R_2 สำหรับรูปฟิลเตอร์ถ้ากำหนดค่า C เท่ากับ 1 μF ค่า R_1, R_2 จะ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในเท่านั้น เมื่ออนุญาตให้เผยแพร่โดยไม่เสียค่าใช้จ่าย
ไม่ว่าในกรณีใดก็ตาม ห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$R_1 = (K_o K_d) / N(\omega_n^2) C \quad \text{-----(13)}$$


$$R_2 = 25 / \omega_n C \quad \text{-----(14)}$$

โดยค่า R_1 จะมีขนาดเท่ากับ 172 K Ω และ R_2 มีขนาด 22.5 K Ω โดยวงจรในทางปฏิบัติ แสดงได้ในรูปที่ 4.1.2.ข โดยค่า R_1 ในที่นี้คือ R1 ซึ่งใช้ขนาด 180 K Ω และ R_2 ในวงจรคือ R2 ใช้ขนาด 22 K Ω ค่า R_c คือ R3 ใช้ 200 K Ω และค่า C_c สำหรับ VCO คือ C4




รูปที่ 4.1.2.ข แสดงวงจร VCO และ วงจรกรองของลูป

สำหรับวงจรหารและวงจรสร้างความถี่อ้างอิงของลูปแสดงได้ในรูปที่ 4.1.2.ค, 4.1.2.ง โดยใช้การหารใช้วงจรรวม 40102 เช่นเดียวกับวงจรสร้างสัญญาณ 19 KHZ ค่าที่ต้องการหารคือ 14 ค่าที่ต้องโปรแกรมตัวหารจะเท่ากับ 13 โดยขาวงจรรวม P_4, P_1, P_0 ต่อกับ VCC และ P_7, P_6, P_5, P_3, P_2 ต่อลงกราวด์ การสร้างความถี่อ้างอิงสำหรับลูปสร้างจากความถี่ 18.432 MHz ซึ่งใช้เกทภายในวงจรรวม 4060 ต่อร่วมกับคริสตัลขนาด 18.432 MHz โดยสัญญาณขนาด 4,800 Hz ได้จากเอาท์พุท Q_8 ของ 4060 ซึ่งเป็นการหารความถี่ 18.432 MHz ด้วย 256 , ต่อเข้าสู่วงจรหาร 15 ซึ่งใช้วงจรรวม 40102(U7) โดยให้เอาท์พุทที่ขา 14 ที่มีความถี่ขนาด 4,800 Hz เป็นสัญญาณดิจิทัลมีระดับ 0 ถึง 12 V




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 4.1.2.ค แสดงวงจรหารความถี่
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.1.2.ง แสดงวงจรสร้างความถี่อ้างอิง

4.2.2 วงจรกรองความถี่ผ่านย่าน

สำหรับวงจรกรองความถี่ผ่านย่าน 67.2 KHz เลือกใช้วงจร Multiple feedback-ขนาดออร์เดอร์ 2 ที่มีโครงสร้าง ดังรูป



รูปแสดง 4.2.2.ก วงจรกรองความถี่ผ่านย่านแบบ Multiple feedback
ถ้าให้ Q เป็นค่า Quality factor ของวงจร

ω_0 ความถี่ศูนย์กลาง

H เกนของวงจรที่ความถี่ผ่าน

ทรานเฟอร์ฟังก์ชันของวงจรแสดงได้คือ

$$\frac{V_o(s)}{V_i(s)} = \frac{H \times (\omega/Q) \times s}{s^2 + (\omega_0/Q) \times s + \omega_0^2} \quad \text{-----(15)}$$

$$\omega_0^2 = \frac{1}{R_3 C_1 C_2} \left(\frac{1}{R_1} + \frac{1}{R_2} \right) \quad \text{-----(16.1)}$$

$$Q = \frac{1}{\dots} \quad \text{-----(16.2)}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$H = \frac{-R_3 C_2}{R_1 (C_1 + C_2)} \quad \text{----- (16.3)}$$


สำหรับการออกแบบกำหนดค่า Q, H, ω_0 และกำหนดค่า C_1 และ C_2 โดยให้ $C_1 = C_2$ ค่า R_1, R_2, R_3 สามารถหาได้จาก

$$R_1 = \frac{Q}{|H| \omega_0 C_1} \quad \text{----- (17.1)}$$

$$R_2 = \frac{Q}{(2Q^2 - |H|) \omega_0 C_1} \quad \text{----- (17.2)}$$


$$R_3 = \frac{2Q}{\omega_0 C_1} \quad \text{----- (17.3)}$$

สำหรับวงจรกรองความถี่ผ่านสำหรับ ภาคการมอดูเลตสัญญาณ FSK กำหนดความถี่ศูนย์กลางเท่ากับ 67.2 KHz และค่า Q สำหรับวงจรกรองความถี่เท่ากับ 10 สามารถหา R_1, R_2, R_3 โดยวงจรในทางปฏิบัติแสดงได้ ดังรูป



รูปที่ 4.2.2.ข แสดงวงจรกรองความถี่ผ่าน 67.2 KHz สำหรับภาคมอดูเลตสัญญาณ FSK โดยจากรูป R_1 ใช้ค่า 24K R_3 ใช้ค่า 470K โดย R_2 อาจใช้ R เกือบมีขนาด 150 Ω สำหรับการปรับเพื่อให้ตรงกับค่า R_2 ที่ได้จากการคำนวณ

โดยวงจรมอดูเลตสัญญาณทั้งหมดแสดงไว้ดังรูป 4.2.2.ค สำหรับส่วนที่มอดูเลตสัญญาณเบสแบนด์เข้ากับวงจร VCO ใช้วงจรรวม LF351 (U3) ต่อเป็นบัฟเฟอร์ที่อินพุตสำหรับการมอดูเลตสัญญาณเบสแบนด์เข้ากับ VCO โดยตรงโดยมี VR1 100 K Ω ต่ออนุกรมกับความต้านทานขนาด 200 K Ω เป็นความต้านทานสำหรับปรับอัตราการมอดูเลต



รูปที่ 4.2.2.ค แสดงวงจรมอดเลตสัญญาณ FSK ทั้งหมด


สำหรับผลของการทดลองวงจรมอดเลตสัญญาณ FSK ที่ได้ออกแบบ แสดงสเปคตรัมของสัญญาณเอาต์พุตได้ดังรูป 4.2.2.ง โดยอินพุตของวงจรเป็นสัญญาณข้อมูลกึ่งแรนดัม (ดูรูปที่ 5) ขนาด $2^0 - 1$ และบิตเรทเท่ากับ 4,800 bps. โดยจากรูปปรับอัตราการมอดเลตให้ค่ามอดเลชันอินเดกซ์เท่ากับประมาณ 0.6 สเปคตรัมของสัญญาณจะกระจายอยู่ในช่วงความถี่คลื่นพาห้ 67.2 KHz และบวกลบไปขนาด 3 KHz หรือสัญญาณใช้ขนาดแบนด์วิดท์ 6 KHz โดยมีช่วงความถี่ตั้งแต่ 64.2 KHz - 70.2 KHz ในช่องสัญญาณ SCA



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 4:2.2.ง แสดงสเปคตรัมของสัญญาณ FSK ที่เอาต์พุตของวงจรมอดเลต
ไม่อาจกรณีใช้ทั้งสน อีกทั้งห้ามมิเด็ดขาดลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3 การออกแบบวงจรคีมอดูเลตสัญญาณ FSK

การคีมอดูเลตสัญญาณ FSK ด้วย PLL สามารถแสดงโครงสร้างได้ดังรูป 4.3 เอาท์พุทของสัญญาณเบสแบนด์จะได้ที่แรงดันอินพุทของ VCO ของ PLL ซึ่งจะเปลี่ยนแปลงความถี่ที่ชิฟท์สำหรับส่วนประกอบที่เพิ่มขึ้นจากวงจร PLL คือวงจรกรองความถี่ต่ำผ่าน (Low Pass Filter) และวงจรเปรียบเทียบ (comparator) สำหรับการคีมอดูเลตเมื่อความถี่ VCO ล็อกกับความถี่ที่ชิฟท์ f_L หรือ f_H แรงดันอินพุทที่ป้อนเข้ากับ VCO และอินพุทหนึ่งของวงจรเปรียบเทียบจะมีค่าเท่ากับ $V_{c1} = (f_L - f_o) / K_o$ และ $V_{c2} = (f_H - f_o) / K_o$ โดยความแตกต่างแรงดันระหว่าง V_{c1} และ V_{c2} คือ $(f_L - f_H) / K_o$ สำหรับแรงดันอ้างอิงอีกอินพุทหนึ่งของวงจรเปรียบเทียบได้จากการป้อนแรงดันอินพุทของ VCO เข้าวงจรกรองความถี่ต่ำผ่าน (LPF) ซึ่งมีค่าเวลาคงตัวนานมากเมื่อเทียบกับความถี่ของสัญญาณ FSK ดังนั้นเอาท์พุทของ (LPF) จะเป็นค่าสัญญาณ dc ซึ่งสัญญาณ dc จะมีค่าครึ่งหนึ่งของ V_{c1} และ V_{c2}



รูปที่ 4.3 แสดงโครงสร้างการคีมอดูเลตสัญญาณ FSK ด้วย PLL

ในการกำหนดเงื่อนไขในการออกแบบ PLL สำหรับการคีมอดูเลตสัญญาณ FSK แสดงได้จากเออเรอร์ทรานเฟอร์ฟังก์ชัน (ในบทที่ 2) ของ PLL ที่ใช้วงจรกรองพาสซีฟแบบลีด-แล็ก คือ

$$H_u = \frac{\theta_o(s)}{\theta_i(s)} = \frac{s^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad \text{----- (18)}$$

หาค่าเฟสเออเรอร์ของสมการ (18) โดยอินพุท $\theta_i(s)$ เป็นสัญญาณ FSK ซึ่งสามารถเขียนได้คือ

$$\theta_o(s) = \frac{s^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \cdot \frac{\Delta\omega}{s} \quad \text{----- (19)}$$

$$\theta_o(t) = \frac{\Delta\omega \exp(-\gamma\omega_n t)}{\omega_n} \frac{1 \sin\sqrt{1-\gamma^2} \omega_n t \exp(-\gamma\omega_n t)}{\sqrt{1-\gamma^2}} \quad \text{-----(20)}$$

ถ้าให้ค่า γ ของรูปเท่ากับ 0.707 แล้วค่า $\theta_o(t)$ ถูกนอร์มอลไลซ์ด้วย $(\Delta\omega/\omega_n)$ ค่า θ_{max} จะมีค่าสูงสุดที่ $\omega_n(t) = 1.1$ (รูป 2.2.2 บทที่ 2) โดยค่า θ_{max} แสดงได้

$$\theta_{o \max} = 0.45\Delta\omega/\omega_n \quad \text{-----(21)}$$

ในการออกแบบสำหรับคีมอดูเลตสัญญาณค่าเฟสเออเรอร์ ของเฟสดีเทคเตอร์ต้องอยู่ในช่วง $\pi/2$ rad สำหรับการออกแบบเพื่อให้รูปของวงจรมอดูเลตสัญญาณ FSK ทำงานได้อย่างมีประสิทธิภาพในการที่อินพุตมีสัญญาณนอยส์เข้ามาที่สัญญาณ FSK ค่าลูปนอยส์แบนด์วิดท์ของลูป (SNR_L) จะต้องมากกว่า 6 dB ซึ่งค่าลูปนอยส์แบนด์วิดท์ซึ่งกล่าวในบทที่ 2 แสดงได้ดังนี้คือ

$$SNR_L = (SNR_i B_i) / (2B_L) \quad \text{-----(22)}$$

โดย B_i เป็นแบนด์วิดท์สัมมูลย์ของวงจรรองด้านอินพุต โดยในทางปฏิบัติมีขนาดเท่ากับขนาดแบนด์วิดท์ของวงจรรองโดยค่า B_L สำหรับ PLL ที่ใช้วงจรรองแบบพาสซีฟลิต-แอนด์แสดงได้คือ


$$B_L = (\omega_n/2)(\gamma + 1/4\gamma) \quad \text{-----(23)}$$

สำหรับข้อพิจารณาสุดท้ายสำหรับการคีมอดูเลตสัญญาณ FSK ด้วย PLL คือต้องให้ความถี่ที่เบี่ยงเบน (f_d) อยู่ในพิสัยแคปเจอร์ ซึ่งพิสัยแคปเจอร์ แสดงได้คือ

$$\Delta\omega_c = 2\gamma\omega_n \quad \text{-----(24)}$$

4.3.1 การออกแบบวงจรมอดูเลตสัญญาณ FSK ด้วย PLL ในการปฏิบัติ

สำหรับวงจรรวมในทางปฏิบัติแสดงวงจรมอดูเลตได้ดังรูป โดย PLL ใช้วงจรรวม 565 [15] ซึ่งมีค่าลูปเกน $(K = K_o K_d)$ เท่ากับ $33.6 f_o / V_{cc}$ ค่าความถี่อิสระของ VCO กำหนดได้ $f_o = 1/(3.7R_o C_o)$ สำหรับการออกแบบวงจรรวมในลูปนั้นค่า R_1 ของ 565 ที่มีขนาด 3600 Ω การออกแบบถ้าความถี่อิสระของลูปกำหนดให้เท่ากับ 67.2 KHz สำหรับค่าขนาดของ R_o ถ้ากำหนด C_o มีขนาดเท่ากับ 0.001 μF



$$R_o = 1/(3.7f_o C_o) = 4021 \quad \text{-----(25)}$$

R_o มีค่าเท่ากับ 4021 ในทางปฏิบัติใช้ความต้านทานปรับค่าได้ขนาด 5 K Ω สำหรับค่า R_2 และ C_1 ซึ่งเป็นค่าที่กำหนดเวลาคงที่ของวงจรรองในรูป โดย

$$(R_1 + R_2)C_1 = K_o K_d / (\omega_n^2) \quad \text{-----(26)}$$

$$(R_2 C_1) = (2\tau) / \omega_n \quad \text{-----(27)}$$

ค่า $K_o K_d$ ลูปเกนมีขนาดเท่ากับ $33.6 \times f_o / VCC$ ในการออกแบบที่ใช้แรงดัน $VCC = +12 V$ และ $VEE = -12 V$ ดังนั้นจึงคิดแรงดัน $VCC = 24 V$ ค่าลูปเกนมีขนาดเท่ากับ 94.080 (1/sec) สำหรับค่า τ กำหนดให้เท่ากับ 0.707 ค่า ω_n กำหนดได้จากสมการ

(21) โดยจะต้องเป็นไปตามเงื่อนไขของสมการที่ (22) และ (23)

โดยสมการที่ (21) กำหนดค่าเฟสเออเรอร์ขนาดสูงสุดให้มีขนาดเท่ากับ 1 rad ค่า $\Delta\omega$ มีขนาดเท่ากับ $2\pi(2fd)$ ดังนั้นค่า

$$\omega_n = 13,531 \text{ rad/s}$$

จากสมการ (23) ลูปนอัสแบนด์วิดท์มีค่าเท่ากับ

$$B_L = 7,171 \text{ Hz}$$

ที่อินพุทของ PLL เป็นวงจรรองความถี่ผ่านย่าน มีแบนด์วิดท์ = 6.72 KHz ดังนั้นถ้ากำลังสัญญาณต่อกำลังสัญญาณนอัส (SNR) ที่เอาท์พุทของวงจรรองหรือ SNR_L ของ PLL มีขนาดไม่ต่ำกว่า 10 dB แล้วค่า SNR_L จากสมการที่ (22) จะมีขนาด

$$SNR_L = 6.73 \text{ dB}$$

ซึ่งเพียงพอทำให้ PLL ทำงานได้อย่างมีเสถียรภาพสำหรับขนาดของฟิลิย์แคปเจอร์ในสมการที่ (24) มีขนาด

$$f_{c_{max}} = 8,045 \text{ Hz}$$


ซึ่งค่าความถี่เบี่ยงเบนอยู่ในฟิลิย์แคปเจอร์ ดังนั้นค่า ω_n ขนาด 13,531 rad/s จึงเป็นขนาดที่ใช้ได้ จากสมการ (26) ค่า

$$(R_1 + R_2)C_1 = 0.53 \text{ ms}$$

$$(R_2 C_1) = 0.104 \text{ ms}$$

ถ้า R_1 ภายในวงจรรวมเท่ากับ 3.6 K Ω แล้ว

$$C_1 = 0.118 \text{ }\mu\text{F}$$




รูปที่ 4.3.1.๒ แสดงวงจรตีมอดูเลขสัญญาณ FSK


โดยทางปฏิบัติแล้วใช้ $C_1 = 0.12 \mu F$ และ R_2 มีขนาดเท่ากับ 860Ω หรือเลือก R_2 ขนาด 890Ω โดยจากรูป 4.3.1.๒ C_1 และ R_2 คือ C_6 และ R_7 ส่วน R_0 และ C_0 คือความต้านทานปรับค่าได้ R_6 และ C_4 ตามลำดับสำหรับส่วนของวงจรเปรียบเทียบ ใช้วงจรรวม LM 311 ซึ่งเป็นวงจรรวมสำหรับการเปรียบเทียบ ซึ่งเอาท์พุทสามารถที่จะพล็อฟต่อกับแรงดันขนาด 5 V เพื่อให้เชื่อมต่อกับระดับสัญญาณ TTL ซึ่งเป็นภาคต่อไปได้ โดยอินพุทแรงดันอ้างอิงของ LM 311 ที่ขา 3 ต่อกับขา 6 ของวงจรรวม 565 ซึ่งเป็นขาสัญญาณอ้างอิงซึ่งให้แรงดันดีซีออกจากวงจรรวม 565 สำหรับสัญญาณ FSK เอาท์พุทได้จากแรงดันที่ควบคุม VCO ของ PLL ซึ่งในวงจรรวม 565 คือขา 7 โดยระหว่างเอาท์พุท 565 และอินพุทของ LM 311 เป็นวงจรกรองความถี่ต่ำผ่าน RC ต่อกัน 2 ชุด โดยค่าความถี่หักมุมของวงจรกรองนี้ประมาณระหว่างความถี่ของสัญญาณที่มอดูเลข 2,400 Hz และ 2 เท่าของความถี่อินพุทสูงสุด (139.2 KHz)

4.3.2 วงจรกรองความถี่ผ่านย่าน 67.2 KHz

สำหรับวงจรกรองความถี่ผ่านสำหรับวงจรตีมอดูเลขสัญญาณ FSK เพื่อให้สัญญาณ FSK มีขนาดมอดูเลขอินเดคซ์ประมาณเท่ากับ 0.6 ผ่านได้และตัดสัญญาณนอัสส์ ให้มากที่สุดนั้นกำหนดค่า Q ของวงจรเท่ากับ 10 และอัตราการขยายของวงจรที่ความถี่ศูนย์กลางเท่ากับ 10 ซึ่งสามารถออกแบบวงจรกรองความถี่ผ่านจากข้อกำหนดดังกล่าวโดยใช้วงจร multiple feedback ออร์เดอร์ 2 ดังนั้นจากสมการ 17.1, 17.2, 17.3 ถ้ากำหนดค่า C เท่ากับ $0.001 \mu F$ แล้วจะได้ $R_1 = 12K\Omega$ $R_2 = 240K\Omega$ $R_3 = 24K\Omega$ สำหรับวงจรในทางปฏิบัติแสดงได้ดังรูป 4.3.2.ก



รูปที่ 4.3.2.ก แสดงวงจรกรองความถี่ผ่าน 67.2 KHz ที่ภาคคิมอดูเลขสัญญาณ FSK



รูปที่ 4.3.2.ข แสดงวงจรคิมอดูเลขสัญญาณ FSK ทั้งหมด

4.4 การออกแบบวงจรมอดูเลขสัญญาณ PSK

สำหรับโมเดมอีกชนิดหนึ่งซึ่งเสนอในวิทยานิพนธ์นี้ ใช้การมอดูเลขแบบ PSK หรือเป็นการเปลี่ยนแปลงเฟสของสัญญาณแทนการเปลี่ยนแปลงทางความถี่ของสัญญาณ PSK สามารถเขียนได้


$$v(t) = m(t) \cos \omega_c t \quad \text{----- (28)}$$

โดย $m(t) = +1, -1$ ขึ้นอยู่กับสัญญาณเบสแบนด์อินพุทซึ่งความเข้มข้นของสเปกตรัมกำลังสำหรับสัญญาณ PSK ที่มอดูเลขสัญญาณเบสแบนด์ NRZ ที่เป็นแรนดิมจะเป็นการย้ายแทนความถี่ 0 Hz ของความเข้มข้นของสเปกตรัมกำลังของสัญญาณ NRZ มาที่ความถี่คลื่นพาห์ ดังนั้นความเข้มข้นของสเปกตรัมของสัญญาณ PSK จึงแสดงได้โดยอาศัยสมการที่ (6) แล้วย้ายแกนความถี่แสดงได้คือ

$$S_{psk}(f) = A^2 T_b \left[\frac{\sin(f-f_c)T_b}{(f-f_c)T_b} \right]^2 \quad \text{----- (29)}$$

สำหรับการสร้างสัญญาณ PSK สามารถสร้างโดยนำเอาสัญญาณคลื่นพาห์คูณกับสัญญาณเบสแบนด์ NRZ ที่มีขั้ว (bi-polar NRZ) ซึ่งแสดงโครงสร้างได้ดังรูป 4.4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.4.ก แสดงการมอดูเลตและดีมอดูเลตสัญญาณ PSK

สำหรับภาคดีมอดูเลตสัญญาณ PSK ใช้การดีมอดูเลตแบบ correlation receiver [16] โดยวงจรประกอบด้วย วงจรคูณ, วงจรอินทิเกรต และวงจรตัดสินใจ โดยวงจรคูณจะคูณสัญญาณ PSK ที่รับมาทางด้านอินพุต ($\pm \cos \omega_c t$) กับสัญญาณคลื่นพาห้ ($\cos \omega_c t$) ที่ภาครับ โดยคลื่นพาห้จะต้องซิงโครไนซ์ (synchronize) กับทางภาคส่งหรือ ต้องสร้างสัญญาณ $\cos \omega_c t$ จากสัญญาณ $\pm \cos \omega_c t$ ซึ่งส่วนที่ทำหน้าที่นี้เรียกว่าวงจรกู้สัญญาณคลื่นพาห้ (carrier recovery) สำหรับเอาท์พุทของวงจรคูณจะประกอบด้วยสัญญาณ dc ซึ่งขึ้นอยู่กับสัญญาณ PSK ทางด้านอินพุตโดยสัญญาณ dc และสัญญาณความถี่ $\cos \omega_c t$ จะเป็นอินพุทของวงจรอินทิเกรต โดยเอาท์พุทเอาเฉพาะสัญญาณ $\pm dc$ เพื่อ เป็นอินพุทให้กับวงจรตัดสินใจให้เอาท์พุทเป็นสัญญาณเบสแบนด์

$$\begin{aligned}
 V_o &= \pm \cos \omega_c t \cdot \cos \omega_c t \\
 &= \pm \frac{1}{2} (1 + \cos 2\omega_c t)
 \end{aligned}
 \tag{30}$$


สำหรับวงจรมอดูเลตสัญญาณ PSK จากข้อกำหนดให้ความถี่คลื่นพาห้เท่ากับ 67.2 KHz มีบิตเรทเท่ากับ 4,800 bps โครงสร้างของวงจรแสดงได้ดังรูปที่ 4.2.ข โดยวงจรมอดูเลตสัญญาณ PSK จะเป็นวงจรคูณสัญญาณคลื่นพาห้ ความถี่ 67.2 KHz กับสัญญาณเบสแบนด์ NRZ โดยวงจรมอดูเลตสัญญาณ PSK ประกอบด้วยวงจรสร้างสัญญาณความถี่คลื่นพาห้ 67.2 KHz วงจรเข้ารหัสสัญญาณ วงจรจัดรูปสัญญาณ, วงจรคูณและวงจรกรองความถี่ผ่านฮ่าน สำหรับวงจรสร้าง ความถี่ 67.2 KHz ใช้การสร้างความถี่โดยการสังเคราะห์จากวงจร PLL โดยมีความถี่อ้างอิงของลูบเท่ากับ 4,800 Hz ซึ่งเป็นความถี่ของบิตเรทของสัญญาณเบสแบนด์ NRZ สำหรับวงจรกรองความถี่ผ่านฮ่านเป็นวงจรกรองความถี่ฮาร์โมนิคของสัญญาณ PSK ที่จะเข้าไปรบกวนสัญญาณ FM ที่ส่งตามปกติ



รูปที่ 4.4. ข แสดงโครงสร้างของวงจรมอดูเลตสัญญาณ PSK

4.4.1 วงจรเข้ารหัสสัญญาณ NRZ/NRZ-I

สำหรับสาเหตุที่ต้องเข้ารหัสสัญญาณเบสแบนด์ NRZ เป็น NRZ-I หรือ differential-encode ซึ่งใช้การเปลี่ยนแปลงขอบสัญญาณแทนการเปลี่ยนแปลงระดับสัญญาณ สำหรับการมอดูเลตสัญญาณแบบ PSK เพื่อป้องกันการสับสนทางเฟส (phase ambiguity) ซึ่งเป็นเฟสของวงจรมอดูเลตคลื่นพาห้ผลิตจาก $\cos \omega_c t$ เป็น $-\cos \omega_c t$ ผลจะทำให้การมอดูเลตเกิดความไม่จริง ถ้าหากทำการส่งข้อมูลด้วยสัญญาณ NRZ แต่ถ้าหากเราทำการเข้ารหัสสัญญาณ NRZ เป็น NRZ-I แล้วการใช้การเปลี่ยนแปลงขอบของสัญญาณแทนการส่ง 0 หรือ 1 จะสามารถแก้ไขปัญหานี้เนื่องจากการสับสนทางเฟสได้ สำหรับการเข้ารหัสสัญญาณ NRZ เป็น NRZ-I ซึ่งในวงจรออกแบบใช้ NRZ-I แบบ NRZ-S สามารถแสดงวงจรได้ดังรูปที่ 4.4.1




การเข้ารหัสสัญญาณ NRZ หรือ Non Return to Zero Level:NRZ-L เป็น NRZ-S (Non Return to Zero Space) ใช้หลักการ differential encode ดังแสดงในหัวข้อ 4.1 โดยการมอดูโลแทนได้ด้วยเอ็กซ์คูลูฟอเกทซึ่งในทางปฏิบัติใช้วงจรรวม 74LS86 และสำหรับการหน่วงเวลาไป 1 บิตใช้ ดีฟลิปฟลอป โดยสัญญาณนาฬิกาของฟลิปฟลอปได้จากสัญญาณกำหนดบิตเรทของสัญญาณเบสแบนด์ โดยดีฟลิปฟลอปใช้วงจรรวม 74LS74

4.4.2 วงจรสร้างความถี่ 67.2 KHz


สำหรับการออกแบบวงจรผลิตความถี่ 67.2 KHz เพื่อให้มีเสถียรภาพทางความถี่คงที่จึงใช้การสังเคราะห์ความถี่จากแหล่งความถี่อ้างอิงที่มีเสถียรภาพคงที่ ซึ่งสร้างได้จากสัญญาณนาฬิกาที่เป็นตัวกำหนดบิตเรทของสัญญาณเบสแบนด์มีความถี่ 4,800 Hz โดยโครงสร้างของ PLL ที่ทำหน้าที่สร้างความถี่ 67.2 KHz ซึ่งเป็นคลื่นพาห์ สำหรับการมอดูเลตสัญญาณ PSK แสดงได้ดังรูปที่ 4.4.2.ก โดยโครงสร้างวงจรสร้างความถี่ จะมีโครงสร้างคล้ายกับวงจรสร้างสัญญาณ FSK โดยความถี่อ้างอิงของลูบเท่ากับ 4.8 KHz และความถี่ศูนย์กลางของลูบเท่ากับ 67.2 KHz และวงจรหารเท่ากับ 14

สำหรับการออกแบบวงจรสร้างความถี่ 67.2 KHz การออกแบบค่าความถี่ธรรมชาติของลูบ และ VCO เกน ให้เท่ากับวงจรสร้างสัญญาณ FSK คือเท่ากับ 10 Hz และ 1600 Hz/V ตามลำดับ ดังนั้นค่า RC, C และ R_1, R_2, C จะมีขนาดเช่นเดียวกับ วงจรสร้างสัญญาณ FSK



รูปที่ 4.4.2.ก แสดงโครงสร้างวงจรสร้างความถี่ 67.2 KHz

โดยวงจรในทางปฏิบัติแสดงได้ดังรูปที่ 4.4.2.ข โดยที่ค่า R_2 ในวงจรคือ R_3 ค่า C_2 คือ C_1 ค่า R_1, R_2 คือ R_1, R_2 ตามลำดับและค่า C คือ C_1 สัญญาณเอาท์พุทความถี่ 67.2 KHz ได้ที่ขา 2 ของวงจรรวม XR2206




รูปที่ 4.4.2.ข แสดงวงจรสร้างสัญญาณความถี่ 67.2 KHZ ในทางปฏิบัติ

4.4.3 วงจรจัดรูปสัญญาณเบสแบนด์

สำหรับวงจรจัดรูปสัญญาณ (wave shaping) สำหรับสัญญาณเบสแบนด์ NRZ ที่อยู่ในรูปของสัญญาณรีสโคไซน์เพื่อเป็นการลดไซด์โลบของสัญญาณหลังจากผ่านการมอดูเลตขึ้นแล้ววมการของความเข้มขึ้นของสเปคตรัมกำลังของสัญญาณ PSK ที่สัญญาณเบสแบนด์เป็นรีสโคไซน์จะเป็นการย้ายแกนความถี่ 0 Hz ของความถี่เบสแบนด์รีสโคไซน์ไปที่ความถี่คลื่นพาห้ ซึ่งแสดงได้คือ

$$S(f) = V^2 T_b \left[\frac{\sin 2\pi (f-f_c) T_b}{2\pi (f-f_c) T_b (1-4(f-f_c)^2 T_b^2)} \right]^2 \quad \text{-----(31)}$$


สำหรับวงจรจัดรูปสัญญาณในทางปฏิบัติอาจใช้วงจรกรองที่ต่ำผ่านแบบรีสโคไซน์หรือวงจรจัดรูปสัญญาณ[17]ซึ่งมีหลักการดังรูปที่ 4.4.3.ก



รูปที่ 4.4.3.ก โครงสร้างวงจรจัดรูปสัญญาณ

วงจรจัดรูปสัญญาณประกอบด้วย วงจรอินเวอร์ตติ้งอินทีเกรเตอร์ วงจรปรับสามเหลี่ยมเป็นรีสโคไซน์ โดยอินพุทของวงจรจัดรูปสัญญาณเป็นเบสแบนด์ NRZ แบบ Bi-polar (A) โดยถ้าสัญญาณเป็นระดับแรงดันบวกและลบสลับกันไปวงจรอินทีเกรเตอร์จะทำกรอินทีเกรต ให้เอาท์พุทของสัญญาณออกเป็นสัญญาณสามเหลี่ยม linear ramp (B) แต่ถ้าอินพุทเป็นแรงดันบวกหรือลบคงที่เอาท์พุทของอินทีเกรเตอร์จะเป็นสัญญาณที่เพิ่มขึ้นอย่างช้าๆหรือลดลงอย่างช้าๆ และต้องอาศัยการปรับค่าของอินทีเกรเตอร์ให้เหมาะสม

วงจรอินทิเกรตเตอร์จะให้ระดับแรงดันคงที่ สำหรับวงจรปรับสัญญาณสามเหลี่ยมเป็นไซน์ทำหน้าที่ปรับสัญญาณสามเหลี่ยมเป็นไซน์ครึ่งลูกแสดงในรูป (C) สำหรับสัญญาณจุดต่างๆของโครงสร้างในรูป 4.4.3.ก แสดงได้ดังรูป 4.4.3.ข



รูปที่ 4.4.3. ข แสดงสัญญาณจุดต่างๆของโครงสร้างในรูป 4.4.3.ก

วงจรอินทิเกรตเตอร์จะประกอบด้วย ซีเนอร์ไดโอดสำหรับให้แรงดันเอาต์พุตของวงจรมีค่าคงที่เท่ากับ V_{z1} , V_{z2} และความต้านทานกับคาปาซิเตอร์ใช้สำหรับกำหนดค่าเวลาคงตัวในการอินทิเกรต ซึ่งค่าเวลาคงที่ของการอินทิเกรตคือค่า RC ของวงจรแสดงค่าได้คือ

$$RC = \frac{AT}{V_{z1} + V_{z2}} \quad \text{-----(32)}$$


โดย A เป็นขนาดแรงดันบวกและลบของสัญญาณ NRZ และช่วงเวลา T แต่ละบิตซึ่งมีขนาดเท่ากัน ให้ $V_{z1} = V_{z2} = V_z$ ดังนั้น

$$RC = \frac{AT}{2V_z} \quad \text{-----(33)}$$


ให้ขนาดแรงดัน A ของ NRZ เท่ากับ 12 V และใช้ V_z ขนาด 5.1 V และขนาด C กำหนดเท่ากับ $0.01\text{ }\mu\text{F}$ ค่า R ในวงจรอินทิเกรตเตอร์หาได้คือ $24.47\text{ K}\Omega$ โดยในทางปฏิบัติใช้ขนาด $24\text{ K}\Omega$ สำหรับวงจรปรับสัญญาณสามเหลี่ยมเป็นไซน์สำหรับวงจรจัดรูปสัญญาณใช้วงจรดิฟแอมป์ซึ่งแสดงวงจรดังรูปที่ 4.4.3.ค

วงจรปรับสัญญาณสามเหลี่ยมเป็นไซน์ประกอบด้วยวงจรออปแอมป์ขยายความแตกต่าง (Differential amplifier) สำหรับเปลี่ยนกระแสเป็นแรงดันและคู่ทรานซิสเตอร์ Q_1, Q_2 โดยทรานซิสเตอร์ Q_1, Q_2 จะทำงานในย่านที่ไม่เป็นเชิงเส้น (non linear) โดย V_R $50\text{ K}\Omega$ เป็นความต้านทานสำหรับปรับแรงดันรูปสามเหลี่ยมที่ป้อนเข้าขาเบสของทรานซิสเตอร์โดย V_R $50\text{ K}\Omega$ ที่ค

ระหว่างขาอิมิตเตอร์ของทรานซิสเตอร์ ใช้สำหรับปรับสัญญาณไซน์ที่เอาท์พุทให้มีความผิดเพี้ยนต่ำสุด โดยแสดงรูปสัญญาณเอาท์พุทของวงจรจัดรูปสัญญาณที่ออกแบบได้ดังรูป



รูปที่ 4.4.3.ค แสดงวงจรจัดรูปสัญญาณ




รูปที่ 4.4.3.ง แสดงสัญญาณเบสแบนด์รีสโคไซน์ที่เอาท์พุทของวงจรจัดรูปสัญญาณ

4.4.4 วงจรคูณสัญญาณเบสแบนด์กับสัญญาณคลื่นพาท

สำหรับวงจรคูณสัญญาณเบสแบนด์ ที่ผ่านการจัดรูปสัญญาณให้เป็นสัญญาณรีสโคไซน์ เข้ากับความถี่คลื่นพาทขนาด 67.2 KHz นั้นใช้วงจรรวม LM1495 ซึ่งเป็นวงจรรวมที่ทำหน้าที่คูณโดย LM1495 สามารถทำการคูณสัญญาณที่มีขนาดใหญ่ สำหรับวงจรคูณสัญญาณแสดงได้ดังรูป 4.4.4.ก


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4.4.ก วงจรคุณสัญญาณเบสแบนด์รีโวลูชัน เข้ากับสัญญาณความถี่คลื่นพาห้ จากรูปสัญญาณรีโวลูชันที่ถูกป้อนเข้าที่ขา 9 และสัญญาณความถี่ 67.2 KHz ป้อนเข้าที่ขา 4 ของ LM1495 โดยการจัดค่าความต้านทานสำหรับค่าสเกลการคูณคือความต้านทานที่ต่อที่ขา 5, 6 ขา 10, 11 ขา 3 กับกราวด์ ขา 13 กับกราวด์ ใช้ค่าเช่นเดียวกับวงจรคูณในส่วนของการสร้างสัญญาณสเตอริโอ (L-R คูณกับ 38 KHz) โดยเอาที่พหุของ LM1495 ที่อยู่ในรูปของกระแส จะเปลี่ยนเป็นแรงดันโดยใช้วงจรรวม LF351 ซึ่งเอาที่พหุที่ขา 6 ของ LF351 จะเป็นส่วนที่ป้อนเข้าวงจรกรองความถี่ผ่าน 67.2 KHz


4.4.5 วงจรกรองความถี่ผ่าน 67.2 KHz

การออกแบบวงจรกรองความถี่ผ่าน 67.2 KHz กำหนดอัตราขยายที่ความถี่ศูนย์กลางเท่ากับ 1 สำหรับขนาดของแบนด์วิดท์ต้องให้มีขนาดมากกว่า 2 เท่าของความถี่ที่เรทของสัญญาณเบสแบนด์ ดังนั้นค่า Q ของวงจรจึงต้องน้อยกว่า 7 ในการออกแบบเลือกให้ค่า Q มีขนาดเท่ากับ 6 โดยขนาดของแบนด์วิดท์จะประมาณเท่ากับ 11.2 KHz ค่าความต้านทานและค่าคาปาซิแตนซ์ของวงจรหาได้จากสมการ 17.1 17.2 17.3 โดยค่า R_1 , R_2 , R_3 คือ R36, VR11 และ R37 ตามลำดับ




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 4.4.5.ก แสดงวงจรกรองความถี่ผ่าน 67.2 KHz
ไม่ว่ากรณีใดๆทั้งสิ้น ซึ่งหากมีเหตุขัดแย้งเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับความเข้มข้นของสเปกตรัมกำลังของสัญญาณ PSK ที่มีอัตราก้าวด้วยสัญญาณเบสแบนด์ที่เป็นสัญญาณกึ่งแรนด้อมขนาด $2^0 - 1$ โดยความเข้มข้นของสเปกตรัมกำลังส่วนใหญ่จะกระจายอยู่ในช่วงความถี่คลื่นพาห์บวกลบไปขนาดของบิทเรท ($67.2 \text{ KHz} \pm 4.8 \text{ KHz}$) หรือใช้แบนด์วิดท์ขนาด 2 เท่าของบิทเรท โดยสัญญาณ PSK จะใช้แบนด์วิดท์อยู่ในช่วง $62.4 \text{ KHz} - 72 \text{ KHz}$ แสดงได้ดังรูป 4.4.5.ข สำหรับวงจรมอดูเลตสัญญาณ PSK ทั้งหมดแสดงได้ดังรูป 4.4.5.ค




4.4.5.ข แสดงสเปกตรัมของสัญญาณ PSK ที่เอาก์พทวงจรมอดูเลต PSK



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น **รูปที่ 4.4.6 แสดงวงจรมอดูเลตสัญญาณ PSK ทั้งหมด** เอกสารทุกครั้งที่มีการนำไปใช้

4.5 การออกแบบวงจรดีมอดูเลตสัญญาณ PSK

สำหรับภาคดีมอดูเลตสัญญาณ PSK ในวิทยุสมัครเล่นแสดงโครงสร้างได้ดังรูปที่ 4.5




รูปที่ 4.5 แสดงโครงสร้างภาคดีมอดูเลตสัญญาณ PSK

โครงสร้างวงจรดีมอดูเลตสัญญาณ PSK ซึ่งประกอบด้วยส่วนใหญ่นั้น คือ วงจรกรองความถี่ วงจรโคฮีเรนต์ดีมอดูเลเตอร์ (coherent demodulator) ซึ่งประกอบด้วยวงจรมอดูเลตสัญญาณ คลื่นพาห้ (carrier recovery) วงจรคูณสัญญาณ วงจรอินทิเกรตแอนด์ดัมป์ (intergated and dump) และสำหรับการส่งสัญญาณ PSK ที่ภาคส่งส่วนของสัญญาณเบสแบนด์เข้ารหัสเป็น NRZ-I ดังนั้นเพื่อให้สามารถถอดรหัสเป็น NRZ ได้ที่ภาครับจะต้องมีวงจรมอดูเลตสัญญาณนาฬิกา (clock recovery) และวงจรถอดรหัสสัญญาณ NRZ-I เป็น NRZ

4.5.1 วงจรกรองความถี่ผ่าน


สำหรับวงจรกรองความถี่ผ่าน 67.2 KHZ สำหรับภาคดีมอดูเลตสัญญาณ PSK กำหนดให้มีค่า Q เท่ากับ 6 และค่าอัตราขยายที่ความถี่ศูนย์กลางเท่ากับ 1 ขนาดความต้านทานและค่าปาสีแค้นซ์ของวงจรกรองความถี่ 67.2 KHZ มีขนาดเช่นเดียวกับวงจรกรองความถี่ผ่านย่านในภาคมอดูเลตสัญญาณ PSK สำหรับวงจรกรองความถี่ แสดงดังรูป 4.5.1



รูปที่ 4.5.1 วงจรกรองความถี่ 67.2 KHZ สำหรับภาคดีมอดูเลตสัญญาณ PSK

4.5.2 วงจรมอดูเลชันคลื่นพาห์ [3]

วงจรมอดูเลชันคลื่นพาห์เป็นวงจรมอดูเลชันคลื่นพาห์ที่ภาครับของวงจรมอดูเลชันสัญญาณ PSK โดยสัญญาณที่สร้างขึ้นจะมีคุณสมบัติเชิงโคโรเนอโรนั้ทางเฟสกับคลื่นพาห์ที่ภาคส่งโดยวงจรมอดูเลชันคลื่นพาห์ หรือวงจรมอดูเลชันสัญญาณ $\cos\omega_c t$ ที่ภาครับ มีหลายชนิดเช่น squaring loop, costas loop แต่ในการทดลองนี้จะกล่าวกับ squaring loop หรือ ลูปยกกำลังสองสำหรับการมอดูเลชันคลื่นพาห์โดยสามารถแสดงหลักการวงจรมอดูเลชันได้ดังรูปที่ 4.5.2.ก




รูปที่ 4.5.2.ก แสดงโครงสร้างลูปยกกำลังสองสัญญาณ

โดยลูปยกกำลังสอง (squaring loop) จะประมวลผลยกกำลังสองของสัญญาณ (squaring), วงจร PLL, วงจรหารสอง การทำงานของลูปยกกำลังสองเมื่อรับสัญญาณอินพุต PSK ซึ่งมีเฟส $\cos\omega_c t$ หรือ $-\cos\omega_c t$ ขึ้นอยู่กับสัญญาณเบสแบนด์ วงจรมอดูเลชันยกกำลังสองของสัญญาณคลื่นพาห์โดยเอาที่พหุของวงจรมอดูเลชันยกกำลังสองจะได้ฮาร์โมนิกที่ 2 ของ $\cos\omega_c t$ หรือ $\cos 2\omega_c t$, สัญญาณ $\cos 2\omega_c t$ จะเป็นอินพุตหรือสัญญาณอ้างอิงของ PLL โดย PLL จะล็อกเฉพาะสัญญาณ $\cos 2\omega_c t$ เอาที่พหุของ PLL จะเป็นอินพุตของวงจรมอดูเลชันยกกำลังสอง ซึ่งจะหารความถี่ให้เป็น $\cos\omega_c t$ สำหรับเป็นสัญญาณอ้างอิงเพื่อการมอดูเลชันสัญญาณ PSK ต่อไปโดยในทางปฏิบัติสามารถแสดงการออกแบบของส่วนต่างๆได้ดังนี้

1 วงจรมอดูเลชันยกกำลังสอง


หลักการวงจรมอดูเลชันยกกำลังสอง จะใช้วงจรมอดูเลชันสัญญาณโดยอินพุตทั้งสองของวงจรมอดูเลชันสัญญาณต่อเข้าด้วยกันกับสัญญาณที่ต้องการมอดูเลชัน โดยวงจรมอดูเลชันยกกำลังสองที่ใช้คือเป็นวงจรมอดูเลชันรวมสำหรับสัญญาณขนาดเล็กซึ่งใช้วงจรมอดูเลชัน LM1496 โดยอินพุตมีขนาดสัญญาณ 100 mV ซึ่งเป็นสัญญาณเอาที่พหุของวงจรมอดูเลชันรับ FM (FM tuner)



รูปที่ 4.5.2. ข แสดงวงจรสำหรับยกกำลังสองสัญญาณ

2 วงจร PLL

สำหรับวงจร PLL สำหรับล็อกสัญญาณ $\cos 2\omega_c t$ นั้นใช้วงจรรวม LM565 โดยแสดงโครงสร้างของวงจรได้ดังรูป 4.4.5. ค ค่าความถี่ศูนย์กลาง f_o ของลูบตั้งได้จากค่า $R_o C_o$ ดังที่มีขนาดเท่ากับ 2 เท่าของ 67.2 KHz หรือเท่ากับ 134.4 KHz



รูปที่ 4.5.2. ค แสดงโครงสร้าง PLL สำหรับลูบยกกำลังสองสัญญาณ โดยค่าความถี่ f_o กำหนดได้คือ

$$f_o = \frac{1}{3.7R_o C_o} \quad \text{----- (34)}$$

ถ้ากำหนด C_o เท่ากับ 330 pF ค่า R_o จะมีขนาดเท่ากับ 6039 Ω ในทางปฏิบัติใช้ความต้านทานขนาด 5.6 K Ω ต่ออนุกรมกับความต้านทานปรับค่าได้ขนาด 2 K Ω สำหรับการกำหนดค่า

เวลาคงตัวของวงจรรองความถี่ต่ำผ่านในลูบซึ่งเป็นตัวกำหนดลูบออสซิลเลชันแควดรัค (loop noise band width) และความถี่ธรรมชาติของลูบ สำหรับ PLL กำหนดที่ถี่สัญญาณคลื่นพาห์ หรือ

แคเรียซิงโครไนซ์ ค่าของลูปนอสส์แบนด์วิดท์หรือความถี่ธรรมชาติของลูปต้องมีขนาดแคบที่สุดเท่าที่จะทำได้เพื่อให้สัญญาณนอสส์ที่เอากัณฑ์ของ PLL ที่อยู่ในรูปของจิตเตอร์มีขนาดน้อยที่สุดแต่ขนาดของเวลาพูลอิน (pull in time) ของลูป(กล่าวในบท 2.2.3)จะมีค่าสูง ดังนั้นการกำหนดค่าลูปนอสส์แบนด์วิดท์จะต้องมีขนาดไม่แคบเกินไป โดยจากลูปนอสส์แบนด์วิดท์แสดงได้

$$B_L = \frac{SNR_f B_f}{2 \times SNR_L} \quad \text{----- (35)}$$

โดยค่า SNR_L สำหรับ PLL ที่อินพุทเป็นวงจรรองกำลังสอง จะต้องมีความมากกว่าหรือเท่ากับ 12 dB ค่า B_f เป็นแบนด์วิดท์ของวงจรรองความถี่ที่อินพุทของวงจรรองกำลังสองซึ่งมีขนาดแบนด์วิดท์เท่ากับ 11.2 KHz

สำหรับค่า SNR_f หรืออัตราส่วนระหว่างกำลังของสัญญาณต่อสัญญาณรบกวนที่อินพุทของวงจรมอดูเลต PSK จะมีมากกว่า 10 dB ดังนั้นจากสมการ (35) ลูปนอสส์แบนด์วิดท์จะต้องมีขนาดน้อยกว่าหรือเท่ากับ 4.6 KHz สำหรับลูปนอสส์แบนด์วิดท์ซึ่งแสดงความสัมพันธ์กับความถี่ธรรมชาติ (ส่วนที่ 2.2.4) โดยถ้าลูปมีค่า $r = 0.707$ แล้วค่าลูปนอสส์แบนด์วิดท์ของ PLL ที่ใช้วงจรรองแบบลิคเล็กจะแสดงได้คือ

$$B_L = 0.53 \omega_n \quad \text{----- (36)}$$


และค่า ω_n กำหนดจาก(บทที่ 2.1.1)

$$\omega_n = \sqrt{\frac{K_o K_d}{(R_1 + R_2) C}} \quad \text{----- (37)}$$

และ

$$r = \frac{R_2 C \omega_n}{2} \quad \text{----- (38)}$$


จากค่า B_L กำหนดให้เท่ากับ 4.6 KHz แล้วค่า R_1 อยู่ภายในวงจรรวม LM 565 เท่ากับ 3600Ω จากสมการ(37), (38) ค่า C ในวงจรรองเท่ากับ 1.23 μF ซึ่งในทางปฏิบัติเลือกใช้ขนาด 1.2 μF และค่า R_2 สำหรับกำหนดค่า r จะเท่ากับ 56 Ω สำหรับวงจรในทางปฏิบัติแสดงได้ดังรูป 4.5.2.ง โดยค่า R_o จากสมการ (34) คือ R23 ต่ออนุกรมกับ VR3 และ C_o คือ C_{13} ส่วนค่า R_2 และ C คือ R24 และ C14 ตามลำดับ



รูปที่ 4.5.2.ง แสดงวงจร PLL สำหรับลูปฮกกำลังสอง


3 วงจรหาร 2

สำหรับวงจรหาร 2 สำหรับหารเอาต์พุทของสัญญาณจากวงจร PLL แสดงได้ดังรูป 4.5.2.จ โดยวงจรประกอบด้วยวงจรรวม LM311 สำหรับปรับแรงดันเอาต์พุทของวงจร PLL เป็นระดับแรงดัน TTL, วงจรรวม 74LS74 สำหรับเป็นวงจรหาร 2 และทรานซิสเตอร์ Q₂ ซึ่งต่อเป็นวงจรมัลติเพล็กซ์เอาต์พุทโดยระดับสัญญาณเอาต์พุทของวงจรหาร 2 จะถูกลดระดับแรงดันลงเหลือประมาณ 100 mV สำหรับวงจรถัดไป



รูปที่ 4.5.2.จ แสดงวงจรหาร 2


สำหรับวงจรสัญญาณคลื่นพาห์ทั้งหมดแสดงได้ดังรูป



รูปที่ 4.5.2.๑ แสดงวงจรสัญญาณคลื่นพาห์แบบยกกำลังสอง

4.5.3 วงจรคูณสัญญาณคลื่นพาห์กับสัญญาณ PSK

วงจรคูณสัญญาณคลื่นพาห์กับสัญญาณ PSK ใช้วงจรรวม LM1496 เช่นเดียวกับวงจรยกกำลัง (squaring) โดยสัญญาณที่คูณจะป้อนเข้าที่ ขา 1 และขา 10 โดยสัญญาณอินพุตที่ขา 1 เป็นอินพุตจากสัญญาณ PSK และสัญญาณอินพุตที่ขา 10 เป็นสัญญาณจากวงจรสัญญาณคลื่นพาห์ โดยขนาดของสัญญาณเป็นขนาดเล็กไม่เกิน 100 mV เช่นเดียวกับวงจรยกกำลังสอง สำหรับเอาต์พุตของวงจรคูณคือ ขา 6 และ ขา 12 ให้สัญญาณที่กลับเฟสกันโดยสัญญาณเอาต์พุตความถี่สูงจะถูกคัปปลิงลงกราวด์และสัญญาณเบสแบนด์ที่คิมอดูเลทได้ ใช้เป็นอินพุตอินเวอร์ตติ้งและนอนอินเวอร์ตติ้ง ของออปแอมป์ สำหรับอัตราขยายออปแอมป์ของสามารถกำหนดได้โดย กำหนดอัตราส่วนระหว่างความต้านทานที่ป้อนกลับและความต้านทานอินพุต โดยในที่นี้ กำหนดอัตราขยายเท่ากับ 12 และสำหรับการออกแบบเพื่อให้ใช้กับแหล่งจ่าย +12 V กับกราวด์นั้นที่ ขานอนอินเวอร์ตติ้งอินพุตของออปแอมป์ต้องจัดไบอัสแรงดัน ที่มีขนาดประมาณกึ่งหนึ่งของแหล่งจ่าย VCC ซึ่งกำหนดโดยใช้ซีเนอร์โคไดโอดขนาด 6.2 V สำหรับวงจรคูณสัญญาณคลื่นพาห์กับสัญญาณ PSK แสดงดังรูปที่ 4.5.3



รูปที่ 4.5.3 แสดงวงจรคูณสัญญาณคลื่นพาห้กับสัญญาณ PSK


4.5.4 วงจรอินทิเกรตแอนด์ดัมพ์ (integrated and dump)

ถึงแม้ว่าสัญญาณเอาต์พุตของวงจรคูณจะเป็นสัญญาณเบสแบนด์ NRZ-I แล้วก็ตามแต่สัญญาณจะเกิดการสั่น (jitter) เนื่องจากสัญญาณรบกวน เพื่อให้ได้สัญญาณ NRZ-I ที่แน่นอนทางภาครับ จึงต้องทำการอินทิเกรตสัญญาณไปในช่วง 1 บิต เพื่อพิจารณาว่าสัญญาณเบสแบนด์จะมีระดับที่แน่นอนไปในทิศทางใด แล้วทำการตัดสินใจระดับที่ปลายที่ช่วงเวลา 1 บิต และก่อนที่จะทำการอินทิเกรต สัญญาณลูกต่อไปต้องทำการรีเซ็ต (reset) หรือดัมพ์ (dump) ให้วงจรอินทิเกรตที่ค่า 0 ก่อนทุกครั้ง วงจรอินทิเกรตแอนด์ดัมพ์จะประกอบด้วย วงจรอินทิเกรต, ฟลิปฟลอป, อีเล็คตรอนิกส์ สวิตช์ และ วงจรสร้างซิงพัลส์ (syn pulse) โดยแสดงรูปวงจรได้ดังรูป 4.5.4.ก

จากรูปอินพุตของวงจรคือสัญญาณ NRZ_{in} ที่มาจากเอาต์พุตของวงจรคูณสัญญาณคลื่นพาห้กับสัญญาณ PSK โดยสัญญาณอินพุตนี้จะมีการสั่น (jitter) อยู่โดยขึ้นอยู่กับขนาด SNR ของสัญญาณที่อินพุตของวงจรมีค่า SNR_{in} โดยสัญญาณเบสแบนด์ที่ถูกอินทิเกรตดังแสดงในรูปที่

4.5.4.ข ซึ่งเป็นเอาต์พุตของวงจรอินเวอร์ตติ้งอินทิเกรต (inverting integrated) จากรูปปลายช่วงสัญญาณเบสแบนด์แต่ละช่วงจะถูกรีเซ็ตโดย syn pulse ซึ่งสัญญาณ syn pulse จะได้จากวงจรมีสัญญาณนาฬิกา (clock recovery) สำหรับเอาต์พุตของวงจรอินเวอร์ตติ้งอินทิเกรตเตอร์จะป้อนให้กับฟลิปฟลอปเพื่อให้เกิดสัญญาณระดับลอจิก โดยเอาต์พุตของฟลิปฟลอปจะให้สัญญาณเบสแบนด์ NRZ-I ที่ถูกหน่วงเวลาไป 1 บิตดังแสดงในรูป โดยขนาดของการสั่นของสัญญาณเบสแบนด์จะลดลง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.5.4.ก แสดงวงจรอินทิเกรตแอนคัมมัท

สำหรับสมการแสดงเอาต์พุตของวงจรงอินทิเกรตเขียนได้คือ

$$V_o(t) = \frac{1}{RC} \int v_{in}(t) dt \quad \text{----- (39)}$$

โดยค่า RC เป็นค่าเวลาคงตัวของวงจรงอินทิเกรต เพื่อให้ค่าแรงดันที่เอาต์พุตของวงจรงอินทิเกรตมีค่าสูงสุดในช่วงเวลา 1 บิต ค่า RC กำหนดให้เท่ากับช่วงเวลา 1 บิต ซึ่งเท่ากับ 208 µs สำหรับบิตเรทขนาด 4,800 บิตต่อวินาที จากสมการ(39)ถ้ากำหนดค่า C ให้เท่ากับ 0.0022 µF แล้วค่า R จะเท่ากับ 94.6 KΩ หรือเลือกใช้ขนาด 100 KΩ สำหรับวงจรงสร้าง syn pluse ที่ใช้สำหรับสุ่มเพื่อตัดสิน ค่าระดับสัญญาณลอจิกและทำการรีเซ็ตวงจรงอินทิเกรต สัญญาณ syn pluse สร้างจากการหน่วงสัญญาณนาฬิกาที่ได้จากวงจรงสัญญาณนาฬิกา โดย syn pluse จะเกิดในช่วงปลายของสัญญาณ NRZ-I แต่ละลูปโดยเป็นพัลส์ขนาดแคบๆการหน่วง


เวลาและการทำพัลส์ให้มีขนาดแคบ ใช้โมโนสเตเบิลจำนวน 2 ชุดโดย ใช้วงจรงรวม 74LS221 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งมีโมโนสเตเบิล 2 ชุดอยู่ในวงจรรวมตัวเดียวกัน โดยอินพุทของสัญญาณนาฬิกาเป็นอินพุทของ โมโนสเตเบิลตัวที่หนึ่ง กำหนดให้ทำงานที่อินพุทขอบขาขึ้นโดยตั้งเวลาให้หน่วงเวลาเท่ากับ 200 μ s โดยช่วงเวลากำหนดได้ดังสมการ

$$T_w = 0.7R_T C_T \quad \text{-----(40)}$$

T_w เป็นช่วงเวลาอินพุทของโมโนสเตเบิล


$R_T C_T$ เป็นความต้านทานและคาปาซิเตอร์ต่อที่ขา RC_{out} ของโมโนสเตเบิล สำหรับโมโนสเตเบิลตัวที่สอง สร้าง syn pluse กำหนดให้อินพุททำงานที่ขอบขาลง โดยช่วง เวลาจะมีขนาดประมาณ 10 μ s ถ้าหากกำหนดให้ C_T สำหรับโมโนสเตเบิลตัวที่หนึ่งให้มีค่าเท่ากับ 0.01 μ F แล้วค่า R_T เท่ากับ 28.5 K Ω และ C_T สำหรับโมโนสเตเบิลตัวที่สองเท่ากับ 0.001 μ F ค่า R_T เท่ากับ 11.4 K Ω โดยในทางปฏิบัติใช้ความต้านทานขนาด 27 K Ω และ 12 K Ω ตามลำดับสำหรับสัญญาณที่จุดต่างๆของวงจรแสดงดังรูป 4.5.4.ข



รูปที่ 4.5.4.ข แสดงสัญญาณที่จุดต่างๆของวงจรอินทีเกรทแอนด์คัม

4.5.5 วงจรสัญญาณนาฬิกา

สำหรับการสร้างสัญญาณนาฬิกาที่ภาครับขนาด 4,800 bps ให้สามารถซิงโครไนซ์กับภาค ส่งได้ใช้หลักการแสดงดังรูป 4.5.5.ก




รูปที่ 4.5.5.ก แสดงหลักการวางจรรูกู้สัญญาณนาฬิกา

จากรูปวงจรประกอบด้วยวงจรสร้างความถี่อ้างอิง (local clock) ซึ่งสร้างความถี่ขนาด 16 เท่าของ 4,800 Hz, วงจรหาร 16, วงจรทำการเปลี่ยนแปลงของขอบสัญญาณ, วงจร PLL โดยจากอินพุตสัญญาณ NRZ จะถูกนำมาหาขอบสัญญาณ (transition) โดยใช้วงจรถอดเกทหน้าต่างสัญญาณ NRZ-I ที่อินพุตแล้วทำการเอ็กซ์คลูซีฟออเข้ากับสัญญาณ NRZ-I เดิมซึ่งจะทำให้ที่เอาต์พุตของเอ็กซ์คลูซีฟออเกทได้สัญญาณพัลส์แคบๆ ซึ่งเกิดขึ้นทุกการเปลี่ยนแปลงสัญญาณอินพุต โดยสัญญาณพัลส์นี้จะเป็นสัญญาณเคลียร์ (clear) ให้กับวงจรหาร 16 โดยที่อินพุตเป็นความถี่ขนาด 16 เท่าของความถี่บทเรท ดังนั้นความถี่ของสัญญาณนาฬิกาที่เอาต์พุตวงจรหาร 16 จะเป็นความถี่ของสัญญาณนาฬิกาที่ซิงโครไนซ์กับสัญญาณเบสแบนด์ที่รับเข้ามา โดยขนาดของความถี่สัญญาณนาฬิกาที่เอาต์พุตวงจรหาร 16 จะถูกปรับอัตราการหารด้วยขนาดต่างๆ กัน โดยขึ้นอยู่กับขอบของสัญญาณเบสแบนด์ที่อินพุตของวงจรรูกู้สัญญาณนาฬิกา โดยที่เอาต์พุตของวงจรหาร 16 จะเป็นความถี่ขนาด 4,800 Hz แต่ยังมี jitter ดังนั้นจึงใช้วงจร PLL ซึ่งทำหน้าที่คล้ายวงจรรองความถี่ผ่านย่านทำการสร้างเฉพาะความถี่นาฬิกาที่ไม่มี jitter ผ่านไปเป็นสัญญาณนาฬิกาเอาต์พุต สำหรับวงจรในทางปฏิบัติแสดงได้ดังรูป 4.4.5.ข


4.5.6 วงจรถอดรหัสสัญญาณ NRZ-I/NRZ

สำหรับการถอดรหัสสัญญาณ NRZ-I ซึ่งใช้ NRZ-S เป็น NRZ-L นั้นใช้วงจรดังรูป 4.5.6 จากรูปการมอดูโลและการหน่วงเวลา 1 บิตใช้เอ็กซ์คลูซีฟอเกต 74LS86 และดีฟลิปฟลอปเช่นเดียวกับวงจรเข้ารหัสสัญญาณ



รูปที่ 4.5.6 วงจรถอดรหัสสัญญาณ NRZ-I เป็น NRZ

สำหรับวงจรมอดูเลตสัญญาณ PSK ทั้งหมดแสดงได้ดังรูป 4.5.7.ก



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้า ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น รูปที่ 4.5.6. ข แสดงวงจรคอมพิวเตอร์เลขสี่ตำแหน่ง PSK ทั้งหมด สาธารณคดีที่มีการนำไปใช้

บทที่ 5

การออกแบบเครื่องวัดอัตราการผลิตของบิต


ในการสื่อสารข้อมูลนั้นตัวการที่ทำให้เกิดการผิดพลาดในการรับข้อมูล นอกจากจะเป็นคุณสมบัติของช่องสัญญาณซึ่งมีความผิดเพี้ยนทางด้านแอมพลิจูดหรือเฟสแล้ว สัญญาณรบกวนแบบเกาส์เซียน (Gaussian Noise) และสัญญาณรบกวนแบบอิมพัลส์ (Impulsive noise) นั้นก็มีผลต่อการรับข้อมูลโดยตรง โดยสัญญาณรบกวนแบบเกาส์เซียน จะทำให้ข้อมูลที่รับผิดพลาดเป็นแบบสุ่มแบบเดี่ยวๆ (Single Random Error) ส่วนสัญญาณรบกวนแบบอิมพัลส์ จะทำให้เกิดการผิดพลาดของข้อมูลเป็นแบบเบรช (Burst Error) รวมทั้งการเกิดที่การรับเกิดการผิดพลาดแบบเบรช สำหรับการจราจรทางอากาศที่เป็นการสื่อสารแบบเคลื่อนที่ (Mobile Communication) หรือการเชื่อมต่อโคจรระบบไมโครเวฟ

ในการวัดสมรรถภาพของระบบสื่อสารระบบอนาล็อก (Analog Communication System) คุณสมบัติของสัญญาณที่รับได้มักบอกเป็นจำนวนสัญญาณที่ต้องการต่อสัญญาณรบกวน (Signal to Noise Ratio: SNR) ซึ่งก็พอที่จะทราบคุณสมบัติของช่องสัญญาณหรือคุณภาพของสัญญาณที่รับได้ว่าสามารถที่จะสื่อสารกันรับรู้เรื่อง หรือมีประสิทธิภาพมากน้อยเพียงใด

5.1 การวัดสมรรถภาพของระบบโดยใช้ข้อมูลกึ่งแรนดัม[18]

ในทางระบบสื่อสารทางดิจิทัล (Digital Communication System) เรามักจะบอกสมรรถภาพของระบบ หรือคุณสมบัติของช่องสัญญาณว่าดีหรือไม่เพียงใด โดยการบอกอยู่ในลักษณะของอัตราบิตที่ผิด (Bit Error Rate: BER) ต่อการส่งของข้อมูลทั้งหมด ในการส่งข้อมูลในความเป็นจริงข้อมูลที่เกิดขึ้นจะไม่มีรูปแบบที่แน่นอน ดังนั้นการสร้างสัญญาณขึ้นทดสอบจึงต้องมีคุณสมบัติทางสถิติใกล้เคียงกับข้อมูลที่ส่งจริง คือมีความเป็นแรนดัม (Random) แต่จะต้องมีคุณสมบัติในการสามารถที่จะทำการซิงโครไนซ์สัญญาณกลับที่ภาครับ สัญญาณที่ใช้ทดสอบดังกล่าวนี้คือสัญญาณข้อมูลกึ่งแรนดัม (Pseudo Random Binary Sequence: PRBS) หรือรหัสกึ่งแรนดัม (Pseudo Random Code)

แต่การวัดอัตราการผลิตของบิตเป็นการบอกว่ามีบิตผิดมากเท่าไรในจำนวนที่ส่งทั้งหมด ซึ่งไม่ได้บอกตำแหน่งหรือระยะห่างของบิตที่ผิดพลาดที่เกิดขึ้นในระบบ อาจไม่เพียงพอสำหรับการออกแบบขนาดของแพคเกจสำหรับการส่งข้อมูลในช่องสัญญาณ สำหรับการวัดอัตราการผลิตที่ที่เกิดขึ้นในระบบอาจแสดงพร้อมช่วงปราศจากการผิดพลาด (Error Free Interval: EFI) โดยค่า EFI นี้จะวัดจากระหว่างช่วงของการผิดพลาดที่เกิดขึ้นในระบบซึ่งแสดงได้ดังรูป




รูปที่ 5 แสดงการวัด EFI

จากรูปแสดงช่วงปราศจากการผิด (EFI) โดยการผิดพลาดที่เกิดขึ้นเป็นแบบเบริสโดยช่วงของการวัด EFI จะแยกจากการเกิดความผิดพลาดแบบเบริส โดยจะสนใจระยะความห่างระหว่างบิตผิดตั้งแต่จำนวน 100 บิตขึ้นไป การแสดงผลของ EFI อาจแสดงผลในรูปแบบของกราฟฮิสโตแกรม (Histogram) ซึ่งแสดงขนาดของ EFI ต่อความถี่ที่เกิดซึ่งจะมีประโยชน์ในการนำไปใช้ เป็นข้อมูลสำหรับการออกแบบขนาดแพคเกจ (Packet) ของการส่งข้อมูลในช่องสัญญาณ


5.1.1 การสร้างข้อมูลกึ่งแรนดัม[19]

การสร้างข้อมูลกึ่งแรนดัมสามารถสร้างได้โดยวงจรซีพที่รีจิสเตอร์โดยจำนวนซีเควนที่เกิดขึ้นของรหัสจะมีความยาวเท่ากับสองยกกำลังด้วยจำนวนรีจิสเตอร์ลบหนึ่ง ซึ่งเราอาจจะเรียกรหัสกึ่งแรนดัมอย่างนี้ว่า รหัสมีซีเควนสูงสุด (Maximum Length Sequence Code) การสร้างรหัสโดยซีพที่รีจิสเตอร์สามารถแสดงได้ดังรูป 5.1.1.ก



รูปที่ 5.1.1.ก แสดงโครงสร้างวงจรกำเนิดสัญญาณข้อมูลกึ่งแรนดัม
A1, A2, A3 เป็นฟลิปฟลอปต่ออนุกรมเป็นซีพที่รีจิสเตอร์
 C_1, C_2, C_3 เป็นค่าสัมประสิทธิ์การป้อนกลับ (Feedback Coefficiency)
⊕ เป็นเครื่องหมายการมอดูโลสอง (Modulo 2)

กรณีที่จะทำให้วงจรรูป 5.1.1.ก สามารถสร้างซีเควนสูงสุดได้นั้น การเลือกสัมประสิทธิ์การป้อนกลับจะต้องเลือกให้ถูกต้องจากรูป 5.1.2.ข ถ้าให้ Y_1', Y_2', Y_3' เป็นสถานะปัจจุบัน (present State) และ Y_1, Y_2, Y_3 เป็นสถานะภาษาหน้า(next state) ของฟลิป



รูปที่ 5.1.1.บ แสดงสถานะของฟิลิปพลอป

$$Y_1' = C_1 Y_1 + C_2 Y_2 + C_3 Y_3$$

$$Y_2' = Y_1$$

$$Y_3' = Y_2$$

----- (1)

จากสมการข้างบน เขียนเป็นแมทริกได้คือ

$$\begin{bmatrix} C_1 & C_2 & C_3 \\ 1 & 0 & 0 \\ 0 & 1 & 0 \end{bmatrix} \begin{bmatrix} Y_1 \\ Y_2 \\ Y_3 \end{bmatrix} = \begin{bmatrix} Y_1' \\ Y_2' \\ Y_3' \end{bmatrix}$$

----- (2)

หรือ

$$T[y] = [y']$$

----- (3)

โดย T เป็น transition matrix ถ้านำค่า [y'] แทนที่ใน [y] จนกระทั่ง y เข้าค่า เราสามารถหา Characteristic Polynomial ของเลขคณิตมอดุโล 2 ของ T Matrix คือ

$$\phi(x) = \det (T - XI)$$


----- (4)

โดย I เป็น Unity Matrix หรือแสดงในรูป โพลีโนเมียลได้คือ

$$\phi(X) = X^n + C_1 X^{n-1} + C_2 X^{n-2} + \dots + C_n$$

----- (5)

ถ้าต้องการให้ชุดชิพที่รีจิสเตอร์ กำเนิดสัญญาณรหัสที่มีขีดความสูงที่สุด (Maximum Sequence-Code) แล้ว $\phi(X)$ ต้องเป็น irreducible Polynomial



time	Values et points			
	a	b	c	d (Output)
0	1	1	1	0
1	0	1	1	0
2	0	0	1	1
3	1	0	0	0
4	0	1	0	1
5	1	0	1	1
6	1	1	0	1
7	1	1	1	0
8	0	1	1	0
9	0	0	1	1
10	1	0	0	0
11	0	1	0	1
12	1	0	1	1

3
7 bit(2-1)
Pseudo-Random
Sequence

ตารางที่ 5.1.1.ก แสดงซีแควนซ์ของ PRBS ขนาด 2^3-1 สำหรับรีจิสเตอร์จำนวนใดๆ ได้ตามตารางดังนี้

จำนวนรีจิสเตอร์ N	รหัสสูงสุด 2^n-1	จำนวนแพท ที่เลือกได้	แพทตัวอย่าง
4	15	2	(4, 1), (4, 3)
6	63	6	(6, 1), (6, 5, 2, 9)
9	511	48	(9, 4), (9, 8), (9, 6, 4, 3)
11	2047	176	(11, 2), (11, 8, 5, 2)

ตารางที่ 5.1.1.ข แสดงจำนวนรีจิสเตอร์, ซีแควนซ์ที่เกิดขึ้นและการเลือกแพท

5.1.2 คุณสมบัติของสัญญาณกึ่งแรนดัม

- จำนวน "1" ที่เกิดในซีแควนซ์มากกว่า "0" อยู่เท่ากับหนึ่งหรือถ้ารหัสมีความยาว 2^n-1 จะมี "1" อยู่เท่ากับ $2^n/2$ หรือถ้ามีจำนวนบิตรีจิสเตอร์แล้วประมาณได้ว่าโอกาสการเกิดหนึ่งเท่ากับโอกาสการเกิดศูนย์
- จำนวนบิตที่ติดกันสำหรับบิตรีจิสเตอร์ขนาด n สภาวะแล้ว
 - จำนวนบิต 1 ติดกัน n บิตจะมี 1 ครั้งในซีแควนซ์
 - จำนวนบิต 0 ติดกัน n-1 บิตจะมี 1 ครั้งในซีแควนซ์
 - จำนวนบิต 0 และ 1 ติดกัน n-2 บิตจะมี 2 ครั้งในซีแควนซ์
 - จำนวนบิต 0 และ 1 ติดกัน n-3 บิตจะมี 4 ครั้งในซีแควนซ์
 - ไม่ว่ากรณีใด จำนวนบิต 0 และ 1 ติดกันสองครั้ง บิตจะมี 2^{n-4} ในซีแควนซ์

จำนวนบิต 0 และ 1 เป็นบิตเดี่ยวๆจะมี 2^{n-1} ในซีเควน

3. ค่าออโตคอรีเรชันสัญญาณจะมีค่าสูงสุดที่จุดศูนย์กลางและค่าสูงสุดทุกกระยะชีพักของออโตคอรีเรชันเท่ากับ 2^{n-1} นอกจากนั้นแล้วค่าออโตรีเรชันจะมีค่าเท่ากับ $-1/2^{n-1}$ ดังนั้นอาจกล่าวได้ว่าถ้าหากสเปกตรัมของชีพักวีจิสเตอร์หรือ n มีจำนวนมากๆแล้วรหัสกึ่งแรนดัมก็จะมีแนวโน้มใกล้เคียงในความเป็นแรนดัม ดังนั้นความเข้มข้นของสเปกตรัมกำลังของสัญญาณข้อมูลกึ่งแรนดัม สามารถหาได้จากทฤษฎีของ วินเนอร์ คินชิน (Winer Kinchine Theorem) ที่กล่าวว่าความเข้มข้นของสเปกตรัมกำลังเป็นฟูเรียทรานฟอร์มของออโตคอรีเรชันฟังก์ชัน

$$S_x(f) = \int_{-\alpha}^{\alpha} R_x(z) \exp(-j2\pi fz) dz \quad \text{----- (6)}$$

และ

$$R_x(z) = \int_{-\alpha}^{\alpha} s(f) \exp(j2\pi fz) df \quad \text{----- (7)}$$

โดยจากคุณสมบัติข้างต้นค่าออโตคอรีเรชันของสัญญาณกึ่งแรนดัมแสดงได้คือ

$$R_x(z) = \begin{cases} \frac{A^2 [1 - (N+1)|z|]}{NT} & |z| \leq T \\ -\frac{A^2}{N} & \text{สำหรับช่วงเวลาที่เหลือ} \end{cases} \quad \text{----- (8)}$$

จากออโตคอรีเรชันใน (8) สามารถหาความเข้มข้นของสเปกตรัมกำลังของสัญญาณข้อมูลแรนดัมได้โดยทำการใช้ฟูเรียทรานฟอร์ม

$$S_x(f) = \int_{-\alpha}^{\alpha} R(z) \exp(-j2zf) dz \quad \text{----- (9)}$$



ซึ่งจะได้

$$S_x(f) = \frac{A^2}{N} \text{sinc}^2(f) + \frac{A^2}{N^2} (1+N) \sum_{n=-\alpha}^{\alpha} \text{sinc}^2\left(\frac{n}{N}\right) \text{sinc}\left(\frac{f-n}{NT}\right) \quad \text{----- (10)}$$

จากสมการ (10) แสดงรูปความเข้มข้นสเปกตรัมกำลังได้ในรูปที่ 5.1.2 โดยไลน์สเปกตรัมเกิดขึ้นทุกๆ ระยะ $1/NT$ และจะมีเอนวิโลปของไลน์สเปกตรัม เป็นฟังก์ชัน

$[\sin \pi f T / \pi f T]^2$ โดยสเปกตรัมจะเท่ากับศูนย์ทุกๆ ระยะเท่ากับ $1/T$

ไม่ว่าเราจะใช้สัญญาณที่มีเอนวิโลปเป็นสัญญาณใด ๆ และใช้สัญญาณที่มีเอนวิโลปเป็นสัญญาณใด ๆ ก็ตาม



รูปที่ 5.1.2 แสดงค่าออโตคอร์เรชันและความเข้มขึ้นของสเปกตรัมกำลังของสัญญาณกึ่งแรนดัม


5.1.3 การสร้างสัญญาณข้อมูลกึ่งแรนดัมในทางปฏิบัติ

สำหรับในวิทยานิพนธ์การส่งข้อมูลมีความเร็วขนาด 4,800 bps ซึ่งการเลือกขนาดของชิพที่รีจิสเตอร์เพื่อสร้างสัญญาณข้อมูลกึ่งแรนดัม ให้มีความเข้มขึ้นของสเปกตรัมกำลังที่เกิดขึ้นมีขนาดใกล้เคียงกับการส่งข้อมูลโดยสัญญาณคอมพิวเตอร์ ในที่นี้เลือกขนาดของชิพที่รีจิสเตอร์เท่ากับ 9 โดยวงจร ที่ใช้งานจริงแสดงได้ดังรูป 5.1.3

วงจรประกอบด้วยวงจรรวม 74HC164 สองตัว ซึ่งแต่ละตัวเป็นชิพที่รีจิสเตอร์ขนาด 8 บิต การเลือกแทป (Tap) เพื่อให้เกิดซีควเอนซ์สุ่ม สำหรับสัญญาณข้อมูลกึ่งแรนดัมขนาด 2^0-1 นั้นเลือกแทป 9 และ 8 ของชุดชิพที่รีจิสเตอร์ หรือ Q_8 ของวงจรรวม 74HC164 (U1) ตัวล่าง และ Q_9 ของ 74HC164 (U2) ตัวบนในวงจรแล้วป้อนเข้าอินพุตของวงจรรวม 74HC86 ซึ่งเป็นเอ็กซอร์คูลชิฟออก ทำหน้าที่เป็นโมดูล 2 สำหรับวงจรรวม 74HC86 และ 4078 นอร์เกตที่เพิ่มเข้าไปในวงจร ใช้เพื่อป้องกันสภาวะที่เอาต์พุตของชิพที่รีจิสเตอร์เป็น "0" พร้อมกันหมดซึ่งเมื่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเฉพาะเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการศึกษา
เกิดสภาวะนั้นแล้วจะทำให้ซีควเอนซ์เอาต์พุตที่เกิดขึ้นเป็น "0" ตลอด ดังนั้นเมื่อเกิดสภาวะ "0"
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ที่ทุกเอาต์พุตของชิพที่รีจิสเตอร์แล้วที่เอาต์พุตของ 4078 จะได้ลอจิก "1" ซึ่งจะทำให้ลอจิก "1" ป้อนกลับที่อินพุตของชิพที่รีจิสเตอร์ ทำให้ไม่เกิดการค้างสภาวะ "0" ตลอดไป



รูปที่ 5.1.3 แสดงวงจรกำเนิดสัญญาณข้อมูลกึ่งแรนดัมขนาด 2^2-1

5.2 เทคนิคการออกแบบเครื่องวัดอัตราการผลิตของบิต

สำหรับการวัดอัตราการผลิตของบิตโดยใช้สัญญาณข้อมูลกึ่งแรนดัม วิธีเปรียบเทียบสัญญาณที่ภาครับกับภาคส่งเพื่อวัดความผิดพลาดทำได้โดย

1. กำเนิดสัญญาณ PRBS แล้วส่งผ่านช่องสัญญาณแล้วทำการรับข้อมูลที่ส่งมา เปรียบเทียบกับภาคส่ง (loop back) ซึ่งวิธีนี้เป็นการทดสอบระบบที่ใช้ส่งแบบ full duplex


2. กำเนิดสัญญาณ PRBS ที่ภาคส่งแล้วส่งผ่านช่องสัญญาณแล้วที่ภาครับให้สัญญาณรับได้ผ่านชุดอินเวอร์ตชิพที่รีจิสเตอร์มาออกคู่กับสัญญาณ PRBS ที่รับได้โดยเอาต์พุตคู่นี้จะเป็นรูปแบบของบิตที่ผิด แต่การวัดโดยวิธีนี้ไม่นิยมใช้วัดเพราะว่ามีปัญหาจากการคูณของบิตผิด (error multiplication)

3. กำเนิดสัญญาณ PRBS ที่ภาคส่งแล้วส่งผ่านช่องสัญญาณแล้วที่ภาครับสร้างสัญญาณ PRBS ที่ซิงโครไนซ์กับภาคส่งขึ้นมาเปรียบเทียบ ซึ่งเป็นวิธีที่ใช้ในวิทยานินชันนี้

5.2.1 หลักการออกแบบเครื่องวัดอัตราการผลิตของบิต

การวัดการผลิตของบิตที่เกิดขึ้นโดยใช้ข้อมูลกึ่งแรนดัมที่ได้กล่าวมาแล้วนั้น ที่ภาครับจะสร้างสัญญาณที่มีซีเควนตรงกันในเวลาเดียวกันหรือ สัญญาณภาครับมีการซิงโครไนซ์กับภาคส่งโดย


เอกสารนี้เป็นลิขสิทธิ์ของสำนักงานส่งเสริมการค้าในต่างประเทศ ณ นครเชียงใหม่ ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.2.1.ก แสดงโครงสร้างการวัดอัตราความผิดพลาดของบิต

โดยในตอนแรกที่ภาครับวางจรรยาเเนิดข้อมูลถึงแรนดัมทำงานเป็นอิสระ หรือสวิตช์อยู่ในตำแหน่ง B สัญญาณข้อมูลถึงแรนดัมที่ภาครับถูกเปรียบเทียบกับภาคส่งที่วางจรรยาเปรียบเทียบ (Comparator) แล้วบ้อนเข้าสู่เริ่มต้นดีเทคความผิดพลาด (Initial error detector) ซึ่งจะพบบิตที่ผิดพลาดมากในช่วงเวลาสั้นๆ ดังนั้นจะทำให้วางจรรยาเริ่มต้นดีเทคความผิดพลาดให้สัญญาณเอาท์พุทที่ทำให้สวิตช์ไปอยู่ที่ตำแหน่ง A ซึ่งเป็นการชิงโครไนซ์ข้อมูล หลังจากสวิตช์อยู่ในตำแหน่ง A ในช่วงเวลาหนึ่งก็จะกลับสู่ตำแหน่ง B ซึ่งเป็นการสร้างสัญญาณถึงแรนดัมที่ภาครับที่มีขีเควนตรงกันกับภาคส่งตลอดไป สำหรับส่วนที่เป็นวางจรรยาเปรียบเทียบใช้เอ็กร์คูลซ์ฟลอเช่นเดียวกับการมอดูโล 2 คือถ้าอินพุททั้งสองต่างกันจะให้เอาท์พุทเป็น "1" ถ้าอินพุททั้งคู่เหมือนกันจะได้เอาท์พุทเป็น "0" สำหรับส่วนที่เป็นสวิตช์สำหรับเลือกสัญญาณให้กับชุดชิพที่รีจิสเตอร์ ซึ่งมีขนาด 9 บิต เช่นเดียวกับภาคส่งนั้นสามารถใช่วางจรรยาวมัลติเพล็กเซอร์ (Multiplexer) แต่การออกแบบในที่นี้ออกแบบโดยใช่วางจรรยาวมัลเฟอ์ที่สามารควควบคุมให้อยู่ในสภาวะไอสมพีแคนซ์ได้ โดยการต่อเป็นสวิตช์ 2 ทางสามารถแสดงได้ดังรูป 5.2.1.ข


จากรูปสัญญาณ Synchronize เป็นสัญญาณเอาท์พุทจากวางจรรยาเริ่มต้นดีเทคความผิดพลาดถ้าสัญญาณสภาวะ "0" สัญญาณจากอินพุท A ซึ่งเป็นสัญญาณที่รับจากภาคส่งโดยตรงมาทำการชิงโครไนซ์ให้ชิพที่รีจิสเตอร์ที่ภาครับกำเนิดสัญญาณให้มีขีเควนตรงกันกับภาคส่ง แต่ถ้าสัญญาณ Synchronize เป็นสภาวะ "1" จะทำให้สัญญาณจากอินพุท B ซึ่งเป็นการบ้อนกลับจากชุดชิพที่รีจิสเตอร์ เข้าที่ชิพที่รีจิสเตอร์ที่ภาครับเอง



รูปที่ 5.2.1.ข แสดงวงจรที่ใช้ทำหน้าที่เป็นสวิตช์


5.2.2 การออกแบบวงจรเริ่มต้นดีเทคความผิด

สำหรับการออกแบบวงจรมับและวงจรเริ่มต้น ดีเทคความผิดสามารถอธิบายหลักการได้คือ วงจรนี้จะให้เอาท์พุทเป็นลอจิก "0" เพื่อให้ซีพรีจิสเตอร์ที่วงจรถูกปรับทำการซิงโครไนซ์กับภาคส่งใหม่เมื่อปรากฏว่ามีบิตจากการเปรียบเทียบที่ภาคส่งและภาครับผิดมากกว่า 50% ขึ้นไปหรือในจำนวน สัญญาณนาฬิกา (clock) 100 ลูกมีความผิดพลาดถึง 50 ลูก สัญญาณเอาท์พุทของวงจรจะเป็นลอจิก "0" อยู่เท่ากับจำนวนสัญญาณนาฬิกาจำนวน 16 ลูกซึ่ง เพียงพอที่จะทำให้ซีพรีจิสเตอร์ที่ภาครับบรรจุเอาซีเควนของภาคส่งเข้าไปเพื่อทำการซิงโครไนซ์ โดยหลักการของวงจรมับสามารถอธิบายได้ดังรูป



รูปที่ 5.2.2.ก แสดงหลักการวงจรมับเริ่มต้นดีเทคความผิด

จากโครงสร้างของวงจรสามารถอธิบายได้คือ เมื่อคอนเริ่มต้นสัญญาณ Synchronize (หรือเอาต์พุตของวงจรมับ 16) จะมีสถานะเป็น "0" หรือเริ่มต้นบรรจู้้เควนของสัญญาณภาคส่งเข้าไปจำนวน 16 ลูก ซึ่งจะเป็นการชิงโครไนซ์ระหว่างภาคส่งและภาครับ หลังจากนั้นเอาต์พุตของวงจรมับ 16 จะมีสถานะเป็น "1" ซึ่งทำให้ภาครับกำเนิดสัญญาณข้อมูลกึ่งแรนดัมที่เป็นอิสระมีวี่เควนเดียวกันกับภาคส่ง แต่ถ้าเกิดเหตุการณ์ที่วี่เควนของภาคส่งและภาครับเกิดเลื่อนไม่ตรงกันซึ่งอาจเกิดขึ้นได้เนื่องจากการรบกวนของสัญญาณอิมพัลส์ที่ภาคส่งหรือภาครับ โดยเมื่อลำดับวี่เควนของภาคส่งและภาครับไม่ตรงกันหรือเหตุการณ์ชิงโครไนซ์ สัญญาณข้อมูลผิดพลาดจะเกิดขึ้นเป็นจำนวนมากหรือมากกว่าจำนวน 50 บิตขึ้นไปภายในสัญญาณนาฬิกาจำนวน 100 บิต วงจรจะเกิดสัญญาณอีน่าเบิล (Enable) ทำให้เอาต์พุตของวงจรมับ 16 เป็นลอจิก "0" ทำการบรรจู้สัญญาณกึ่งแรนดัมภาคส่งเข้าไปในชิพที่รีจิสเตอร์ของภาครับ จนเมื่อครบจำนวนสัญญาณนาฬิกา 16 ลูกจึงให้เอาต์พุตวงจรมับ 16 เป็น "1" แต่ถ้าภายในช่วงเวลาสัญญาณนาฬิกา 16 ลูกนี้เกิดสัญญาณบิตผิดเข้ามาทางอินพุต error สัญญาณบิตผิดนี้จะเคลียร์วงจรมับ 16 ให้เป็น "0" ซึ่งเป็นการบรรจู้วี่เควนที่ภาคส่งเข้าไปอีก 16 บิต เพื่อเป็นการป้องกันไม่ให้เกิดการบรรจู้วี่เควนที่ผิดเข้าไปในวงจรมับที่รีจิสเตอร์ของภาครับ สำหรับบางจรทางปฏิบัติวงจรมับ 50 ใช้วงจรรวม 74LS390 (U1B) ต่อกับวงจรรวม 74LS160 (U2) และวงจรมับ 100 ใช้วงจรรวม 74LS390 (U1A) ต่อกับวงจรรวม 74LS160 (U3) วงจรมับ 16 ใช้วงจรรวม 74LS161 (U6)




รูปที่ 5.2.2.ข แสดงวงจรเริ่มต้นตีเคคความผิด

จากรูปวงจรมับ 100 และมับ 50 จะถูกทำการเคลียร์ทุกๆ สัญญาณนาฬิกา 100 ลูกโดยนำเอาสัญญาณจาก QD วงจรรวม 74LS390 (U1A) และ จาก RCO ของวงจรรวม 74LS160

ผ่านแฉกเกต U5C ไปเป็นสัญญาณเคลียร์วงจรรวม 74LS161 และผ่านอินเวอร์เตอร์ U4A เพื่อไม่ว่าเคลียร์วงจรรวม 74LS390 สำหรับสัญญาณที่เกิดจากความผิดพลาดจำนวน 50 บิต ขึ้นไปภายใน

100 บิต ได้จากการนำเอาสัญญาณจากขา RCO ของ 74LS160 (U2), 74LS160 (U3) โดยผ่านแฉก U5A โดยเอาท์พุทของแฉก U5A จะมีสถานะเป็น "0" เมื่อมีความผิดพลาดขนาด 50 บิต ใน 100 บิต ทำให้เอาท์พุทแฉก U5B มีสถานะเป็น "1" ทำให้สถานะลอจิกที่ขา ENP หรือขาอื่นาเปิดของวงจรรวม 74LS161 เกิดการรีเซ็ตให้ 74LS161 เริ่มนับ โดยขณะนั้น เอาท์พุทขา RCO กับ สัญญาณเอาท์พุทแฉก U5A ผ่านแฉก U5B ดังนั้นทำให้วงจรรวม 74LS161 ทำการนับสัญญาณนาฬิกาไป 16 ลุก ดังนั้นเราจึงสามารถนำสัญญาณจากขา RCO เป็นสัญญาณ Synchronize สำหรับวงจรรวม 74LS161 ได้ แต่ถ้าภายในช่วงการนับของ 74LS161 มีบิตที่ผิดพลาดเข้ามาในระบบ วงจรรวม 74LS161 จะถูกเคลียร์ให้เริ่มต้นนับใหม่ โดยนำเอาสัญญาณขา RCO ผ่านอินเวอร์เตอร์ U4D มาแทนกับสัญญาณที่ผิดพลาดเข้ามาในระบบเป็นสัญญาณเคลียร์ ดังนั้นที่ขาเอาท์พุทของ U4D จึงสามารถใช้เป็นสัญญาณ Synchronize เพื่อเกทสวิทช์เช่นเดียวกับสัญญาณ Synchronize

สำหรับวงจรวัดอัตราการผิดพลาดของบิตทั้งหมดแสดงได้ดังรูป 5.2.2.ค โดยจะประกอบด้วยส่วนต่างๆที่กล่าวมา โดยสัญญาณ Synchronize ที่ควบคุมสวิทช์ซึ่งเป็นไทรสเตทบัฟเฟอร์ต่อจากขา RCO ของ 74LS161 ที่ขาควบคุมของ 74LS125 (U7A) ซึ่งอินพุทของ U7A นี้เป็นสัญญาณข้อมูลถึงแรนดัมที่มาจากภาคส่งโดยวงจรรวม U4B จะทำหน้าที่อินเวอร์สัญญาณ Synchronize เพื่อควบคุมไทรสเตทบัฟเฟอร์ U7B ซึ่งอินพุทของ U7B นั้นเป็นการป้อนกลับจากอินพุทรีจิสเตอร์ที่ภาครับเอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 5.2.2.ค แสดงวงจรวัดอัตราการผิดพลาดทั้งหมด
ไม่ว่ากรณีใดๆก็ตาม ยกเว้นมีเหตุพิเศษข้อยกเว้น และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับวงจรรวมที่ทำหน้าที่เปรียบเทียบการผิดพลาดของบิตเมื่อภาคส่งและภาครับซึ่งโคโรไนซ์กันเรียบร้อยแล้ว คือ U10B หรือเอ็กซ์คลูซีฟออ โดยเอาท์พุทของเอ็กซ์คลูซีฟออกก่อนที่จะไปทำการแอนกับสัญญาณนาฬิกาเพื่อจะได้จำนวนความผิดพลาดของบิตนั้นผ่านวงจรรวม 74LS74 ซึ่งเป็นดีฟลิปฟล็อป เพื่อจะขจัดปัญหาจากการเหลื่อมกันของการเปรียบเทียบที่อินพุทของเอ็กซ์คลูซีฟออสำหรับสัญญาณความผิดพลาดของบิตนั้นจะนำไปนับโดยไมโครคอมพิวเตอร์

5.3 การออกแบบภาคแสดงผล

ในการแสดงผลของข้อมูลของอัตราบิตที่ผิด นอกจากค่าอัตราบิตที่ผิดพลาดทั้งหมดต่อบิตที่ส่งทั้งหมดแล้วการที่จะทราบบิตที่ผิดว่าเกิดขึ้นเป็นแบบเดี่ยวๆ (single error) หรือเกิดเป็นเบริส (burst error) และทราบขนาดของ EFI ได้นั้นจำเป็นต้องมีเทคนิคการวัดโดยในที่นี้ใช้การเชื่อมต่อเครื่องวัดอัตราความผิดพลาดเข้ากับระบบไมโครคอมพิวเตอร์

5.3.1 การออกแบบวงจรเชื่อมต่อไมโครคอมพิวเตอร์


โดยเครื่องวัดอัตราความผิดพลาดของบิต ในงานวิจัยนี้ได้ออกแบบเป็นการ์ดที่สามารถเสียบลงในสล๊อทของไมโครคอมพิวเตอร์ IBM PC XT/AT โดย IBM PC ทั้ง XT และ AT ใช้แอดเดรสจำนวน 10 เส้น (A0-A9) สำหรับการถอดรหัสเลือกพอร์ตโดยสามารถอ้างได้ 1024 - พอร์ต โดยกลุ่มพอร์ตตั้งแต่แอดเดรส 0000-00FFH นั้น IBM[19] ออกแบบสำหรับการใช้งานสำหรับอุปกรณ์บนเมนบอร์ดและกลุ่มพอร์ตตั้งแต่แอดเดรส 100-3FFH นั้นใช้สำหรับการ์ดที่ขยายและเสียบลงใน IBM สำหรับโครงสร้างของวงจรที่ออกแบบเชื่อมต่อระหว่าง IBM และวงจรวัดอัตราความผิดพลาดของบิตแสดงได้ดังรูป 5.3.1.ก

โดยวงจรประกอบด้วยวงจรรวม 8255 ซึ่งเป็นพอร์ทอินพุท/เอาท์พุท แบบขนาน 8 บิตจำนวน 3 พอร์ทวงจรรวม 8253 เป็นพอร์ทที่เป็นวงจรมับขนาด 16 บิตจำนวน 3 พอร์ท

สำหรับสัญญาณอินพุทสำหรับภาคเชื่อมต่อมี 2 สัญญาณคือ สัญญาณความผิดพลาดและ สัญญาณนาฬิกาที่เท่ากับบิตเรท โดยสัญญาณความผิดพลาดของบิตจะป้อนเข้าแอนเกตคิงรูป ซึ่งอีกอินพุทหนึ่งของเกต ถูกควบคุมด้วยสัญญาณจากพอร์ท A ของ 8255 ซึ่งสามารถโปรแกรมให้ทำการเกตหรือเริ่มนับสำหรับเริ่มต้นดีเทคความผิด โดยตอนเริ่มต้นการนับโปรแกรมให้อินพุทที่เกตที่ต่อจากพอร์ท 8255 เป็น "0" แล้วหลังจากเวลาพอประมาณจึงให้สภาวะเป็น "1" เพื่อที่จะไม่ต้องนับสภาวะเริ่มต้นของการดีเทคความผิด สำหรับเอาท์พุทของเกตคือเข้าสู่วงจรมับโดยใช้วงจรรวม 74LS161- ซึ่งมีขนาด 8 บิตจำนวน 2 ชุดโดยเอาท์พุทของวงจรมับต่อเข้ากับพอร์ท B ของ 8255 ดังนั้นจึงสามารถนับได้ตั้งแต่ 0-255 สำหรับสัญญาณนาฬิกานั้นต่อเข้ากับอินพุท CLK ของพอร์ท 2 ของ

8253 ซึ่งเป็นภายในของวงจรรวมเป็นวงจรมับ 16 บิต ที่โปรแกรมได้โดยเป็นการนับถอยหลังสามารถนับได้ทั้งแบบฐาน 16 และฐาน 10 การนับเมื่อนับจากค่าที่ตั้งไว้ โดยจะลดค่าลงตามจำนวนสัญญาณ CLK ที่เข้ามาจนกระทั่งนับค่าเป็น 0 จะให้อาท์พุทที่ขา OUT มีลอจิกเป็นหนึ่งโดย

ในการโปรแกรมนี้จะตั้งค่าของวงจรมีเท่ากับ 99 ดังนั้นเมื่อสัญญาณนาฬิกาเข้ามาครบ 100 ลูกสัญญาณเอาต์พุตจะเป็นลอจิก "1" และสัญญาณเอาต์พุตจะกลับเป็น "0" ก็ต่อเมื่อทำการโปรแกรมให้วงจรมี 16 บิตมีค่าใหม่



รูปที่ 5.3.1.ก แสดงโครงสร้างการเชื่อมต่อไมโครคอมพิวเตอร์


5.3.2 การออกแบบโปรแกรมควบคุมวงจรมี

การออกแบบโปรแกรมควบคุมวงจรมีความผิดพลาด สำหรับแสดงผลของไมโครคอมพิวเตอร์จะออกแบบให้อ่านอินพุตทุกๆ 100 บิตของสัญญาณนาฬิกาโดยอ่านจากพอร์ต B ของ 8255 ซึ่งผ่านวงจรมีภายนอก (74LS161) โดยถ้าวงจรมีของ 8253 ที่ตรงกับสัญญาณนาฬิกาที่มีค่าเท่ากับ "0" สัญญาณขา OUT จะส่งสถานะ "1" ไปให้พอร์ต C ของ 8255 (ขา PC0) ซึ่งโปรแกรมไว้ตรวจสอบสถานะถ้าเป็น "1" ขา PA2 ที่พอร์ต A ของ 8255 จะส่งสัญญาณทำการเคลียร์วงจรมีที่ต่อที่พอร์ต B และโปรแกรมจะตั้งค่าวงจรมีของ 8253 ให้มีค่าเท่ากับ 99 โดยถ้าค่าจากพอร์ต B ของ 8255 มีค่ามากกว่า 0 แสดงว่าเกิดความผิดพลาดของบิตขึ้น โปรแกรมจะเก็บค่าความผิดพลาดของบิตไว้ แล้วจึงวนกลับไปตรวจสอบค่าวงจรมีที่นับสัญญาณนาฬิกาใหม่


สำหรับหลักการของโปรแกรมเพื่อควบคุมการทำงานของวงจรเบื้องต้นแสดงได้ดังรูป

```
initize port 8255,8253
set Block
do{
  do{
    wait for input
  } while (clock counter < 100)
  A = port B;
  clear error counter;
  set clock counter = 100
  if A > 0 then save error in array
}while(not end of Block)
```

สำหรับค่าควบคุมพอร์ต 8255 และ 8253 สามารถโปรแกรมค่าคอนโทรลเวิร์ด (control word) ค่าพอร์ตของ 8255 กำหนดให้พอร์ต A เป็นเอาต์พุต พอร์ต B และพอร์ต C เป็นอินพุต พอร์ตค่าคอนโทรลเวิร์ดจากคู่มือของ 8255 โปรแกรมได้คือ 8bH



สำหรับการโปรแกรมค่าคอนโทรลเวิร์ดของ 8253 สามารถดูได้จากรูปที่ 5.3.1.ค





รูปที่ 5.3.1.ค รูปแบบการโปรแกรมการคอนโทรลเวิร์ดของ 8253

โดยในที่นี้เลือกโหมด (mode) ในการทำงานของ 8253 คือโหมด 0 เป็นการนับสัญญาณนาฬิกาที่เข้ามาทางอินพุต CLK และจะให้สัญญาณเอาต์พุต(out) เป็น "1" เมื่อค่าที่โปรแกรมไว้ในวงจรนับมีค่าเป็น "0" ดังนั้นค่าที่เลือกคือ "00h" สำหรับวงจรนับที่เลือกใช้คือตัวที่ 2 หรือค่า SC เท่ากับ "10" ส่วนค่า RL- read/load เนื่องจากเราตั้งค่านับเพียง 99 ดังนั้นจึงใช้เพียงตัวนับน้อยสำคัญค่าเพียงตัวเดียวก็พอ โดยในบิต BCD ตั้งให้เท่ากับ 1 ดังนั้นค่าคอนโทรลเวิร์ดก็คือ 90H

สำหรับวงจรถอดรหัสแอดเดรส (address decode) และสายสัญญาณสำหรับควบคุม(control) สำหรับเชื่อมต่อกับ 8253 และ 8255 ในการออกแบบวงจรที่จะเชื่อมต่อ สามารถออกแบบได้จากผังเวลาการอ่านและการเขียนสัญญาณต่ออินพุตและเอาต์พุตได้ดังรูป 5.3.1.ง

โดยช่วงเวลาการอ่านคำสั่ง IN ของไมโครโปรเซสเซอร์ สัญญาณที่ปรากฏขึ้นคือสัญญาณ ALE จะมีสถานะเป็น "1" ในช่วง T_1 ทั้งการอ่านและการเขียนอินพุตพอร์ทซึ่งเป็นการแสดงว่าแอดเดรสที่ CPU ที่ติดต่อยู่ได้เริ่มต้นขึ้น และถ้าหากสถานะของสัญญาณ ALE กลับเป็น "0" สัญญาณแอดเดรสจะแลทช์ค่าพอร์ทแอดเดรส และ CPU จะส่งสัญญาณ IOR สำหรับกรณีการอ่านและจะส่งสัญญาณ IOW สำหรับการเขียนพอร์ท โดยสำหรับการอ่านพอร์ท CPU จะอ่านในช่วงเวลา T_2



รูปที่ 5.3.1.ง แสดงผังเวลาของการอ่านและเขียนอินพุทพอร์ตของ IBM-PC ซึ่ง CPU ได้เพิ่มเข้าไป 1 ไซเคิล สำหรับการอ่านหรือเขียนพอร์ต และสำหรับการเขียน CPU จะเริ่มต้นเขียนสัญญาณภายใน T_2 และค่าของข้อมูลยังคงค้างจนกระทั่ง T_4

สำหรับการออกแบบวงจรเชื่อมต่อพอร์ตกำหนดให้พอร์ต 8255 และ 8253 ให้มีแอดเดรสตามตาราง 5.3.1 จากแอดเดรสที่แสดงและจากผังเวลาที่แสดงในรูป 5.3.1.ง เราสามารถออกแบบวงจรแสดงได้ดังในรูป 5.3.1.จ


โดยวงจรรวมที่ทำหน้าที่ถอดรหัสสัญญาณแอดเดรสเพื่อเลือกพอร์ตคือ 74LS30, 74LS00 และ 74LS130 จากตารางแอดเดรสข้างต้นพอร์ตจะอยู่ในช่วง 0160H ถึง 0166H โดยสำหรับ IBM PC ได้ใช้สัญญาณแอดเดรส 10 เส้นคือ A9-A0 สำหรับการถอดรหัสเลือกพอร์ตโดยนำสัญญาณ A9, A8, A7, A6, A5, A4 ต่อกับแอสเกต 8 อินพุทโดยแอดเดรส A9 จะผ่านการอินเวอร์ตโดยใช้ 74LS00 ทำหน้าที่เป็นอินเวอร์เตอร์ สำหรับอินพุทที่เหลือของแอสเกต 8 อินพุทได้จากสัญญาณเอาต์พุทของแอสเกต 2 อินพุทที่อินพุทเป็นสัญญาณ IOR และ IOW ซึ่งถ้าหากสัญญาณใดสัญญาณหนึ่งมีสภาวะเป็น "0" จะทำให้แอสเกต 2 อินพุทมีสภาวะเป็น "1" สำหรับสัญญาณ AEN

หรือสัญญาณแอดเดรสอีน่าเบิล (address enable) เป็นสัญญาณบอกสถานะว่าที่ CPU ถูกหน่วยควบคุมดีเอ็มเอ (DMA controller) ทำการใช้แอดเดรสบััสและคาต้าบััสแทน CPU ดังนั้นในสถานะที่ปกติคือ CPU ใช้แอดเดรสบััสและคาต้าบััส สัญญาณลोजิกของ AEN จะมีสถานะเป็น "0" ดังนั้นถ้าหากไม่ได้อยู่ในสถานะ DMA แล้วมีการอ่านหรือเขียน ตั้งแต่แอดเดรส 0160H-016FH แล้วเอาท์พุทของแอนแกท 8 อินพุทจะมีสถานะเป็น "0" ทำให้ 74LS30 และ 74LS245 ถูกอีน่าเบิลโดยอินพุทของ 74LS139 จะเป็นแอดเดรส A3 และ A2 ซึ่งจะเป็นตัวเลือกพอร์ท 8255 หรือ 8253 โดยถ้า A3,A2 มีสถานะ 0,0 จะเป็นการเลือกพอร์ท 8255 และถ้ามีสถานะ 1,0 จะเป็นการเลือกพอร์ท 8253

8255	PORT A	0160H
	PORT B	0161H
	PORT C	0162H
	CONTROL WORD	0163H
8253	COUNTER 0	0168H
	COUNTER 1	0169H
	COUNTER 2	0168H
	CONTROL WORD	0166H

ตารางที่ 5.3.1 แสดงแอดเดรสของพอร์ท 8255,8253


สำหรับภาคนี้เป็นการผิขของบิทใช้วงจรรวม 74LS161 สองตัวโดยต่อเอาท์พุท QA ถึง QD เข้าที่ PBO-PB7 โดย 74LS161 ตัวล่างจะเป็นตัวนับ 4 บิท นัยสำคัญน้อยและ 74LS161 ตัวบนจะเป็นตัวนับ 4 บิทนัยสำคัญมาก สัญญาณอินพุทขาเคลียร์ของ 74LS161 ได้จากขา PA2 ผ่านอินเวอร์เตอร์เข้าสู่ CLR โดยอินพุทของวงจรรวมได้จากขาเอาท์พุทของแอนแกท 74LS08 โดยที่ขาอินพุทของ 74LS08 จะต่อกับสัญญาณการผิขผลาด(Error) และ PA0 เป็นการเกทจากการโปรแกรม แสดงวงจรวัดอัตราความผิขของบิททั้งหมดพร้อมส่วนวงจรรที่เชื่อมต่อไปไมโครคอมพิวเตอร์ได้ ดังรูปที่ 5.3.1.ฉ




รูปที่ 5.3.1.จ แสดงวงจรเชื่อมต่อกับไมโครคอมพิวเตอร์

5.3.3 การออกแบบโปรแกรมสำหรับการวิเคราะห์ความผิดพลาดของบิต

สำหรับการออกแบบโปรแกรมสำหรับการวิเคราะห์ที่มีโครงสร้างแสดงดังโพลซาร์ทโดยการบันทึกเครื่องวัดจะอ่านที่วงจรนับความผิดพลาดทุกๆ 100 บิตดังที่กล่าวมาแล้ว การนับเราจะตั้งจำนวนบิตที่ต้องการนับทั้งหมดเป็นจำนวนค่าของบล็อกละ 100 บิตการนับจะทำการกำหนดให้มีจำนวนเอเรย์ (array) จำนวนหนึ่งซึ่งมากพอที่จะเก็บค่าของบิตที่ผิดในช่วงวัดใดๆ โดยเก็บไว้ในเอเรย์ ACIJ โดย I คือช่วง 100 บิตใดๆที่เกิดการผิด โปรแกรมการนับจะวนลูป นับไปจนกระทั่งค่าของบล็อกลดลงหรือมีการกดคีย์บอร์ดใดๆจึงหยุดการนับลง ค่าของความผิดพลาดที่นับแล้วเก็บใน เอเรย์ ACIJ สามารถนำมาแสดงเป็นค่า EFI ซึ่งมีขนาดความห่างระหว่างช่วงได้ช่วงละ 100 บิต ความสามารถทราบความผิดพลาดของบิตที่เกิดขึ้นในแต่ละช่วงเวลา โดยนำเอาค่าใน ACIJ ที่บันทึกไว้ทั้งหมดมาวิเคราะห์ โดยแสดงโพลซาร์ทของโปรแกรมวิเคราะห์ความผิดพลาดของบิตได้ในรูปที่ 5.3.2



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการทำงานที่ออกตีพิมพ์เท่านั้น ไม่แนะนำให้ใช้ประโยชน์ด้านการค้า
รูปที่ 5.3.1. ฉ แสดงวงจรวัดอัตราการผลิตของบิกทั้งหมด
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




บทที่ 6

การวัดอัตราการผลิตของบิทและการออกแบบโปรโตคอล

6.1.1 วิธีการวัดอัตราการผลิตของบิท

การวัดอัตราการผลิตของบิทสำหรับการส่งข้อมูลโดยใช้โมเดม FSK, PSK ในช่องสัญญาณ FM-SCA โดยใช้เครื่องมือวัดอัตราการผลิตของบิทซึ่งแสดงในบทที่ 5 ซึ่งแสดงระบบการวัดทั้งหมดดังรูป




รูปที่ 6.1.1.ก แสดงการวัดอัตราการผลิตของบิท

จากรูปประกอบด้วยภาคส่งและภาครับ โดยภาคส่งประกอบด้วยวงจรมอดูเลตสัญญาณ FM (FM exciter) และวงจรถ่ายสัญญาณสเตอริโอซึ่งแสดงการออกแบบไว้ในบทที่ 3 และวงจรมอดูเลตสัญญาณ FSK หรือสัญญาณ PSK สำหรับอัตราการผลิตสัญญาณต่างๆ ใช้ตามข้อกำหนดของ FCC ดังที่ได้อธิบายไว้ในบทที่ 3 สำหรับเอาต์พุตของวงจรมอดูเลตสัญญาณ FM ทดลองออกอากาศด้วยความถี่ 107.5 MHz โดยให้เอาต์พุตขนาด 1 W สำหรับภาครับประกอบด้วยเครื่องรับ FM ภาคดีมอดูเลตสัญญาณ FSK หรือ PSK เครื่องวัดขนาดความแรงของสัญญาณที่อินพุตของเครื่องรับ FM โดยที่อินพุตของเครื่องรับและเครื่องวัดความแรงมีตัวลดทอนสัญญาณ (attenuator) ต่ออยู่และเครื่องมือวัดอัตราการผลิตของบิทที่ได้แสดงการออกแบบในบทที่ 5

สำหรับสัญญาณกึ่งแรนดัมสำหรับทดสอบหาความผิดของบิท ในการทดลองใช้ขนาด $2^0 - 1$ สำหรับการส่งบิทเรทขนาด 4800 bps ที่ภาครับเครื่องวัดอัตราการผลิตของบิทต้องการสัญญาณนาฬิกา (clock) เป็นสัญญาณอินพุตด้วย สำหรับวงจรมอดูเลต FSK ที่ไม่มีวงจรมอดูเลตนาฬิกาในการวัดการผลิตของบิทใช้วงจรมอดูเลตสัญญาณของวงจรมอดูเลตสัญญาณ PSK ที่แสดงในส่วนที่ 4.5.5 ของบทที่ 4

การทดลองระบบทั้งหมดทำการทดลองในห้องปฏิบัติการโดยให้เครื่องรับ FM รับสัญญาณจากเครื่องส่งมีขนาดสัญญาณที่ปลายสายอากาศ ได้ขนาดแรงเท่ากับขนาดที่เพียงพอสำหรับการรับสัญญาณ FM สเตอริโอสำหรับเขตชุมชนในเมืองโดย CCIR[21] กำหนดไว้ให้มีขนาดมากกว่า -5 mv/m โดยเครื่องรับ FM ที่ใช้รับเป็นเครื่องรับ FM แบบธรรมดาทั่วไป โดยเมื่อมอดูเลตสัญญาณแบบสเตอริโอ (L+R), (L-R), สัญญาณพัลลอคโทน, สัญญาณเบสแบนด์ SCA ที่เครื่องรับ FM-

แสดงขนาดสัญญาณเบสแบนด์ SCA ต่อสัญญาณนอยส์ที่คิมอดูเลขได้ เมื่อความแรงที่อินพุทปลายสายอากาศเป็นขนาดต่าง ๆ ได้ดังรูป



รูปที่ 6.1.1.ข แสดงสัญญาณ SCA ต่อสัญญาณนอยส์ที่ความแรงของสัญญาณ RF ที่ปลายสายอากาศขนาดต่างๆ



โดยจากรูปความแรงขนาด $30 \mu\text{v}$ ($29.54 \text{ dB}\mu\text{v}$) เป็นความแรงที่แยกสัญญาณ SCA ออกจากสัญญาณนอยส์ โดยเมื่อเพิ่มความแรงอินพุทไปเรื่อย ๆ ขนาดของสัญญาณ SCA ต่อสัญญาณนอยส์ก็จะเพิ่มขึ้น จนกระทั่งความแรงของสัญญาณ RF ที่ปลายสายอากาศมีขนาดเท่ากับ $400 \mu\text{v}$ ($52 \text{ dB}\mu\text{v}$) ขึ้นไปขนาดของ SNR ของสัญญาณ SCA ต่อสัญญาณนอยส์ก็จะคงที่คือ เท่ากับ 40 dB

การวัดการผิดพลาดของบิตเนื่องจากการผิดพลาดของบิตที่เกิดขึ้นมีลักษณะเป็นกลุ่ม (burst-error) ดังนั้นการวัดอัตราการผิดพลาดของบิตจึงสนใจระยะห่างระหว่างการผิดพลาด (error Free Interval) ที่เกิดขึ้น ดังนั้นการวัดการผิดพลาดของบิตจึงแสดงการกระจายของ EFI ที่เกิดขึ้น โดยเริ่มต้นการวัดการผิดพลาดของบิต เริ่มต้นที่ขนาดความแรงของสัญญาณ RF ที่อินพุทเครื่องรับ FM เท่ากับ $100 \mu\text{v}$ ($40 \text{ dB}\mu\text{v}$) ซึ่งเป็นความแรงที่เริ่มรับฟังสัญญาณวิทยุแบบสเตอริโอเป็นที่น่าพอใจและเพิ่มขนาดของสัญญาณเป็น $200 \mu\text{v}$ ($46 \text{ dB}\mu\text{v}$) และ $400 \mu\text{v}$ ($52 \text{ dB}\mu\text{v}$) ซึ่งเป็นขนาดความแรงที่รับสัญญาณสเตอริโอได้ชัดและดีเยี่ยมตามลำดับ โดยการวัดใช้สัญญาณทดสอบสำหรับการมอดูเลขเป็น PRBS ขนาด $2^0 - 1$ บิต โดยส่งครั้งละ 10 MB หลายๆ ครั้งโดยเลือกผลที่ให้ค่าเฉลี่ยของ EFI ออกมาแสดงโดยค่า EFI แสดงอยู่ในรูปของกราฟฮิสโตแกรม 2 แบบคือ แบบแรกแสดงโดยแกน x เป็นระยะของ EFI โดยมีช่วงละ 500 บิต และแกน y เป็นจำนวน EFI ที่เกิดขึ้น แบบที่สองแสดงแกน x เป็นช่วง EFI ระยะต่างๆ คือ $0 - 100,$

เอกสาร 100-300, 300-600, 600-1,200 จนถึง 614K - 1024K ตามลำดับโดยแกน y เป็นไม่ว่าโอกาสที่เกิด EFI ขึ้นนั้นมีให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



6.1.2 ผลการวัดอัตราการผิดพลาดของบิตของโมเด็ม

สามารถแสดงการวัด EFI ที่ความแรงของสัญญาณ RF ที่อินพุทเครื่องรับ FM ขนาดต่างๆ โดยรูปที่ 6.1.2.ก และรูปที่ 6.1.2.ข เป็นการวัด EFI ของโมเด็มแบบ FSK และ PSK ที่ความแรงเท่ากับ 40 dB μ v และรูปที่ 6.1.2.ค และรูปที่ 6.1.2.ง เป็นการวัด EFI ของโมเด็มแบบ FSK และ PSK ที่ความแรง 46 dB μ v โดยรูปที่ 6.1.2.ก แสดงการกระจาย EFI ที่เกิดขึ้น ส่วนใหญ่อยู่ในช่วง 4.8 Kb ถึง 38.4 Kb โดยค่า EFI เฉลี่ยเท่ากับ 168 Kb และอัตราการผิดพลาดของบิตเท่ากับ 1.6×10^{-3} รูปที่ 6.1.2.ข แสดงการกระจาย EFI ที่เกิดขึ้นส่วนใหญ่อยู่ในช่วง 9.6 Kb ถึง 78 Kb โดยค่า EFI ขนาดสั้นๆ ในช่วง 100- 500 จะน้อยกว่า FSK โมเด็ม สำหรับค่า EFI เฉลี่ยมีขนาดเท่ากับ 222. Kb และอัตราการผิดพลาดของบิตเท่ากับ 1.1×10^{-3} รูปที่ 6.1.2.ค แสดงการกระจายของ EFI ที่เกิดขึ้นส่วนใหญ่อยู่ในช่วง 19.2 Kb-153 Kb โดยค่า EFI เฉลี่ยเท่ากับ 304 Kb และอัตราการผิดพลาดของบิตเท่ากับ 8.6×10^{-4} รูปที่ 6.1.2.ง แสดงการกระจายของ EFI ที่เกิดขึ้นส่วนใหญ่อยู่ในช่วง 38.4 Kb-153 Kb โดยค่า EFI เฉลี่ยเท่ากับ 63.1 Kb อัตราการผิดพลาดของบิตเท่ากับ 4.8×10^{-4} สำหรับขนาดความแรงของสัญญาณ RF ที่อินพุทเครื่องรับ FM ขนาด 52 dB μ v ซึ่งเป็นขนาดความแรงที่ให้ขนาดสัญญาณ SCA ต่อสัญญาณนอัสส์ที่เอาท์พุทสูงสุดคือ 40 dB และเมื่อเพิ่มขนาดสัญญาณ RF ที่ปลายสายอากาศมากกว่า 52dB μ v สัญญาณ SCA ต่อสัญญาณนอัสส์ที่เอาท์พุทก็จะไม่เพิ่มไปกว่านี้ โดยค่าความผิดพลาดที่เกิดขึ้นเป็นแบบเดี่ยว ๆ (Single error) โดยมีอัตราการผิดพลาดน้อยมากๆ โดยอัตราการผิดพลาดของบิตขนาด 30×10^{-6} ของโมเด็ม FSK และประมาณ 6×10^{-6} สำหรับโมเด็ม PSK





รูปที่ 6.1.1.ก แสดงการกระจายของ EFI ของโมเด็มแบบ FSK วัดที่ความแรงสัญญาณ
 เอกสารนี้ เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 RF อินพุตเครื่องรับ FM เท่ากับ 40 dBuv
 ไม่ว่าจะกรณีใดทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


จำนวนที่เกิด



เอกสารนี้ระบุที่ 6.1.2.๗ แสดงการกระจายของ EBF ของโมเด็มแบบ PSK วัดที่ความแรงสัญญาณการคำ
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้ง RF อินพุตเครื่องรับ FM เท่ากับ 40dBm ของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.1.2.ค แสดงการกระจายของ EFI ของโมเด็มแบบ FSK วัดที่ความแรงสัญญาณ
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำมาใช้เพื่อประโยชน์ทางการค้า
 RF อินพุตเครื่องรับ FM เท่ากับ 46 dBuV
 ไม่ว่าจะผิดตรงไหน อีกทั้งห้ามเผยแพร่ผลของเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 6.1.2.ง แสดงการกระจายของ EFI ของโมเด็มแบบ PSK วัดที่ความแรงสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับวิทยุสมัครเล่นเท่านั้น ไม่ควรเผยแพร่หรือใช้เพื่อวัตถุประสงค์อื่นใดโดยไม่ได้รับอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6.2 การออกแบบโปรโตคอล(Protocol)[22]

เนื่องจากการส่งข้อมูลในระบบบรอดคาสต์(broadcast) เป็นการส่งข้อมูลในทิศทางเดียว- (Simplex) ไม่สามารถทำการแก้ไขโดยการส่งซ้ำ(retransmission) ได้หากจะแก้ไขข้อมูลที่ผิดพลาด จะต้องใช้วิธีเข้ารหัสเพื่อแก้ไขข้อมูลที่ผิดพลาด (error correct code)แต่ในการพัฒนาของงานวิจัยนี้ออกแบบส่งข้อมูล โดยใช้ไมโครคอมพิวเตอร์ IBM PC AT/XT สำหรับรับข้อมูลโดยผ่าน Asynchronons serial port:RS232 การรับข้อมูลของการส่งต้องมีความสัมพันธ์ในตัวของแต่ละแพคเกจโดยอาจจะเป็นข้อความสั้นๆเช่นราคาข้อมูลของตลาดหลักทรัพย์แต่ถ้าหากต้องการส่งข้อมูลมากๆ จะต้องใช้ความสามารถในการติดต่อของไมโครคอมพิวเตอร์เข้าช่วย



รูปที่ 6.2 แสดงการส่งรับข้อมูลโดยไมโครคอมพิวเตอร์

6.2.1 การออกแบบแพคเกจ(packet)

รูปแบบของแพคเกจแสดงได้ในรูป โดยในแต่ละแพคเกจประกอบด้วย ส่วนหัว(header), ข้อมูล, และตรวจสอบความผิด(error detection)



SOH = 1 byte

SEQ = 2 byte

CS: checksum = 2 byte

รูปที่ 6.2.1.ก แสดงแพคเกจที่ใช้ส่งข้อมูล

ส่วนหัว (header)

ส่วนหัวเป็นรหัส SOH:start of head เริ่มต้นส่งตรงกับรหัส ASCII 01H, SEQ เป็น packet sequence กำหนดให้มีขนาด 2 ไบท์

ส่วนข้อมูล

การออกแบบของแพคเกจ เพื่อการใช้ประโยชน์ของช่องสัญญาณ (Channel Utilization) เป็นไปอย่างสูงสุดเราต้องคำนึงถึงขนาดของ over head ของแพคเกจและความน่าจะไม่

เป็นที่แน่ชัดจะเกิดการผิดพลาดโดยการส่งแบบ Simplex แสดงค่าการใช้ประโยชน์ของช่องสัญญาณ(Channel utilization): $U \leq 23$

$$U = (\text{loss due to packet over head}) \times (\text{loss due to error})$$

$$U = \frac{D}{D + H} (1 - E)^{(H+D)} \quad \text{-----(1)}$$

D = จำนวนข้อมูลเป็นบิตในแพคเกจ

H = จำนวนบิต over head ในแพคเกจ

E = ความน่าจะเป็นของข้อมูลที่เกิดผิดพลาดโดยคิดจากส่วนกลับของค่า

Error Free Interval : EFI

การส่งข้อมูลผ่าน Asynchronous port กำหนดให้มี 1 start bit และ 1 stop bit ต่อจำนวนข้อมูลขนาด 8 bit ดังนั้นจากสมการ (1) เพิ่มจำนวน over head เนื่องจาก start bit และ stop bit กำหนดให้เท่ากับ H_1

$$H_1 = \frac{D}{8} \times (1 \text{ start bit} + 1 \text{ stop bit}) \quad \text{-----(2)}$$

$$H_1 = D/4$$

สมการที่ (1) เขียนได้ใหม่ดังนี้

$$U = \frac{D}{(D + H + H_1)} (1 - E)^{(D+H+H_1)}$$


$$= \frac{D}{(5/4)D + H} (1 - E)^{(5/4)D+H} \quad \text{-----(3)}$$

หาค่าขนาดของจำนวนข้อมูล D ที่ดีที่สุด หาได้จาก $\partial U / \partial D$ แล้วให้เท่ากับ 0

$$U = D^2 + \frac{4HD}{5} + \frac{4H}{5 \ln(1 - E)} = 0 \quad \text{-----(4)}$$

$$D = \frac{-2H}{5} + \sqrt{\frac{4H^2}{25} - \frac{H}{\ln(1 - E)}} \quad \text{-----(5)}$$

โดยค่าขนาดของข้อมูลต่อการที่ใช้ประโยชน์ของช่องสัญญาณแสดงได้ดังรูป 6.2.1.ก




รูปที่ 6.2.1.ก แสดงการใช้ประโยชน์ของช่องสัญญาณ

โดยจากรูปแสดงการใช้ประโยชน์ของช่องสัญญาณในขณะที่ EFI มีขนาดต่างกันโดยจากรูปค่า Channel Utilization จะสูงสุดเมื่อขนาดของแพคเกจมีขนาดประมาณ 1024 บิต สำหรับโมเด็มแบบ FSK และ PSK ที่ความแรงของสัญญาณ 40 dBµv และ 46 dBµv ดังนั้นเลือกขนาดความยาวข้อมูลขนาด 100 ไบท์หรือความยาวของแต่ละแพคเกจเท่ากับ 105 ไบท์จึงจะเป็นความยาวแพคเกจที่เหมาะสม

6.2.2 การออกแบบส่วนของตรวจสอบความผิด

สำหรับส่วนตรวจสอบความผิดของแพคเกจของข้อมูล เป็นส่วนที่ใช้ดีเทคการผิดพลาดของการส่งข้อมูลที่ส่งไปกับช่องสัญญาณโดยทั่วไปอาจใช้การตรวจสอบแบบ Cyclic Redundancy Code: CRC แต่ในวิทยานิพนธ์นี้ใช้การตรวจแบบผลรวมทางเลขคณิต (Arithmetic check sum) โดยข้อมูลที่ต้องการส่งมีขนาด 8 บิต สามารถแทนค่าด้วยเลขจำนวนเต็ม (Integer) 0 - 225 การใช้ประโยชน์ของช่องสัญญาณจะนำผลรวมทั้งหมดในแพคเกจที่ต้องการส่งมาทำการบวกเข้าด้วยกัน แล้วทำการมอดุโล (Modulo) ด้วยค่า M (โดยเลือกค่า $M = 2^8 - 1$ หรือเป็นค่า 1's Complement) โดยจำนวนไบท์ตรวจสอบ (check byte) เลือกให้มีจำนวน 2 ไบท์หรือเท่ากับ 16 บิต (เพื่อให้มีขนาดเช่นเดียวกับ CRC มาตรฐาน) โดยผลรวมทางเลขคณิตทั้งหมดแพคเกจเมื่อมอดุโลด้วยค่า M แล้วจะเท่ากับ 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 6.2.2 แสดงตำแหน่งของ checksum byte

การหาค่าไบต์ตรวจสอบ สามารถทำได้โดยกำหนด

L : ความยาวของแพ็คเกจจำนวน L ไบต์

B_i : ค่าจำนวนเต็มที่ไบต์ใด ๆ

B_n, B_{n+1} : ไบต์ที่ใช้ตรวจสอบความผิด (โดยเริ่มต้นกำหนดให้มีค่าเท่ากับ 0)

ให้

$$C_0 = \sum_{i=1}^{i=L} B_i \text{ Mod } [M] \quad \text{----- (6)}$$

$$C_1 = \sum_{i=1}^{i=L} (L - i + 1) B_i \text{ Mod } [M] \quad \text{----- (7)}$$

โดย C_0, C_1 เป็นผลบวกแล้วทำการมอดุโลด้วย M ที่ภาครับถ้าข้อมูลรับได้ถูกต้องทั้งหมด
ค่า C_0 มอดุโลด้วย M แล้วจะต้องเท่ากับ 0 ด้วยดังนั้น

$$(C_0 + B_n + B_{n+1}) \text{ Mod } [M] = 0 \quad \text{----- (8)}$$

$$(L - n + 1)B_n + (L - n)B_{n+1} - C_1 \text{ Mod } [M] = 0 \quad \text{----- (9)}$$

จากสมการ (8), (9) สามารถหาไบต์ตรวจสอบความผิดได้

$$B_n = \{(L - n)C_0 - C_1\} \text{ Mod } [M] \quad \text{----- (10)}$$

$$B_{n+1} = \{C_1 - (L - n + 1)C_0\} \text{ Mod } [M] \quad \text{----- (11)}$$

n = ตำแหน่งที่ใส่ค่าไบต์ตรวจสอบ ตัวแรก

$n+1$ = ตำแหน่งที่ใส่ค่าไบต์ตรวจสอบ ตัวที่สอง

ตัวอย่างการสร้างแพ็คเกจ

๑	1	A	B	C	D	E	B_n	B_{n+1}
---	---	---	---	---	---	---	-------	-----------

๑ = ส่วนหัวข้อมูล

$$A = 65$$

$$B = 66$$

$$C = 67$$

$$D = 68$$

$$E = 69$$

B_n = ไบท์ตรวจสอบความผิดพลาดแรก

B_{n+1} = ไบท์ตรวจสอบความผิดพลาดที่สอง

จากสมการที่ (6) จะได้

$$C_0 = (65+66+67+68+69+0+0) \text{ Mod}[255] = 100$$

สมการที่ (7) จะได้

$$C_1 = (65+(65+66)+(65+66+67)+(65+66+67+68)+ \\ (65+66+67+68+69)) \text{ Mod}[255] = 230$$

นำค่า C_0, C_1 มาแทนในสมการที่ (10) จะได้ไบท์ตรวจสอบความผิดพลาดแรก

$$B_n = [(7-6) \times 100 - 230] \text{ Mod}[255] \\ = -130 \text{ Mod}[255] \\ = 125$$

นำค่า C_0, C_1 มาแทนในสมการที่ (11) จะได้ไบท์ตรวจสอบความผิดพลาดที่สอง

$$B_{n+1} = [230 - (7-6+1) \times 100] \text{ Mod}[255] \\ = 30$$

ที่ภาครับต้องการตรวจสอบข้อมูลที่ได้รับมีค่าถูกต้องหรือไม่ทำได้โดยใช้สมการที่ (8)

$$(C_0 + B_n + B_{n+1}) \text{ Mod}[M] = 0$$

แทนค่า C_0, B_n, B_{n+1} ในสมการ

$$= [100 + 125 + 30] \text{ Mod}[255] \\ = [255] \text{ Mod}[255] = 0$$

แสดงว่าแพคเกจมีข้อมูลถูกต้อง

บทที่ 7

สรุปและวิจารณ์

สำหรับระบบการส่งข้อมูลในช่องสัญญาณวิทยุกระจายเสียงแบบ FM โดยใช้ช่องสัญญาณ SCA ที่เสนอในวิทยานิพนธ์ สามารถสรุปผลการวิจัยได้ดังนี้

ในบทที่ 3 จากการออกแบบวงจร FM มอดูเลทที่ใช้ในระบบกระจายเสียงหรือวงจร - Exciter ปัญหาสำหรับการออกแบบก็คือ วงจรควบคุมความถี่อาจจะหลุดจากการล็อกถ้ามีสัญญาณ เบสแบนด์ที่ความถี่ต่ำเข้ามามอดูเลท โดยถ้าหากเราลดค่าความถี่ธรรมชาติของลูปเพื่อให้ลูปสามารถตอบสนองความถี่ต่ำเวลาเซ็ทตั้งของลูปจะมากขึ้น (อาจจะเป็นหลายวินาที) ซึ่งวิธีการแก้ไขปัญหาอาจจะใช้วงจรรองในลูปที่มีค่าเวลาคงตัวน้อย (ซึ่งค่าความถี่ธรรมชาติของลูปจะมาก) และหลังจากล็อกแล้วจึงสวิตช์ไปทำในวงจรรองในลูปที่มีค่าเวลาคงตัวมาก สำหรับปัญหาจากการรบกวนระหว่างสัญญาณสเตอริโอ สัญญาณ SCA ซึ่งในวิทยานิพนธ์ไม่ได้สนใจปัญหานี้มากนัก แต่ในทางปฏิบัติในกรณีที่ต้องการมอดูเลทแล้วให้การรบกวนข้ามช่องน้อย อาจจะต้องมีการชดเชยความไม่เป็นเชิงเส้นของวาริแคบที่ใช้ในวงจร VCO ของ FM exciter

ในบทที่ 4 จากการออกแบบวงจรมอดูเลทและดีมอดูเลทหรือโมเด็มที่ใช้ในช่องสัญญาณ SCA ซึ่งเป็นส่วนหลักของวิทยานิพนธ์ฉบับนี้ วงจรโมเด็มแบบ FSK ซึ่งสามารถสร้างภาคมอดูเลทและดีมอดูเลท โดยวงจรที่ไม่ยุ่งยากภาครับสามารถสร้างโดยใช้วงจรรวมไม่กี่ตัว ซึ่งสามารถจะออกแบบให้ใช้งานจริงได้ในทางปฏิบัติ แต่สำหรับบิตเรทในวิทยานิพนธ์นี้ ได้เสนอไว้ในการส่งเพียงขนาด 4,800 bps ซึ่งคาดว่าเพียงพอสำหรับการส่งข้อมูลขนาดสั้นๆ เช่น ข้อมูลตลาดหลักทรัพย์ หรือข้อมูลข่าวสารบริการที่สามารถเข้าใจกันได้โดยประโยชน์สั้น ๆ

สำหรับโมเด็มแบบ PSK ที่เสนอในวิทยานิพนธ์นี้ด้วยนั้นเทคนิคในการออกแบบวงจรในทางปฏิบัติซึ่งใช้วงจรรวมที่มีขายในท้องตลาดขนาดของวงจรมีขนาดใหญ่อยู่มาก ในการที่จะพัฒนาโมเด็มแบบนี้สำหรับใช้งานจริงในทางปฏิบัติอาจจะต้องออกแบบวงจรดีมอดูเลทสัญญาณ PSK เป็นวงจรรวม สำหรับบิตเรทของโมเด็มทั้ง FSK และ PSK ถ้าหากจะเพิ่มจาก 4,800 bps เป็นขนาด 9,600 bps หรือมากกว่าถึงแม้ว่าขนาดของแบนด์วิดท์ของช่องสัญญาณ SCA จะกว้างพอที่จะสามารถส่งข้อมูลบิตเรทขนาดนี้ แต่ในกรณีของโมเด็มแบบ FSK ถ้าหากเพิ่มบิตเรทขึ้น โดยให้มอดูเลชันอินเดคซ์เท่ากับขนาดบิตเรท 4,800 bps ขนาดของแบนด์วิดท์ของสัญญาณ FSK จะเพิ่มขึ้นมากและจะทำให้เกิดการรบกวนกับช่องสัญญาณสเตอริโอได้ แต่ถ้าหากลดขนาดมอดูเลชันอินเดคซ์ของสัญญาณขนาด 9,600 bps ลงขนาดของอัตราการผลิตของบิตก็จะมีขนาดสูงมาก

ในกรณีของโมเด็มแบบ PSK ก็เช่นกันถ้าหากเพิ่มบิตเรทขึ้นเป็นขนาด 4,800 bps การใช้แบนด์วิดท์ของสัญญาณจะเกินช่วงของช่อง SCA ดังนั้นในการที่จะพัฒนาให้โมเด็มมีความเร็วสูง-
เอกสารนี้เป็นเอกสารสงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาติให้นำไปใช้ประโยชน์ในการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เพื่อที่จะใช้ในช่องสัญญาณ FM-SCA จำเป็นจะต้องคำนึงถึงแบนด์วิดท์เป็นหลักซึ่งการออกแบบโมเดมอาจจะต้องเป็น MSK โมเดมหรือ QPSK โมเดมซึ่งการออกแบบวงจรภาคคีมอดูเลมมีข้อยุ่งยากโดยในทางปฏิบัติจริงๆ จะต้องแทนด้วยวงจรรวมขนาดใหญ่

บทที่ 5 จากการออกแบบเครื่องมือวัดอัตราการผิดพลาดของบิตที่แสดงบนไมโครคอมพิวเตอร์ โดยสามารถแสดงผลของค่า ERFI ได้นั้นนอกจากใช้วัดอัตราการผิดพลาดของบิตของโมเดมที่ออกแบบในช่องสัญญาณ SCA แล้ว เครื่องวัดอัตราการผิดพลาดของบิตที่ได้เสนอยังสามารถนำไปวัดอัตราการผิดพลาดของบิตของโมเดมอื่นๆ ที่ส่งในช่องสัญญาณที่เกิดการผิดเป็นแบบเบริสได้ด้วย เพราะการออกแบบได้คำนึงถึงการเริ่มต้นซึ่งโครโนสสัญญาณกึ่งแรนด้อมได้รวดเร็ว ถ้าเกิดจากการหลุดซึ่งโครโนส สำหรับการพัฒนาเครื่องมือวัดอัตราการผิดพลาดของบิตต่อไป ในอนาคตอาจจะเพิ่มส่วนที่สามารถบอกรูปแบบลักษณะของการผิดของบิต เพื่อเป็นประโยชน์ในการออกแบบรหัสเพื่อตรวจสอบความผิดของบิต (error detection) หรือทำการแก้ไขการผิดของบิตล่วงหน้า (Forward error correction)

บทที่ 6 การวัดอัตราการผิดของบิตของโมเดม จากผลของการวัดอัตราการผิดพลาดของบิตมีค่าค่อนข้างสูงและการเกิดความผิดพลาดจะเกิดเป็นลักษณะของเบริสซึ่งเป็นกลุ่มมีหลายบิตติดกัน สำหรับการส่งข้อมูลในช่องสัญญาณกระจายเสียงแล้วอัตราการผิดของบิตซึ่งอยู่ในช่วง 1×10^{-3} เป็นค่าที่ยอมรับได้ สำหรับแพคเกจที่ออกแบบโดยใช้ส่งข้อมูลผ่านพอร์ท RS232 ซึ่งเป็นพอร์ทอนุกรมแบบอะซิงโครนัสที่มีอยู่บนเครื่องไมโครคอมพิวเตอร์นั้น ขนาดของการใช้ประโยชน์ของช่องสัญญาณ (channel utilization) จะสูญเสียไปกับ start bit และ stop bit ในกรณีที่ต้องลดการสูญเสียนี้อาจจะออกแบบโดยใช้พอร์ทอนุกรมที่เป็นลักษณะของซิงโครนัสพอร์ท ซึ่งจะใช้สัญญาณนาฬิกาเพิ่มเติมจากอะซิงโครนัสพอร์ท ซึ่งส่วนสร้างสัญญาณนาฬิกานี้ได้ออกแบบไว้แล้วในส่วนของโมเดมแบบ PSK สำหรับทดลองส่งข้อมูลเป็นแพคเกจได้ทดลองข้อมูลจากไมโครคอมพิวเตอร์จากภาคส่งไปสู่ไมโครคอมพิวเตอร์ภาครับ โดยใช้ลักษณะแพคเกจที่ได้ออกแบบดังกล่าว ในบทที่ 6 ประสิทธิภาพการส่งข้อมูลอยู่ในลักษณะสามารถรับข่าวสารได้ดีพอควร โดยในการทดลองส่งข้อมูล 1,000 แพคเกจผล (ความแรงที่อินพุทเครื่องรับ FM มีขนาด 40 dBmV) ข้อมูลจะรับได้มากกว่า 700 แพคเกจหรือ 70% ขึ้นไป

โดยสรุปกล่าวได้ว่าสำหรับการวิจัยการออกแบบการส่งข้อมูลในช่องสัญญาณ FM-SCA นี้ในส่วน of โมเดมแบบ FSK และการออกแบบแพคเกจจะเป็นส่วนที่ไปพัฒนาใช้ได้อย่างจริงๆ - โดยสำหรับการรับข้อมูลและแสดงผลให้ผู้ใช้สามารถรับหรือติดตามข่าวสาร เป็นส่วนที่ต้องพัฒนาทางซอฟต์แวร์เพิ่มเติม สำหรับในส่วน of FM Exciter และ เครื่องวัดอัตราการผิดพลาดของบิต เป็นการเสนอการออกแบบเพื่อสนับสนุนงานวิจัยนี้ก็เป็นส่วนที่สามารถนำไปใช้งานจริงๆ ได้เลย เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้า ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

1. BCC/IBA/BREBMA, "Broadcast Teletext specification", Sept 1976.
2. กฤดากร กล่อมการ, กนก เจนจิระพงศ์เวช, "การใส่สัญญาณเทเลเท็กซ์ในช่วงขอบด้านหน้าของสัญญาณฮอลดิซอลทอลแบบล็อกกิ้ง, การประชุมทางวิชาการวิศวกรรมไฟฟ้าครั้งที่ 11, สถาบันเทคโนโลยีราชมงคล, หน้า 3-2-1 -3-2-8, พฤศจิกายน 2531.
3. F.M.Gardner, "Phase locked Techniques", John Wiley & Sons, New York, 1979.
4. P.R. Gray, R.C. Meyer, "Analysis and Design of Analog Integrated circuit 2nd edit", John Wiley & Sons, New York, 1980.
5. MC 4344/MC 4044, "MECL Device data", Motorola Inc, 1985.
6. R.E.Best, "Phase Locked loops Theory Design and Application", Mc Graw-Hill Book Company, New York, 1984.
7. Nippon Hoso Kyokai:NHK, "FM Stereo Phonics Transmission Technique", Japan International Cooperation Agency, Tokyo.
8. L.W.Couch II, "Digital and analog Communication Systems", Macmillan Publishing Company, New York, 1990.
9. J.Smith, "Modern Communication Circuit", McGraw-Hill Book Company, New York, 1986.
10. AN 551 Tuning Diode Design Techniques, "RF Device Data Volume II", Motorola Inc, 1988.
11. V. Manassewitsch, "Frequency synthesizer: Theory and Design 2nd edit", John Wiley & Sons, New York, 1980.
12. D.F.Stout, M.Kaufman, "Operational Amplifier Circuit Design", McGraw-Hill Book Company, New York, 1976.
13. P.Z Peebles, "Digital Communication Systems", Prentice-Hall, Englewood Cliffs, NJ, 1987.
14. J.G. Proakis, "Digital Communications", McGraw-Hill Book Company, New York, 1986.
15. AN 46 The Phase Locked Loop IC as a Communication Building Block,

"Linear Applications Handbook", National Semiconductor Corporation,

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

1986.

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


16. K.Feher,"Digital Communication Satellite/earth station Engineering",Prentice Hall,Englewood cliffs, NJ, 1983.
17. W.N. Cheung,"A Wave Shaping Method for NRZ Pulses",INT.J Electronics,Vol.56, No.2,P211-216,1984.
18. E.A.Newcombe,S.Pasupathy,"Error Rate Monitoring for Digital Communications",proc of the IEEE, Vol 70, No. 8, August 1982.
19. S.W. Golomb (Editor),"Digital Communications with Space Application",Prentice-Hall,Englewood Cliffs,NJ,1964.
20. L.C.Eggebrecht,"Interfacing to The IBM Personal Computer",Howard W.Sams & Co.Inc,Indiana, 1983.
21. W.Gosling,"Radio Receivers",Peter Peregrinus Ltd, London, 1986.
22. G.J.Holzmann,"Design and Validation of Computer Protocols",Prentice-Hall,Englewood Cliffs,NJ,1991.
23. A.S.Tannenbaum,"Computer Network",Prentice-Hall, Englewood Cliffs ,NJ,1981.
24. J.G.Fletcher,"An Arithmetic Checksum for Serial Transmission", IEEE Trans on Communication,Vol Com-30, No.1,P247-252,Jan 1982.
25. H.Helms,"Linear IC Device 1987 Source Book", Prentice-Hall,Englewood Cliffs,NJ,1987.
26. H.Helms,"CMOS Device 1987 source book",Prentice-Hall, Englewood Cliffs,NJ,1987.
27. National Semiconductor Corporation,"LS/S/TTL Data Book 1987", 1987.
28. กฤดากร กล่อมการ,กนก เจนจิระพงศ์เวช,"การส่งข้อมูลในช่องสัญญาณ FM SCA",การประชุมทางวิชาการวิศวกรรมไฟฟ้าครั้งที่ 12,มหาวิทยาลัยเกษตรศาสตร์,หน้า 132-141, พฤศจิกายน 2532.
29. วิทวัส กันทัด,กฤดากร กล่อมการ,จักรี ทีฆภาคย์วิไลฐ,กนก เจนจิระพงศ์เวช,"การประยุกต์ใช้ระบบกระจายเสียงแบบ FM สำหรับบริการข่าวสารข้อมูล",การประชุมทางวิชาการวิศวกรรมไฟฟ้าครั้งที่ 14, มหาวิทยาลัยสงขลานครินทร์, หน้า 113-118,พฤศจิกายน 2534

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก.

วงจรคณแบบอนุบาลอกโดยใช้ไบโพลาร์ทรานซิสเตอร์

สำหรับหลักการวงจรคณที่ใช้ไบโพลาร์ทรานซิสเตอร์นั้นสามารถเริ่มต้นอธิบายจากวงจรอิมิตเตอร์คัปเปอเรอร์แพร่ดังรูป



แรงดันขาเข้า V_d สามารถเขียนได้คือ

$$V_d = V_{BE1} - V_{BE2} \quad \text{----- (1)}$$

$$I_{EE} = I_{C1} + I_{C2} \quad \text{----- (2)}$$

จากคุณสมบัติของไบโพลาร์ทรานซิสเตอร์ถ้าค่า h_{FE} มีค่ามากๆ กระแสที่คอลเลคเตอร์มีค่าประมาณกระแสอิมิตเตอร์ โดยกระแสอิมิตเตอร์ จะเป็นกระแสของรอยต่อเบส อิมิตเตอร์ ซึ่งสำหรับทรานซิสเตอร์ แบบ NPN สมการของกระแสอิมิตเตอร์แสดงได้ดังนี้

$$I_C = I_E = I_{ES} \exp(V_T/V_{BE}) \quad \text{----- (3)}$$

V_T = แรงดันสมมูลกับพลังงานความร้อน

I_{ES} = กระแสรอยต่อเบส - อิมิตเตอร์

ดังนั้นจากรูป 1 สามารถเขียนสมการ I_{C1}, I_{C2} ของวงจรอิมิตเตอร์คัปเปอเรอร์แพร่ได้คือ

$$I_{C1} = I_{ES} \exp(V_{BE1}/V_T) \quad \text{----- (4.1)}$$

$$I_{C2} = I_{ES} \exp(V_{BE2}/V_T) \quad \text{----- (4.2)}$$

จากสมการ (4.1), (4.2) สามารถเขียน I_{C1} ในเทอมของ I_{C2} และ I_{C2} ในเทอมของ I_{C1} ได้คือ

$$I_{C1} = I_{C2} \exp(V_d/V_T) \quad \text{----- (5.1)}$$

$$I_{C2} = I_{C1} \exp(-V_d/V_T) \quad \text{----- (5.2)}$$

และจาก (5.1) (5.2) เขียนสมการ I_{EE} ใหม่

$$I_{EE} = I_{C1} + I_{C1} \exp(-V_d/V_T) = I_{C2} + I_{C2} \exp(V_d/V_T) \quad \text{----- (6)}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หรือ


$$I_{C1} = I_{EE} / (1 + \exp(-V_d / V_T)) \quad \text{----- (7.1)}$$

$$I_{C2} = I_{EE} / (1 + \exp(V_d / V_T)) \quad \text{----- (7.2)}$$

ดังนั้นผลต่างของกระแส I_{C1} และ I_{C2} เท่ากับ

$$I_{C1} - I_{C2} = I_{EE} \tanh(V_d / 2V_T) \quad \text{----- (8)}$$

ดังนั้นถ้าปรับแหล่งจ่ายกระแสคงที่ I_{EE} ด้วยแรงดันอินพุต V_2 ในรูป 2 สมการ(8) สามารถเขียนได้ใหม่คือ




รูปที่ 2

$$I_{C1} - I_{C2} = (V_2 - V_{BE}) / R_E \tanh(V_1 / 2V_T) \quad \text{----- (9)}$$

ดังนั้นถ้าให้ $V_d < V_T$ แล้ว

$$I_{C1} - I_{C2} = ((V_2 - V_{BE}) / R_E) \times V_1 / 2V_T \quad \text{----- (10)}$$

จากสมการ (10) เราได้กระแสเอาต์พุตในรูปของผลคูณแรงดันอินพุตโดยกำหนด V_1 ต้องมีขนาดของสัญญาณน้อยกว่า V_T และ V_2 ต้องมีขนาดมากกว่า V_{BE} ของทรานซิสเตอร์ซึ่งหมายถึงว่าวงจรจะถูกจำกัดด้วยขนาด V_1, V_2 และเนื่องจากว่า I_{EE} แปรผันตรงกับแรงดัน V_2 ดังนั้นวงจรทำให้สัญญาณคอมมอนโมดเอาต์พุตเปลี่ยนแปลงไปมาก ในทางปฏิบัติวงจรคู่ที่เป็นวงจรรวมสามารถแก้ไขปัญหานี้สำหรับการเปลี่ยนแปลงของสัญญาณคอมมอนโมดเอาต์พุต โดยใช้วงจรคูณแบบกิลเบิร์ต (Gilbert Multiplier Cell) ดังแสดงในรูป 3 โดยวงจรประกอบด้วยดีฟแอมป์สองวงจรถือ T_1, T_2 และ T_1', T_2' โดยมีชาคอลลอคเตอร์ต่อสลับกันอยู่และให้ I_{EE} มีค่าคงที่โดยใช้แหล่งจ่ายกระแสคงที่ I_S, I_O โดยแรงดันอินพุตสำหรับวงจรคือ V_x, V_y ตามลำดับจากรูปแสดงสมการกระแส I_S, I_O ได้คือ



รูปที่ 3

$$I_5 = I_o + (V_y/R_y) \quad \text{----- (11.1)}$$

$$I_o = I_o + (V_y/R_y) \quad \text{----- (11.2)}$$

จากสมการ (8)

$$I_1 - I_2 = I_5 \tanh(V_x/2V_T) = (I_o + (V_y/R_y)) \tanh(V_x/2V_T) \quad \text{----- (12.1)}$$

$$I_1' - I_2' = I_o \tanh(V_x/2V_T) = (I_o + (V_y/R_y)) \tanh(V_x/2V_T) \quad \text{----- (12.2)}$$

ผลต่างกระแสเอาก์ทุกคือ

$$\Delta I = ((I_1 - I_2) - (I_1' - I_2')) \quad \text{----- (13)}$$

ดังนั้น

$$\Delta I = (2V_y/R_y) \tanh(v_x/2V_T) \quad \text{----- (14)}$$

หรือแรงดันเอาก์ทุก

$$V_o = 2R_L (V_y/R_y) \tanh(V_x/2V_T) \quad \text{----- (15)}$$


ถ้าให้ $|V_x| < V_T$ แล้ว แรงดันเอาก์ทุกแสดงในรูปผลคูณได้คือ

$$V_o = R_L (V_y/R_y) \times (V_x/V_T) \quad \text{----- (16)}$$

ดังนั้นวงจรนี้จึงสามารถคูณสัญญาณที่อินพุตหนึ่งที่เป็นสัญญาณขนาดเล็ก (น้อยกว่า 26mv) ถ้า

หากแรงดันอินพุต V_x มีค่ามากกว่า 26 mv แล้ววงจรจะทำหน้าที่เป็น Synchronous switch

หรือทำหน้าที่ปิดและเปิดวงจรสลับกันไป สำหรับวงจรที่ต้องการคูณระดับแรงดันขนาดสูงนั้น ส



รูปที่ 4

กระแส I_3, I_4 เขียนได้คือ

$$I_3 = I_S \exp(V_{D1}/V_T) \quad \text{----- (17.1)}$$

$$I_4 = I_S \exp(V_{D2}/V_T) \quad \text{----- (17.2)}$$

I_S คือ กระแสรอยต่อ PN ของไดโอด

ดังนั้น

$$V_{D1} = V_T \ln(I_3/I_S) \quad \text{----- (18.1)}$$

$$V_{D2} = V_T \ln(I_4/I_S) \quad \text{----- (18.2)}$$

แรงดันอินพุต V_1 เขียนได้

$$V_1 = V_{D1} - V_{D2} = V_T \ln(I_3/I_4) \quad \text{----- (19)}$$

และสมการ I_3, I_4 เขียนได้อีกรูปหนึ่งคือ

$$I_3 = I_7 + (V_x/R_x) \quad \text{----- (20)}$$

$$I_4 = I_7 - (V_x/R_x) \quad \text{----- (20)}$$

แทนสมการ (20) ในสมการ (19) เขียน V_1 ได้ใหม่คือ

$$V_1 = 2V_T \tan^{-1}(V_x/I_7 R_x) \quad \text{----- (21)}$$

ดังนั้นถ้าแทนค่า V_1 ซึ่งคือ V_x ในสมการ 15 จะได้

$$V_o = 2R_L (V_y/R_y) (V_x/I_7 R_x) \quad \text{----- (22)}$$

โดยในทางปฏิบัติ R_x, R_y เป็นความต้านทานสำหรับปรับเกนการคูณ

โปรแกรมคอมพิวเตอร์สำหรับบทที่ 5.3

```

#include <stdio.h>
#include <ctype.h>
#include <dos.h>
#include <conio.h>
#include <bios.h>
#include <graphics.h>
#define KB 0x9
#define CR 0xd
#define ESC 27
#define LPT1 0
#define PRINT 0
#define LPTSTATUS 2
#define IOERR 0x08
#define PA 0x1b0
#define PB 0x1b1
#define PC 0x1b2
#define PCW 0x1b3
#define P3C0 0x1b8
#define P3C1 0x1b9
#define P3C2 0x1ba
#define P3CW 0x1bb
#define MAXAR 10*1024 /*10*1024 */
#define MAXBLK 240 /* multiple of interval */
#define MAXLNT 99
#define HRMAX 15
#define MAX 500 /* number point of x axis */
char msgber[10];
unsigned char inout(void);
void hardcopy (int left);
void restore_kb();
static void interrupt far newkb(void);
static void (interrupt far *oldkb)(void);
inkey (void);
static int blank=0;
unsigned char a1;
unsigned char hour1,min1,sec1;
unsigned char hour2,min2,sec2;
unsigned long x1,x2,x3,x4,x5,x6,x7,x8,x9,x10;
unsigned long x8,x9,x10,x11,x12,x13,x14,x15;
unsigned long sum;
unsigned long cntbit;
unsigned long armaxa2;
long blk;
a0[20]={1,2,3,4,5,6,7,6,9,10,11,12,13,14,15,16,17,18,17,0};
unsigned int xh[HRMAX];
unsigned short x[MAX];
unsigned short a3[MAXAR];
char msgber[10];
main()
/*----- begin main----- */
{
int i;
unsigned char a;
int ch;
clrscr();

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

winber();
setblk();
set_tm();
set_inff();
oldkb=getvect(KB);
setvect(KB,newkb);
ber();
/* exit from measure */
loopback:
cursoff();
clr(23);
do{
ch=getch();
switch(ch){
case 'p':
case 'P':gotoxy(2,9);printf("printer");prt();clr(9);break;
case 'g':
case 'G':gotoxy(2,9);printf("graphics");grap();clr(9);break;
case 's':
case 'S':gotoxy(2,10);printf("save data");disks();clr(10);break;
}
}
while(ch != ESC);
curson();
gotoxy(2,23);
printf("are you sure to exit (Y/N) ");
if ((yesno())== 'N') goto loopback;
restore_kb();
clr(23);
gotoxy(2,23);
printf("terminate ");
}
/*----- end main ----- */
set_inff()
{
gotoxy(2,22);
gotoxy(2,3);
printf(" block = 100 bit ");
gotoxy(2,4);
printf(" total err= ");
gotoxy(2,5);
printf(" blk count= ");
textattr(0xf0);
gotoxy(20,25);
cputs(" press any key form stop measurement ");
textattr(0x0f);/*back to normal mode */
}
setblk()
{
extern long blk;
gotoxy(2,23);
printf("setblk=");
scanf("%lu",&blk);
gotoxy(2,19);printf("setblk=%lu",blk);
}

```



ยกย่องให้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
ber()
{
extern unsigned long armaxa2;
extern unsigned long sum;
extern unsigned long cntbit;
extern long blk;
extern unsigned long a2[MAXAR];
extern unsigned short a3[MARAX];
unsigned char c;
unsigned long errpos=0;
unsigned char a1[MAXAR];
long i,j;
unsigned short x=0; /* for error pos count */
long tempa;
outportb(P1CW,0x8b);
outportb(P3CW,0x30);
outportb(P3CW,0x70);
outportb(P3CW,0x90);
outportb(P3C0,0xff);
outportb(P1A,0x86);
delay(50);
outportb(P1A,0x01);
outportb(P3C2,MAXLNT);
sum=0;
for(i=0;i<=MAXAR;i++){
a2[i]=0;
}
a1[0]=0;a2[0]=0;x=1;
gotoxy(2,20);printf("b!k=%lu",blk);
for (i=1;i<=blk;i++)
{
if (blank==1)
{
break;
}
c=inout();
if (c>0 && c<100)
{
a1[x]=c;
a2[x]=errpos;
x++; /* increase array */
}
errpos++;
sum=sum+c;
gotoxy(17,4);
printf("%lu",sum);
gotoxy(17,5);
printf("%lu",errpos);
}
outportb(P1A,0x80);
rd_tm();
cntbit=100*errpos;
gotoxy(2,6);
printf(" bit count=%lu",cntbit);
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

for(j=0;j<=MAXAR;j++){
a2[j]=a2[j+1]-a2[j];
}
textattr(0xf0);
gotoxy(20,18);
cputs(" wait for array process ");
textattr(0xf0);/*back to normal mode */
j=0;
do{
tempar=a2[j];
j++;
}while (tempar >0);
j=j-2;
tempar=j;
for(j=0;j<=tempar;j++){
a2[j]=a2[j]-1;
}
/* find Maxar2 */
j=0;
armaxa2=a2[j];
do{
if (armaxa2<a2[j]){
armaxa2=a2[j];
}
j++;
}
while(j<=tempar);
/* j for a2 x,i for a3 y shoud find max valve in a2 before sort */
textattr(0xf0);
gotoxy(20,18);
cputs(" wait for efi sorting ");
textattr(0xf0);/*back to normal mode */
for(i=1;i<=armaxa2;i++){
for (j=0;j<=tempar;j++){
if (a2[j]==i){
a3[i]=a3[i]+1;
}
}
}
textattr(0xf0);
gotoxy(20,18);
cputs(" efi sorting already ");
textattr(0xf0);/*back to normal mode */
gotoxy(2,6);
printf(" bit count=%lu",cntbit);
}
/*end ber */
unsigned char i/cut(void)
{
asm mov dx,01b2h
wait:
asm in al,dx
asm and al,01h
asm cmp al,01h
asm jnz wait
asm mov dx,01b1h

```



```

asm in al,dx
asm mov ch,al
asm dec dx
asm mov al,05h
asm out dx,al
asm mov al,01h
asm out dx,al
asm mov dx,01bah
asm mov al,063h
asm out dx,al
return(_CH);
}
grap()
{
extern unsigned short a3[MAXAR];
extern unsigned char an[MAXAR];
extern char msgber[10];
char c,c1;
unsigned long i;
clrscr();
rdflar();
arrpro();
sortefi1();
sortefi2();
printf("ber=");
scanf("%s",msgber);
printf("d=discreate plot,h=histogram,p=print ESC=exit\n");
do{
c=getch();
switch(c){
case 'd':
case 'D':dplot();break; /* discreate plot */
case 'h':
case 'H':histo();break;
case 'p':
case 'P':hardcopy(5);break;
}
}while(c != ESC);
closegraph();
printf("terminate\n");
}/* end grap */
histo()
{
/* use sort efi 1*/
extern unsigned int xh[HRMAX];
extern char msgber[];
int x0,y0,xx,yy,xi;
unsigned short xmax,ymax,a;
unsigned short t=0;
int arxmax,arymax;
float xstep,normy;
int cofset=6;
char msg0[]="BER=";
char *msg1[14]={"100","300","600","1200","2.4K","4.8K","9.6K",
"19.2K","38.4K","78.8K","153K","367K","614K","1024K"};
char *msg11[6]={"0.1","0.2","0.3","0.4","0.5"};

```



```

gprint();
xmax=getmaxx();
ymax=getmaxy();
xstep=30;
x0=abs(xmax/10);
y0=10+abs(3*(ymax/4));
outtextxy(x0+10*xstep+cofset,y0-205,msg0);/* tel ber */
outtextxy(x0+11*xstep+cofset,y0-205,msgber);/* ber */
line(x0,10,x0,y0);/* vertical axis */
for(t=1;t<=5;t++){
outtextxy(x0,y0-(50*t),"-"); /* xscale/10,xscale in sort efi */
}
settextstyle(2,0,4);/* set for a smal text */
outtextxy(3*x0,y0+25,"Bits periods");
outtextxy(x0-60,y0-255,"Prob");
for(t=0;t<=5;t++){
outtextxy(x0-25,y0-t*50-5,msg1[t]);
}
for(t=0;t<=14;t++){
outtextxy(x0+(t*xstep)+cofset,y0+2,msg2[t]);
}
line(x0,y0,x0+440,y0);/* horizontal axis */
xl=x0;
for(t=1;t<=15;t++){
xx=((t-1)*xstep)+34;
yy=xh[t];
line(x0+xx,y0,x0+xx,y0-yy);
line(x0+xx,y0-yy,xl,y0-yy);
line(xl,y0-yy,xl,y0);
xl=x0+xx;
}
}/* end histogram plot */
dplot()
{
/* use sort efi 2 */
extern unsigned short x[MAX];
extern char msgber[];
int x0,y0,xx;
float yy,y00;
int comp=2; /* compensate for mark scale */
int sep=2; /* sep separate each point by 2 */
int temp;
unsigned short xmax,ymax,a;
unsigned short t=0;
int arxmax,arymax;
float xstep,normy;
char msg0[]="BER=";
char *yval[5] = { " ", "25", "50", "75", "100"};
char *xval[26] = { " ", "5K", "10K", "15K", "20K", "25K", "30K", "35K",
"40K", "45K", "50K", "55K", "60K", "65K", "70K", "75K", "80K",
"85K", "90K", "95K", "100K", "105K", "110K", "115K", "120K",
"125K"};

gprint();
xmax=getmaxx();
ymax=getmaxy();
x0=abs(xmax/10);

```




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

xstep=1;
y0=10+abs(3*(ymax/4));
y00=y0-10;
normy=y00/100;
temp=MAX-100;
line(x0,10,x0,y0); /* ver axis */
line(x0,y0,x0+temp,y0); /* Hor axis */
/* scale of ver axis */
for(t=i;t<=4;t++){
  outtctxy(x0-6,y0-(t*(y00/4))-comp,"-");
}
outtctxy(x0+300,y0-205,msg0);/* tel ber */
outtctxy(x0+330,y0-205,msgber);/* ber */
settctxstyle(2,0,4);/* set for a small text */
outtctxy(3*x0,y0+25,"Bits periods");
for(t=0;t<=4;t++){
  2 outtctxy(x0-25,y0-(t*(y00/4))-4,yval[t]);
}
for(t=0;t<=20;t++){
  outtctxy(x0+t*(MAX/25)-4,y0+10,xval[t]);
}
settctxstyle(2,1,4);/* set for - inverse direction */
for(t=0;t<21;t++){
  outtctxy(x0+t*(MAX/25)-5,y0-2,"-");
}
for(t=0;t<=temp/sep;t++){ /* MAX number point of x axis */
  xx=(sep*t*xstep)+2; /* sep separate each point by 2 */
  yy=abs(x[t]*normy);
  line(x0+xx,y0,x0+xx,y0-yy);
}
}
sortefi2()
{
extern unsigned short x[MAX];
unsigned short i,j,n;
int group=5; /* number of each group 5=5*100 bit */
for(j=0;j<=MAX;j++){
  x[j]=0;
  for(i=1;i<=group;i++){
    n=(group*i);
    x[j]=x[j]+a31[n+i];
  }
}
for(i=0;i<=180;i++){
  printf("%d\t",x[i]);
}
}/*end sort efi 2 */
grint()
{
int grmode=1;
int grresult;
initgraph(&grapdrv,&grmode,"");
}

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

sortefi1()
{
extern unsigned long x1,x2,x3,x4,x5,x6,x7,x8,x9,x10;
extern unsigned long x8,x9,x10,x11,x12,x13,x14,x15;
extern unsigned short a3[MAXAR];
extern unsigned char an[MAXAR];
extern unsigned int xh[HRMAX];
float xxh[HRMAX];
float xhmax=0;
unsigned int xscale=500;
unsigned short i;
xh[1]=a3[1];
xh[2]=a3[2]+a3[3];
xh[3]=a3[4]+a3[5]+a3[6];
x4=0;
for(i=7;i<=12;i++){
x4=x4+a3[i];
}
xh[4]=x4;
x5=0;
for(i=13;i<=24;i++){
x5=x5+a3[i];
}
xh[5]=x5;
x6=0;
for(i=25;i<=48;i++){
x6=x6+a3[i];
}
xh[6]=x6;
x7=0;
for(i=49;i<=96;i++){
x7=x7+a3[i];
}
xh[7]=x7;
x8=0;
for(i=97;i<=192;i++){
{
x8=x8+a3[i];
}
}
xh[8]=x8;
x9=0;
for(i=193;i<=384;i++){
x9=x9+a3[i];
}
xh[9]=x9;
x10=0;
for(i=385;i<=788;i++)
{
x10=x10+a3[i];
}
xh[10]=x10;
x11=0;
for(i=789;i<=1536;i++)
{

```



นี่เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

xh[11]=x11;
x12=0;
for(i=1538;i<=3672;i++)
{
x12=x12+a3[j];
}
xn[12]=x12;
x13=0;
for(i=3672;i<=6144;i++)
{
x13=x13+a3[i];
}
xn[13]=x13;
x14=0;
for(i=6145;i<=10239;i++){
x14=x14+a3[i];
}
xh[14]=x14;
for(i=1;i<=14;i++){
xhmax=xhmax+xh[i];
}
for(i=1;i<=14;i++){
xxh[j]=xh[i]/xhmax;
}
for(i=1;i<=14;i++){
xh[i]=abs(xxh[i]*xscale);
}
for(i=1;i<=14;i++){
printf("x=%f\n",xxh[i]);
}
}/* end sort efi 1*/
arrpro()
{
extern unsigned char a3[MAXAR];
unsigned short i;
unsigned long xt=0;
unsigned long xd=0;
float xav;
for(i=1;i<=MAXAR;i+=1)
{
if (a3[i] != 0){
xt=xt+a3[i]*i;
xd=xd+a3[i];
}
}
xav=xt/xd;
printf("xav=%f\n",xav);
getch();
} /* end arr process */
disks()
{
extern unsigned char hour1,min1,sec1;
extern unsigned char hour2,min2,sec2;
extern unsigned long a2[];
extern long blk;
extern unsigned long sum;

```



```
extern unsigned long cntbit;
extern unsigned long armaxa2;
FILE *fp;
int c;
unsigned short i;
char name[9];
curson();
gotoxy(2,23);
printf("enter file name to save ");
scanf("%8s",name);
cursoff();
if((fp=fopen(name,"w"))==NULL){
clr(23);
textattr(0x8f);
gotoxy(2,23);
printf("file error ");
for(i=0;i<9;i++){
delay(200);
}
textattr(0x0f);
clr(23);
return 0;
}
gotoxy(2,23);
printf(" save BER (i)   save BER/EFI (2) ");
while((c=getch()) != '1' && c != '2'){
putchar('\a');
}
if(c=='1'){
fprintf(fp," the bit error rate\n");
fprintf(fp," start time =%u:%u:%u\n",hour1,min1,sec1);
fprintf(fp," stop time  =%u:%u:%u\n",hour2,min2,sec2);
fprintf(fp," bit err   =%i\n",sum);
fprintf(fp," bit count =%i\n",cntbit);
}
else{
fprintf(fp," the bit error rate\n");
fprintf(fp," start time =%u:%u:%u\n",hour1,min1,sec1);
fprintf(fp," stop time  =%u:%u:%u\n",hour2,min2,sec2);
fprintf(fp," bit err   =%i\n",sum);
fprintf(fp," bit count =%i\n",cntbit);
fprintf(fp,"   EFI   number of EFI \n");
for(i=1;i<=MAXAR;i++){
if (a2[i] > 0 ){
fprintf(fp,"%i\n",a2[i]);
}
}
}
fclose(fp);
clr(23);
gotoxy(2,23);
printf(" save ready ");
for(i=0;i<12;i++){
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
clr(23);
} ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

prt()
{
extern unsigned char hour1,min1,sec1;
extern unsigned char hour2,min2,sec2;
extern unsigned long a2[];
extern long blk;
extern unsigned long sum;
extern unsigned long cntbit;
extern unsigned long armaxa2;
unsigned char status;
unsigned short i;
int c;
status=biosprint(LPTSTATUS,0,LPT1);
status={IOERR&status};
if (status==IOERR){
textattr(0x8f);
gotoxy(2,23);
printf(" error printer ");
for(i=0;i<8;j++){
}
textattr(0x0f);
clr(23);
return 0;
}
gotoxy(2,23);
printf(" print BER (1) print BER/EFI (2) ");
while((c=getch()) != '1' && c != '2'){
putchar('\a');
}
if(c=='1'){
fprintf(stdprn," the bit error rate\n");
fprintf(stdprn," start time =%u:%u:%u\n",hour1,min1,sec1);
fprintf(stdprn," stop time =%u:%u:%u\n",hour2,min2,sec2);
fprintf(stdprn," bit err =%u\n",sum);
fprintf(stdprn," bit count =%u\n",cntbit);
}
else{
fprintf(stdprn," the bit error rate\n");
fprintf(stdprn," start time =%u:%u:%u\n",hour1,min1,sec1);
fprintf(stdprn," stop time =%u:%u:%u\n",hour2,min2,sec2);
fprintf(stdprn," bit err =%u\n",sum);
fprintf(stdprn," bit count =%u\n",cntbit);
fprintf(stdprn," EFI number of EFI \n");
for(i=1;j<=MAXAR;i++){
if( a2[i] > 0 ){
fprintf(stdprn,"%td",a2[i]);
}
}
}
clr(23);
}
clr(n)
{
gotoxy(2,n);
printf("

```




นี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

set_tm()
{
extern unsigned char hour1,min1,sec1;
union REGS regs;
char ch,c1,c2;
regs.h.ah=0x2c;
int86(0x21,&regs,&regs);
hour1=regs.h.ch;
min1=regs.h.cl;
sec1=regs.h.dh;
gotoxy(2,2);
printf("currnt time =%d:%d:%d",hour1,min1,sec1);
gotoxy(2,3);
printf("you want to set new time (y/n)? ");
if((yesno()) == 'Y'){
settime:
gotoxy(2,4);
printf("hh:mm:ss\n");
gotoxy(2,5);
printf("set time=");
scanf("%u%c%u%c%u",&hour1,&c1,&min1,&c2,&sec1);
if(c1 != ':' || c2 != ':'){ goto settime;}
if( hour1>23 || min1>59 || sec1>59){goto settime;}
regs.h.ah=0x2d;
regs.h.ch=hour1;
regs.h.cl=min1;
regs.h.dh=sec1;
regs.h.dl=0;
int86(0x21,&regs,&regs);
}
cursoff();
printf(" starting time =%d:%d:%d",hour1,min1,sec1);
}
rd_tm()
{
extern unsigned char hour2,min2,sec2;
union REGS regs;
regs.h.ah=0x2c;
int86(0x21,&regs,&regs);
hour2=regs.h.ch;
min2=regs.h.cl;
sec2=regs.h.dh;
gotoxy(2,7);
printf(" stop time =%d:%d:%d",hour2,min2,sec2);
textattr(0x70);
gotoxy(10,25);
cputs("printer:p save disks graphics:g exit:Esc ");
textattr(0x0f);/*back to normal mode */
}
yesno()
{
register int c;
while((c=toupper(getch())) != 'Y' && c != 'N')
putchar('\a');
return c;
}

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรรมใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

winber()
{
clrscr();
box(1,1,79,24);
textattr(0x70);
gotoxy(20,25);
cputs("start bit_error measurement");
textattr(0x0f);/*back to normal mode */
}
box(int xul,int yul,int xlr,int ylr)
{
int i;
char hz=196;char vt=179;char ul=218;char ur=191;char lr=217;char ll=192;
gotoxy(xul,yul);for(i=xul;i<=xlr;i++) putch(hz);
gotoxy(xul,ylr);for(i=xul;i<=xlr;i++) putch(hz);
for(i=yul;i<=ylr;i++){
gotoxy(xul,i);putch(vt);gotoxy(xlr,i);putch(vt);
}
gotoxy(xul,yul);putch(ul); gotoxy(xlr,yul);putch(ur);
gotoxy(xlr,ylr);putch(lr); gotoxy(xul,ylr);putch(ll);
}
cursor()
{
_AH=0x01;_CH=0x0b;_CL=0x0c;geninterrupt(0x10);
}
cursoff()
{
_AH=0x01;_CH=0x0f;_CL=0x0f;geninterrupt(0x10);
}
static void interrupt far newkb()
{
(*oldkb)();
blank=1;
}
void restore_kb()
{
if (oldkb !=NULL){setvect(KB,oldkb);}
}
inkey(void)
{
asm mcv ax,0000
asm int 16h
return(_AL);
}

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ค
โปรแกรมคอมพิวเตอร์สำหรับบทที่ 6.2

```
/* program transmission test packet */
#include <dos.h>
#include <math.h>
main()
{
char m[105]="-abcdefghijklmnopqrstuvwxyz1234567890abcdefghi"
          "jklmnopqrstuvwxyz1234567890abcdefghijklmnopqrstuvwxyz";
    buad_rate();
    line_control();
    clrscr();
    printf("Transmit.Packet 105 byte.\n");
    packet_data(m);
}
packet_data(m) /* packet construct */
char m[105];
{
char ch[100];
int a,b,c,d,e,n,i,x;
e=10;
for(;;){
    e++;
    a=(0x40+e);
    b=0;
    i=0;
    n=0;
    x=0;
    for(;;){
        if(i==0){
            ch[i]=0x40;
        }
        if(i==1) {
            ch[i]=e;
        }
        if(i>=2){
            ch[i]=m[n];
            a=a+ch[i];
            b=b+a;
            if(m[n]!='\0'){
                c=mod_check(a)-mod_check(b);
                d=mod_check(b)-(2*mod_check(a));
                ch[i]=mod_check(c);
                ch[i+1]=mod_check(d);
                x=a+mod_check(c)+mod_check(d);
                printf("\n%d.%d\n",x,mod_check(x));
                break;
            }
            n++;
        }
        i++;
    }
    /* end for */
    transmit_data(ch,i);
    if(kbhit())break;
}
}
/* end for */
```



เอกสารนี้เป็นเอกสารที่จัดทำขึ้นเพื่อให้บริการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
transmit_data(ch,i)          /* send data to receiver */
char ch[105];
int i;
{
  int n=0;
  for(n=0;n<=i;n++){
    outportb(0x3f8,ch[n]); /* transmitter holding REG. */
    printf("%c",ch[n]);
  }
  /* end for */
}
mod_check(x)                /* calculate modulo 255 */
int x;
{
  if(x>=0)
    return(fmod(x,255));
  else
    return(fmod(x,255)+255);
}
baud_rate()                 /* determind buad rate */
{
  outport(0x3fb,0x80);      /* set DLAB=1 */
  outport(0x3f8,0x18);
  outport(0x3f9,0x00);     /* set baud rate 4800 */
}
line_controlf()             /* determind parameter line control */
{
  outport(0x3fb,0x3f);     /* set line control REG. */
  /* even parity,2 stop bit,word length 8 bit*/
}
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
/* program receive packet */
#include<stdio.h>
#include<math.h>
main()
{
    buad_rate();
    line_control();
    clrscr();
    printf("receive.\n");
    receive_data();
}
receive_data() /* receive data from receive data reg */
{
    char ch[105];
    int i,p,h,h;
    i=0;
    p=0;
    h=0;
    for(;;){
        if((inportb(0x3fd)&0x01)==1){ /* check line status */
            i++;
            p=0;
            ch[i]=inport(0x3f8); /* receive data from port */
            if(ch[i]<=-1){
                p=(255+ch[i]);
            }
            if(ch[i]>=0){
                p=ch[i];
            }
            h=h+p;
            if(i==32){
                for(n=1;n<=i;n++){
                    printf("%c",ch[n]);
                }
                printf("\n%d . %d\n",h,mod(h));
                i=0;
                p=0;
                h=0;
            }
        }
        if(kbhit())break;
    }
}
buad_rate() /* determind buad rate */
{
    outport(0x3fb,0x08); /* set DLAB=1 */
    outport(0x3f8,0x18);
    outport(0x3f9,0x00); /* set baud rate 4800 */
}
line_control() /* determind parameter line control */
{
    outport(0x3fb,0x3f); /* set line control REG. */
}
/* even parity bit,2 stop bit,word length 8 bit */
```




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
mod(x)           /* calculate modulo 255 */  
int x;  
{  
  if(x>=0)  
    return(fmod(x,255));  
  else  
    return(fmod(x,255)+255);  
}
```




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ง
 วงจรที่ใช้ในวิทยุสามพัน




วงจรมอดูเลตตาม FM



วงจรถอดเลขสัญญาณ FSX

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



วงจรมอดเลตสัญญาณ PSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก จ วงจรรวมที่ใช้ในวิทยุสมัครเล่น



LM565/LM565C Phase Locked Loop

General Description

The LM565 and LM565C are general purpose phase locked loops containing a stable, highly linear voltage controlled oscillator for low distortion FM demodulation, and a double balanced phase detector with good carrier suppression. The VCO frequency is set with an external resistor and capacitor, and a tuning range of 10:1 can be obtained with the same capacitor. The characteristics of the closed loop system—bandwidth, response speed, capture and pull in range—may be adjusted over a wide range with an external resistor and capacitor. The loop may be broken between the VCO and the phase detector for insertion of a digital frequency divider to obtain frequency multiplication.

The LM565H is specified for operation over the -55°C to $+125^{\circ}\text{C}$ military temperature range. The LM565CH and LM565CN are specified for operation over the 0°C to $+70^{\circ}\text{C}$ temperature range.

Features


- 200 ppm/ $^{\circ}\text{C}$ frequency stability of the VCO
- Power supply range of ± 5 to ± 12 volts with 100 ppm/% typical
- 0.2% linearity of demodulated output

- Linear triangle wave with in phase zero crossings available
- TTL and DTL compatible phase detector input and square wave output
- Adjustable hold in range from $\pm 1\%$ to $> \pm 60\%$

Applications


- Data and tape synchronization
- Modems
- FSK demodulation
- FM demodulation
- Frequency synthesizer
- Tone decoding
- Frequency multiplication and division
- SCA demodulators
- Telemetry receivers
- Signal regeneration
- Coherent demodulators

Connection Diagrams



Order Number LM565H or LM565CH
See NS Package Number H10C

TL/H/7853-2



Order Number LM565CN
See NS Package Number N14A

TL/H/7853-3

LM565/LM565C

Absolute Maximum Ratings

If Military/Aerospace specified devices are required, contact the National Semiconductor Sales Office/Distributors for availability and specifications.

Supply Voltage $\pm 12V$
 Power Dissipation (Note 1) 1400 mW
 Differential Input Voltage $\pm 1V$

Operating Temperature Range

LM565H $-55^{\circ}C$ to $+125^{\circ}C$
 LM565CH, LM565CN $0^{\circ}C$ to $+70^{\circ}C$

Storage Temperature Range

$-65^{\circ}C$ to $+150^{\circ}C$

Lead Temperature (Soldering, 10 sec.)

$260^{\circ}C$


Electrical Characteristics AC Test Circuit, $T_A = 25^{\circ}C$, $V_{CC} = \pm 6V$

Parameter	Conditions	LM565			LM565C			Units
		Min	Typ	Max	Min	Typ	Max	
Power Supply Current			8.0	12.5		8.0	12.5	mA
Input Impedance (Pins 2, 3)	$-4V < V_2, V_3 < 0V$	7	10			5		k Ω
VCO Maximum Operating Frequency	$C_o = 2.7$ pF	300	500		250	500		kHz
VCO Free-Running Frequency	$C_o = 1.5$ nF $R_o = 20$ k Ω $f_o = 10$ kHz	-10	0	+10	-30	0	+30	%
Operating Frequency Temperature Coefficient			-100			-200		ppm/ $^{\circ}C$
Frequency Drift with Supply Voltage			0.1	1.0		0.2	1.5	%/V
Triangle Wave Output Voltage		2	2.4	3	2	2.4	3	V_{p-p}
Triangle Wave Output Linearity			0.2			0.5		%
Square Wave Output Level		4.7	5.4		4.7	5.4		V_{p-p}
Output Impedance (Pin 4)			5			5		k Ω
Square Wave Duty Cycle		45	50	55	40	50	60	%
Square Wave Rise Time			20			20		ns
Square Wave Fall Time			50			50		ns
Output Current Sink (Pin 4)		0.6	1		0.6	1		mA
VCO Sensitivity	$f_o = 10$ kHz		6600			6600		Hz/V
Demodulated Output Voltage (Pin 7)	$\pm 10\%$ Frequency Deviation	250	300	400	200	300	450	mV $_{p-p}$
Total Harmonic Distortion	$\pm 10\%$ Frequency Deviation		0.2	0.75		0.2	1.5	%
Output Impedance (Pin 7)			3.5			3.5		k Ω
DC Level (Pin 7)		4.25	4.5	4.75	4.0	4.5	5.0	V
Output Offset Voltage $ V_7 - V_6 $			30	100		50	200	mV
Temperature Drift of $ V_7 - V_6 $			500			500		$\mu V/^{\circ}C$
AM Rejection		30	40			40		dB
Phase Detector Sensitivity K_D			.68			.68		V/radian


Note 1: The maximum junction temperature of the LM565 and LM565C is $+150^{\circ}C$. For operation at elevated temperatures, devices in the TO-5 package must be derated based on a thermal resistance of $+150^{\circ}C/W$ junction to ambient or $+45^{\circ}C/W$ junction to case. Thermal resistance of the dual-in-line package is $+85^{\circ}C/W$.

Typical Performance Characteristics


Power Supply Current as a Function of Supply Voltage




Lock Range as a Function of Input Voltage




VCO Frequency




Oscillator Output Waveforms




Phase Shift vs Frequency




VCO Frequency as a Function of Temperature




Loop Gain vs Load Resistance



Hold In Range as a Function of R6-7



Schematic Diagram



TL/H/7853-1

LM565/LM565C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Applications Information

In designing with phase locked loops such as the LM565, the important parameters of interest are:

FREE RUNNING FREQUENCY

$$f_o \approx \frac{0.3}{R_o C_o}$$

LOOP GAIN: relates the amount of phase change between the input signal and the VCO signal for a shift in input signal frequency (assuming the loop remains in lock). In servo theory, this is called the "velocity error coefficient."

$$\text{Loop gain} = K_o K_D \left(\frac{1}{\text{sec}} \right)$$

$$K_o = \text{oscillator sensitivity} \left(\frac{\text{radians/sec}}{\text{volt}} \right)$$

$$K_D = \text{phase detector sensitivity} \left(\frac{\text{volts}}{\text{radian}} \right)$$

The loop gain of the LM565 is dependent on supply voltage, and may be found from:

$$K_o K_D = \frac{33.6 f_o}{V_c}$$

f_o = VCO frequency in Hz

V_c = total supply voltage to circuit

Loop gain may be reduced by connecting a resistor between pins 6 and 7; this reduces the load impedance on the output amplifier and hence the loop gain.

HOLD IN RANGE: the range of frequencies that the loop will remain in lock after initially being locked.

$$f_H = \pm \frac{8 f_o}{V_c}$$


f_o = free running frequency of VCO

V_c = total supply voltage to the circuit

THE LOOP FILTER


In almost all applications, it will be desirable to filter the signal at the output of the phase detector (pin 7); this filter may take one of two forms:

Simple Lag Filter



TL/H/7853-11

Lag-Lead Filter



TL/H/7853-12

A simple lag filter may be used for wide closed loop bandwidth applications such as modulation following where the frequency deviation of the carrier is fairly high (greater than 10%), or where wideband modulating signals must be followed.

The natural bandwidth of the closed loop response may be found from:

$$f_n = \frac{1}{2\pi} \sqrt{\frac{K_o K_D}{R_1 C_1}}$$

Associated with this is a damping factor:

$$\delta = \frac{1}{2} \sqrt{\frac{1}{R_1 C_1 K_o K_D}}$$

For narrow band applications where a narrow noise bandwidth is desired, such as applications involving tracking a slowly varying carrier, a lead lag filter should be used. In general, if $1/R_1 C_1 < K_o K_D$, the damping factor for the loop becomes quite small resulting in large overshoot and possible instability in the transient response of the loop. In this case, the natural frequency of the loop may be found from

$$f_n = \frac{1}{2\pi} \sqrt{\frac{K_o K_D}{\tau_1 + \tau_2}}$$


$$\tau_1 + \tau_2 = (R_1 + R_2) C_1$$

R_2 is selected to produce a desired damping factor δ , usually between 0.5 and 1.0. The damping factor is found from the approximation:

$$\delta \approx \pi \tau_2 f_n$$


These two equations are plotted for convenience.

Filter Time Constant vs Natural Frequency



TL/H/7853-13

Damping Time Constant vs Natural Frequency



TL/H/7853-14

Capacitor C_2 should be much smaller than C_1 since its function is to provide filtering of carrier. In general $C_2 \leq 0.1 C_1$.

ORDERING INFORMATION

Device	Temperature Range	Package
MC1495L	0°C to +70°C	Ceramic DIP
MC1595L	-55°C to +125°C	Ceramic DIP

**MC1495L
MC1595L**

**Specifications and Applications
Information**

**WIDEBAND MONOLITHIC
FOUR-QUADRANT MULTIPLIER**

... designed for uses where the output is a linear product of two input voltages. Maximum versatility is assured by allowing the user to select the level shift method. Typical applications include: multiply, divide*, square root*, mean square*, phase detector, frequency doubler, balanced modulator/demodulator, electronic gain control.

*When used with an operational amplifier.

- Wide Bandwidth
- Excellent Linearity - 1% max Error on X-Input, 2% max Error on Y-Input - MC1595L
- Excellent Linearity - 2% max Error on X-Input, 4% max Error on Y-Input - MC1495L
- Adjustable Scale Factor, K
- Excellent Temperature Stability
- Wide Input Voltage Range - ± 10 Volts
- ± 15 Volt Operation

**LINEAR FOUR-QUADRANT
MULTIPLIER**

**SILICON MONOLITHIC
INTEGRATED CIRCUIT**



**L SUFFIX
CERAMIC PACKAGE
CASE 632-08**

**FIGURE 1 - FOUR-QUADRANT
MULTIPLIER TRANSFER CHARACTERISTIC**




FIGURE 2 - TRANSCONDUCTANCE BANDWIDTH





FIGURE 3 - CIRCUIT SCHEMATIC



MC1495L, MC1595L

ELECTRICAL CHARACTERISTICS ($V^+ = +32\text{ V}$, $V^- = -15\text{ V}$, $T_A = +25^\circ\text{C}$, $I_3 = I_{13} = 1.0\text{ mA}$, $R_X = R_Y = 15\text{ k}\Omega$, $R_L = 11\text{ k}\Omega$ unless otherwise noted)

Characteristic	Figure	Symbol	Min	Typ	Max	Unit
Linearity: Output Error in Percent of Full Scale: $T_A = +25^\circ\text{C}$ $-10 < V_X < +10$ ($V_Y = \pm 10\text{ V}$) $-10 < V_Y < +10$ ($V_X = \pm 10\text{ V}$) $T_A = 0$ to $+70^\circ\text{C}$ $-10 < V_X < +10$ ($V_Y = \pm 10\text{ V}$) $-10 < V_Y < +10$ ($V_X = \pm 10\text{ V}$) $T_A = -55^\circ\text{C}$ to $+125^\circ\text{C}$ $-10 < V_X < +10$ ($V_Y = \pm 10\text{ V}$) $-10 < V_Y < +10$ ($V_X = \pm 10\text{ V}$)	5	ERX ERY ERX ERY	— — — —	± 1.0 ± 0.5 ± 2.0 ± 1.0 ± 1.5 ± 3.0 ± 0.75 ± 1.5	± 2.0 ± 1.0 ± 4.0 ± 2.0 — — — —	%
Squaring Mode Error: Accuracy in Percent of Full Scale After Offset and Scale Factor Adjustment $T_A = +25^\circ\text{C}$ $T_A = 0$ to $+70^\circ\text{C}$ $T_A = -55^\circ\text{C}$ to $+125^\circ\text{C}$	5	ESQ	— — —	$\cdot 0.75$ $\cdot 0.5$ $\cdot 1.0$ $\cdot 0.75$	— — —	%
Scale Factor (Adjustable) $(K = \frac{2R_L}{I_3 R_X R_Y})$	—	K	—	0.1	—	
Input Resistance ($f = 20\text{ Hz}$)	7	R _{INX} R _{INY}	— — — —	30 35 20 35	— — — —	M Ω
Differential Output Resistance ($f = 20\text{ Hz}$)	8	R _O	—	300	—	k Ω
Input Bias Current $I_{bx} = \frac{(I_9 + I_{12})}{2}$, $I_{by} = \frac{(I_4 + I_6)}{2}$	6	I _{bx} I _{by}	— — — —	2.0 2.0 2.0 2.0	12 8.0 12 8.0	μA
Input Offset Current $ I_9 - I_{12} $ $ I_4 - I_6 $	6	I _{ox} I _{oy}	— — — —	0.4 0.2 0.4 0.2	2.0 1.0 2.0 1.0	μA
Average Temperature Coefficient of Input Offset Current ($T_A = 0$ to $+70^\circ\text{C}$) ($T_A = -55^\circ\text{C}$ to $+125^\circ\text{C}$)	6	TC _{io}	— —	2.5 2.5	— —	nA/ $^\circ\text{C}$
Output Offset Current $ I_{14} - I_{12} $	6	I _{ool}	—	20 10	100 50	μA
Average Temperature Coefficient of Output Offset Current ($T_A = 0$ to $+70^\circ\text{C}$) ($T_A = -55^\circ\text{C}$ to $+125^\circ\text{C}$)	6	TC _{ioo}	— —	20 20	— —	nA/ $^\circ\text{C}$
Frequency Response 3.0 dB Bandwidth, $R_L = 11\text{ k}\Omega$ 3.0 dB Bandwidth, $R_L = 50\text{ }\Omega$ (Transconductance Bandwidth) 3° Relative Phase Shift Between V_X and V_Y 1% Absolute Error Due to Input-Output Phase Shift	9,10	BW _{3dB} TBW _{3 dB} f _φ f _φ	— — — —	3.0 80 750 30	— — — —	MHz MHz kHz kHz
Common Mode Input Swing (Either Input)	11	CMV	± 10.5 ± 11.5	± 12 ± 13	— —	Vdc
Common Mode Gain (Either Input)	11	ACM	-40 -50	-50 -60	— —	dB
Common Mode Quiescent Output Voltage	12	V _{O1} V _{O2}	— —	21 21	— —	Vdc
Differential Output Voltage Swing Capability	9	V _O	—	± 14	—	V _{peak}
Power Supply Sensitivity	12	S ⁺ S ⁻	— —	5.0 10	— —	mVV
Power Supply Current	12	I ₇	—	6.0	7.0	mA
DC Power Dissipation	12	P _D	—	135	170	mW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1495L, MC1595L

MAXIMUM RATINGS (T_A = +25°C unless otherwise noted)

Rating	Symbol	Value	Unit
Applied Voltage (V ₂ -V ₁ , V ₁₄ -V ₁ , V ₁ -V ₉ , V ₁ -V ₁₂ , V ₁ -V ₄ , V ₁ -V ₈ , V ₁₂ -V ₇ , V ₉ -V ₇ , V ₈ -V ₇ , V ₄ -V ₇)	ΔV	30	Vdc
Differential Input Signal	V ₁₂ -V ₉ V ₄ -V ₈	±(6+1/3 R _X) ±(6+1/3 R _Y)	Vdc
Maximum Bias Current	I ₁₃ I ₁₃	10 10	mA
Power Dissipation (Package Limitation) Ceramic Package Derate above T _A = +25°C	P _D	750 5.0	mW mW/°C
Operating Temperature Range	T _A	0 to +70 -55 to +125	°C °C
Storage Temperature Range	T _{stg}	-65 to +150	°C

TEST CIRCUITS

FIGURE 4 - LINEARITY (USING NULL TECHNIQUE)





FIGURE 5 - LINEARITY (USING X-Y PLOTTER TECHNIQUE)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1495L, MC1595L

TEST CIRCUITS (continued)




FIGURE 13 – OFFSET ADJUST CIRCUIT





FIGURE 14 – OFFSET ADJUST CIRCUIT (ALTERNATE)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MC1495L, MC1595L

TYPICAL CHARACTERISTICS

FIGURE 15 - LINEARITY versus TEMPERATURE




FIGURE 16 - SCALE FACTOR versus TEMPERATURE




FIGURE 17 - ERROR CONTRIBUTED BY INPUT DIFFERENTIAL AMPLIFIER




FIGURE 18 - ERROR CONTRIBUTED BY INPUT DIFFERENTIAL AMPLIFIER





FIGURE 19 - MAXIMUM ALLOWABLE INPUT VOLTAGE versus VOLTAGE AT PIN 1 OR PIN 7



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ORDERING INFORMATION

Device	Temperature Range	Package
MC1496D	0°C to +70°C	SO-14
MC1496G		Metal Can
MC1496L		Ceramic DIP
MC1496P		Plastic DIP
MC1596G	-55°C to +125°C	Metal Can
MC1596L		Ceramic DIP

Specifications and Applications Information

BALANCED MODULATOR/ DEMODULATOR

... designed for use where the output voltage is a product of an input voltage (signal) and a switching function (carrier). Typical applications include suppressed carrier and amplitude modulation, synchronous detection, FM detection, phase detection, and chopper applications. See Motorola Application Note AN-531 for additional design information.

- Excellent Carrier Suppression – 65 dB typ @ 0.5 MHz
– 50 dB typ @ 10 MHz
- Adjustable Gain and Signal Handling
- Balanced Inputs and Outputs
- High Common Mode Rejection – 85 dB typ




FIGURE 1 – SUPPRESSED-CARRIER OUTPUT WAVEFORM




FIGURE 2 – SUPPRESSED-CARRIER SPECTRUM




FIGURE 3 – AMPLITUDE-MODULATION OUTPUT WAVEFORM

**MC1496
MC1596**

BALANCED MODULATOR/DEMODULATOR

SILICON MONOLITHIC INTEGRATED CIRCUIT






FIGURE 4 – AMPLITUDE-MODULATION SPECTRUM



MC1496, MC1596

MAXIMUM RATINGS* (T_A = +25°C unless otherwise noted)

Rating	Symbol	Value	Unit
Applied Voltage (V ₆ - V ₇ , V ₈ - V ₁ , V ₉ - V ₇ , V ₉ - V ₈ , V ₇ - V ₄ , V ₇ - V ₁ , V ₈ - V ₄ , V ₆ - V ₈ , V ₂ - V ₅ , V ₃ - V ₅)	V _V	30	Vdc
Differential Input Signal	V ₇ - V ₈ V ₄ - V ₁	+5.0 ±(5 + I _S R _θ)	Vdc
Maximum Bias Current	I _S	10	mA
Thermal Resistance, Junction to Air Ceramic Dual In-Line Package Plastic Dual In-Line Package Metal Package	R _{θJA}	100 100 160	°C/W
Operating Temperature Range	T _A	0 to +70 55 to +125	°C
Storage Temperature Range	T _{stg}	65 to +150	°C

ELECTRICAL CHARACTERISTICS* (V_{CC} = +12 Vdc, V_{EE} = 8.0 Vdc, I_S = 1.0 mA, R_L = 3.9 kΩ, R_θ = 1.0 kΩ, T_A = +25°C unless otherwise noted) (All input and output characteristics are single-ended unless otherwise noted.)

Characteristic	Fig.	Note	Symbol	MC1596			MC1496			Unit
				Min	Typ	Max	Min	Typ	Max	
Carrier Feedthrough V _C = 60 mV(rms) sine wave and offset adjusted to zero V _C = 300 mVp-p square wave: offset adjusted to zero offset not adjusted	5	1	VCFT	—	40 140	—	—	40 140	—	μV(rms) mV(rms)
Carrier Suppression f _S = 10 kHz, 300 mV(rms) f _C = 500 kHz, 60 mV(rms) sine wave f _C = 10 MHz, 60 mV(rms) sine wave	5	2	VCS	—	50 65 —	—	—	40 65 —	—	dB
Transadmittance Bandwidth (Magnitude) (R _L = 50 ohms) Carrier Input Port, V _C = 60 mV(rms) sine wave f _S = 1.0 kHz, 300 mV(rms) sine wave Signal Input Port, V _S = 300 mV(rms) sine wave V _C = 0.5 Vdc	8	8	BW _{3dB}	—	300 80	—	—	300 80	—	MHz
Signal Gain V _S = 100 mV(rms), f = 1.0 kHz; V _C = 0.5 Vdc	10	3	A _{VS}	2.5	3.5	—	2.5	3.5	—	V/V
Single-Ended Input Impedance, Signal Port, f = 5.0 MHz Parallel Input Resistance Parallel Input Capacitance	6	—	r _{ip} C _{ip}	—	200 2.0	—	—	200 2.0	—	kΩ pF
Single-Ended Output Impedance, f = 10 MHz Parallel Output Resistance Parallel Output Capacitance	6	—	r _{op} C _{oo}	—	40 5.0	—	—	40 5.0	—	kΩ pF
Input Bias Current I _{bS} = $\frac{I_1 + I_4}{2}$; I _{bC} = $\frac{I_7 + I_8}{2}$	7	—	I _{bS} I _{bC}	—	12 12	25	—	12 12	30 30	μA
Input Offset Current I _{ioS} = I ₁ - I ₄ ; I _{ioC} = I ₇ - I ₈	7	—	I _{ioS} I _{ioC}	—	0.7 0.7	5.0	—	0.7 0.7	7.0 7.0	μA
Average Temperature Coefficient of Input Offset Current (T _A = -55°C to +125°C)	7	—	TC _{io}	—	2.0	—	—	2.0	—	nA/°C
Output Offset Current (I _g - I _g)	7	—	I _{ool}	—	14	50	—	14	80	μA
Average Temperature Coefficient of Output Offset Current (T _A = -55°C to +125°C)	7	—	TC _{ool}	—	90	—	—	90	—	nA/°C
Common-Mode Input Swing, Signal Port, f _S = 1.0 kHz	9	4	CMV	—	5.0	—	—	5.0	—	Vp-p
Common-Mode Gain, Signal Port, f _S = 1.0 kHz, V _C = 0.5 Vdc	9	—	ACM	—	-85	—	—	-85	—	dB
Common-Mode Quiescent Output Voltage (Pin 6 or Pin 9)	10	—	V _{out}	—	8.0	—	—	8.0	—	Vp-p
Differential Output Voltage Swing Capability	10	—	V _{out}	—	8.0	—	—	8.0	—	Vp-p
Power Supply Current I ₆ + I ₉ I ₁₀	7	6	I _{CC} I _{EE}	—	2.0 3.0	3.0	—	2.0 3.0	4.0 5.0	mA
DC Power Dissipation	7	5	P _D	—	33	—	—	33	—	mW

* Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

MC1496, MC1596

GENERAL OPERATING INFORMATION*

Note 1 - Carrier Feedthrough

Carrier feedthrough is defined as the output voltage at carrier frequency with only the carrier applied (signal voltage = 0).

Carrier null is achieved by balancing the currents in the differential amplifier by means of a bias trim potentiometer (R₁ of Figure 5).

Note 2 - Carrier Suppression

Carrier suppression is defined as the ratio of each sideband output to carrier output for the carrier and signal voltage levels specified.

Carrier suppression is very dependent on carrier input level, as shown in Figure 22. A low value of the carrier does not fully switch the upper switching devices, and results in lower signal gain, hence lower carrier suppression. A higher than optimum carrier level results in unnecessary device and circuit carrier feedthrough, which again degenerates the suppression figure. The MC1596 has been characterized with a 60 mV(rms) sinewave carrier input signal. This level provides optimum carrier suppression at carrier frequencies in the vicinity of 500 kHz, and is generally recommended for balanced modulator applications.

Carrier feedthrough is independent of signal level, V_S. Thus carrier suppression can be maximized by operating with large signal levels. However, a linear operating mode must be maintained in the signal-input transistor pair — or harmonics of the modulating signal will be generated and appear in the device output as spurious sidebands of the suppressed carrier. This requirement places an upper limit on input-signal amplitude (see Note 3 and Figure 20). Note also that an optimum carrier level is recommended in Figure 22 for good carrier suppression and minimum spurious sideband generation.

At higher frequencies circuit layout is very important in order to minimize carrier feedthrough. Shielding may be necessary in order to prevent capacitive coupling between the carrier input leads and the output leads.

Note 3 - Signal Gain and Maximum Input Level

Signal gain (single-ended) at low frequencies is defined as the voltage gain,

$$A_{VS} = \frac{V_O}{V_S} = \frac{R_L}{R_E + 2r_o} \text{ where } r_o = \frac{26 \text{ mV}}{I_B \text{ (mA)}}$$

A constant dc potential is applied to the carrier input terminals to fully switch two of the upper transistors "on" and two transistors "off" (V_C = 0.5 Vdc). This in effect forms a cascode differential amplifier.

Linear operation requires that the signal input be below a critical value determined by R_E and the bias current I_B

$$V_S \leq I_B R_E \text{ (Volts peak)}$$

Note that in the test circuit of Figure 10, V_S corresponds to a maximum value of 1 volt peak.

Note 4 - Common-Mode Swing

The common-mode swing is the voltage which may be applied to both bases of the signal differential amplifier, without saturating the current sources or without saturating the differential amplifier itself by swinging it into the upper switching devices. This swing is variable depending on the particular circuit and biasing conditions chosen (see Note 6).

Note 5 - Power Dissipation

Power dissipation, P_D, within the integrated circuit package should be calculated as the summation of the voltage-current products at each port, i.e. assuming V₉ = V₆, I₅ = I₆ = I₉ and ignoring

base current, P_D = 2 I₅ (V₆ - V₁₀) + I₅ (V₅ - V₁₀) where subscripts refer to pin numbers.

Note 6 - Design Equations

The following is a partial list of design equations needed to operate the circuit with other supply voltages and input conditions. See Note 3 for R_E equation.

A. Operating Current

The internal bias currents are set by the conditions at pin 5. Assume:

$$I_5 = I_6 = I_9$$

$$I_B \ll I_C \text{ for all transistors}$$

then:

$$R_5 = \frac{V^- - \phi}{I_5} - 500 \Omega \text{ where: } R_5 \text{ is the resistor between pin 5 and ground}$$

$$\phi = 0.75 \text{ V at } T_A = +25^\circ\text{C}$$

The MC1596 has been characterized for the condition I₅ = 1.0 mA and is the generally recommended value.

B. Common-Mode Quiescent Output Voltage

$$V_6 = V_9 = V^+ - I_5 R_L$$

Note 7 - Biasing

The MC1596 requires three dc bias voltage levels which must be set externally. Guidelines for setting up these three levels include maintaining at least 2 volts collector-base bias on all transistors while not exceeding the voltages given in the absolute maximum rating table;

$$30 \text{ Vdc} \geq [(V_6, V_9) - (V_7, V_8)] \geq 2 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_7, V_8) - (V_1, V_4)] \geq 2.7 \text{ Vdc}$$

$$30 \text{ Vdc} \geq [(V_1, V_4) - (V_5)] \geq 2.7 \text{ Vdc}$$

The foregoing conditions are based on the following approximations:

$$V_6 = V_9, \quad V_7 = V_8, \quad V_1 = V_4$$

Bias currents flowing into pins 1, 4, 7, and 8 are transistor base currents and can normally be neglected if external bias dividers are designed to carry 1.0 mA or more.

Note 8 - Transmittance Bandwidth

Carrier transmittance bandwidth is the 3 dB bandwidth of the device forward transmittance as defined by:

$$Y_{21C} = \frac{i_o \text{ (each sideband)}}{v_s \text{ (signal)}} \Big|_{V_O = 0}$$

Signal transmittance bandwidth is the 3 dB bandwidth of the device forward transmittance as defined by:

$$Y_{21S} = \frac{i_o \text{ (signal)}}{v_s \text{ (signal)}} \Big|_{V_C = 0.5 \text{ Vdc}, V_O = 0}$$

*Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

MC1496, MC1596

Note 9 – Coupling and Bypass Capacitors C_1 and C_2

Capacitors C_1 and C_2 (Figure 5) should be selected for a reactance of less than 5.0 ohms at the carrier frequency.

Note 10 – Output Signal, V_o


The output signal is taken from pins 6 and 9, either balanced or single-ended. Figure 12 shows the output levels of each of the two output sidebands resulting from variations in both the carrier and modulating signal inputs with a single-ended output connection.

Note 11 – Negative Supply, V_{EE}

V_{EE} should be dc only. The insertion of an RF choke in series with V_{EE} can enhance the stability of the internal current sources.

Note 12 – Signal Port Stability


Under certain values of driving source impedance, oscillation may occur. In this event, an RC suppression network should be connected directly to each input using short leads. This will reduce the Q of the source-tuned circuits that cause the oscillation.



An alternate method for low-frequency applications is to insert a 1 k-ohm resistor in series with the inputs, pins 1 and 4. In this case input current drift may cause serious degradation of carrier suppression.

TEST CIRCUITS

FIGURE 5 – CARRIER REJECTION AND SUPPRESSION



NOTE: Shielding of input and output leads may be needed to properly perform these tests.

FIGURE 6 – INPUT-OUTPUT IMPEDANCE




FIGURE 7 – BIAS AND OFFSET CURRENTS





FIGURE 8 – TRANSCONDUCTANCE BANDWIDTH



NOTE: Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

MC1496, MC1596

TEST CIRCUITS (continued)

FIGURE 9 - COMMON-MODE GAIN





FIGURE 10 - SIGNAL GAIN AND OUTPUT SWING



NOTE: Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

TYPICAL CHARACTERISTICS (continued)

Typical characteristics were obtained with circuit shown in Figure 5. $f_c = 500$ kHz (sine wave), $V_C = 60$ mV(rms), $f_S = 1$ kHz, $V_S = 300$ mV(rms), $T_A = +25^\circ\text{C}$ unless otherwise noted.

FIGURE 11 - SIDEBAND OUTPUT versus CARRIER LEVELS




FIGURE 12 - SIGNAL-PORT PARALLEL-EQUIVALENT INPUT RESISTANCE versus FREQUENCY




FIGURE 13 - SIGNAL-PORT PARALLEL-EQUIVALENT INPUT CAPACITANCE versus FREQUENCY





FIGURE 14 - SINGLE-ENDED OUTPUT IMPEDANCE versus FREQUENCY



MC1496, MC1596

TYPICAL CHARACTERISTICS (continued)

Typical characteristics were obtained with circuit shown in Figure 5. $f_C = 500$ kHz (sine wave), $V_C = 60$ mV(rms), $f_S = 1$ kHz, $V_S = 300$ mV(rms), $T_A = +25^\circ\text{C}$ unless otherwise noted.

FIGURE 15 – SIDEBAND AND SIGNAL PORT TRANSMITTANCES versus FREQUENCY




FIGURE 16 – CARRIER SUPPRESSION versus TEMPERATURE




FIGURE 17 – SIGNAL-PORT FREQUENCY RESPONSE




FIGURE 18 – CARRIER SUPPRESSION versus FREQUENCY




FIGURE 19 – CARRIER FEEDTHROUGH versus FREQUENCY





FIGURE 20 – SIDEBAND HARMONIC SUPPRESSION versus INPUT SIGNAL LEVEL



MC1496, MC1596

TYPIICAL CHARACTERISTICS (continued)

FIGURE 21 - SUPPRESSION OF CARRIER HARMONIC SIDEBANDS versus CARRIER FREQUENCY





FIGURE 22 - CARRIER SUPPRESSION versus CARRIER INPUT LEVEL




OPERATIONS INFORMATION

The MC1596/MC1496, a monolithic balanced modulator circuit, is shown in Figure 23.

This circuit consists of an upper quad differential amplifier driven by a standard differential amplifier with dual current sources. The output collectors are cross-coupled so that full-wave balanced multiplication of the two input voltages occurs. That is, the output signal is a constant times the product of the two input signals.

Mathematical analysis of linear ac signal multiplication indicates that the output spectrum will consist of only the sum and difference of the two input frequencies. Thus, the device may be used as a balanced modulator, doubly balanced mixer, product detector, frequency doubler, and other applications requiring these particular output signal characteristics.

The lower differential amplifier has its emitters connected to the package pins so that an external emitter resistance may be used. Also, external load resistors are employed at the device output.




Signal Levels

The upper quad differential amplifier may be operated either in a linear or a saturated mode. The lower differential amplifier is operated in a linear mode for most applications.

For low-level operation at both input ports, the output signal will contain sum and difference frequency components and have an amplitude which is a function of the product of the input signal amplitudes.

For high-level operation at the carrier input port and linear operation at the modulating signal port, the output signal will contain sum and difference frequency components of the modulating signal frequency and the fundamental and odd harmonics of the carrier frequency. The output amplitude will be a constant times the modulating signal amplitude. Any amplitude variations in the carrier signal will not appear in the output.




NOTE: Pin number references pertain to this device when packaged in a metal can. To ascertain the corresponding pin numbers for plastic or ceramic packaged devices refer to the first page of this specification sheet.

Very Low Noise Operational Amplifier

OP-27

Connection Information



Absolute Maximum Ratings

Supply Voltage	+22V
Input Voltage ¹	±22V
Differential Input Voltage	0.7V
Internal Power Dissipation	658mW
Output Short Circuit Duration	Indefinite
Storage Temperature Range	-65°C to +150°C
Operating Temperature Range	
OP-27A/B/C	-55°C to +125°C
OP-27E/F/G	-25°C to +85°C
Lead Soldering Temperature (60 Sec)	+300°C

Note: 1. For supply voltages less than ±22V, the absolute maximum input voltage is equal to the supply voltage.

Thermal Characteristics

	8-Lead Ceramic DIP	TO-99 8-Lead Metal Can
Max. Junction Temp.	175°C	175°C
Max. P _D T _A < 50°C	833mW	658mW
Therm. Res. θ _{JC}	45°C/W	50°C/W
Therm. Res. θ _{JA}	150°C/W	190°C/W
For T _A > 50°C Derate at	8.33mW per °C	5.26mW per °C

Ordering Information


Part Number	Package	Operating Temperature Range
OP-27EDE	Ceramic	-25°C to +85°C
OP-27FDE	Ceramic	-25°C to +85°C
OP-27GDE	Ceramic	-25°C to +85°C
OP-27ET	TO-99	-25°C to +85°C
OP-27FT	TO-99	-25°C to +85°C
OP-27GT	TO-99	-25°C to +85°C
OP-27ENB	Plastic	-25°C to +85°C
OP-27FNB	Plastic	-25°C to +85°C
OP-27GNB	Plastic	-25°C to +85°C
OP-27ADE	Ceramic	-55°C to +125°C
OP-27ADE/883B*	Ceramic	-55°C to +125°C
OP-27BDE	Ceramic	-55°C to +125°C
OP-27BDE/883B*	Ceramic	-55°C to +125°C
OP-27CDE	Ceramic	-55°C to +125°C
OP-27CDE/883B*	Ceramic	-55°C to +125°C
OP-27AT	TO-99	-55°C to +125°C
OP-27AT/883B*	TO-99	-55°C to +125°C
OP-27BT	TO-99	-55°C to +125°C
OP-27BT/883B*	TO-99	-55°C to +125°C
OP-27CT	TO-99	-55°C to +125°C
OP-27CT/883B*	TO-99	-55°C to +125°C

*MIL-STD-883, Level B Processing

Very Low Noise Operational Amplifier

OP-27

Typical Performance Characteristics (Continued)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Very Low Noise Operational Amplifier

OP-27

Typical Performance Characteristics (Continued)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Very Low Noise Operational Amplifier

OP-27

Typical Performance Characteristics (Continued)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Very Low Noise Operational Amplifier

Typical Performance Characteristics

OP-27




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Very Low Noise Operational Amplifier

OP-27

Typical Performance Characteristics (Continued)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

OP-27

**Very Low Noise
Operational Amplifier**

Electrical Characteristics ($V_S = \pm 15V, -55^\circ C \leq T_A \leq +125^\circ C$ unless otherwise noted)

Parameters	Test Conditions	OP-27A			OP-27B			OP-27C			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage ¹			30	60		50	200		70	300	μV
Average Input Offset Voltage Drift ²			0.2	0.6		0.3	1.3		0.4	1.8	$\mu V/^\circ C$
Input Offset Current			15	50		22	85		30	135	nA
Input Bias Current			± 20	± 60		± 28	± 95		± 35	± 150	nA
Input Voltage Range		± 10.3	± 11.5		± 10.3	± 11.5		± 10.2	± 11.5		V
Common Mode Rejection Ratio	$V_{CM} = 10V$	108	122		100	119		94	116		dB
Power Supply Rejection Ratio	$V_S = \pm 4.5V$ to $\pm 18V$	96	116		94	114		86	110		dB
Large Signal Voltage Gain	$R_L \geq 2.0k\Omega, V_O = \pm 10V$	600	1200		500	1000		300	800		V/mV
Output Voltage Swing	$R_L \geq 2.0k\Omega$	± 11.5	± 13.5		± 11	± 13.2		± 10.5	± 13		V

Electrical Characteristics ($V_S = \pm 15V, -25^\circ C \leq T_A \leq +85^\circ C$ unless otherwise noted)

Parameters	Test Conditions	OP-27E			OP-27F			OP-27G			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage ¹			20	50		40	140		55	220	μV
Average Input Offset Voltage Drift			0.2	0.6		0.3	1.3		0.4	1.8	$\mu V/^\circ C$
Input Offset Current			10	50		14	85		20	135	nA
Input Bias Current			± 14	± 60		± 18	± 95		± 25	± 150	nA
Input Voltage Range		± 10.5	± 11.8		± 10.5	± 11.8		± 10.5	± 11.8		V
Common Mode Rejection Ratio	$V_{CM} = \pm 10V$	110	124		102	121		96	118		dB
Power Supply Rejection Ratio	$V_S = \pm 4.5V$ to ± 18	97	118		96	116		90	114		dB
Large Signal Voltage Gain	$R_L \geq 2.0k\Omega, V_O = \pm 10V$	750	1500		700	1300		450	1000		V/mV
Output Voltage Swing	$R_L \geq 2.0k\Omega$	± 11.7	± 13.6		± 11.4	± 13.5		± 11	± 13.3		V

Notes: 1. Input Offset Voltage measurements are performed by automated test equipment approximately 0.5 seconds after application of power.
 2. $T_C V_{OS}$ performance is guaranteed unnullled or when nullled with $R_P = 8.0k\Omega$ to $20k\Omega$

The information contained in this data sheet has been carefully compiled; however, it shall not by implication or otherwise become part of the terms and conditions of any subsequent sale. Raytheon's liability shall be determined solely by its standard terms and conditions of sale. No representation as to application or use or that the circuits are either licensed or free from patent infringement is intended or implied. Raytheon reserves the right to change the circuitry and other data at any time without notice and assumes no liability for inadvertent errors.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Very Low Noise Operational Amplifier

OP-27

Electrical Characteristics ($V_S = \pm 15V$ and $T_A = +25^\circ C$ unless otherwise noted)

Parameters	Test Conditions	OP-27A/E			OP-27B/F			OP-27C/G			Units
		Min	Typ	Max	Min	Typ	Max	Min	Typ	Max	
Input Offset Voltage ⁵		10	25		20	60		30	100	μV	
Long Term Input Offset Voltage Stability ^{1, 2}		0.2	1.0		0.3	1.5		0.4	2.0	$\mu V/Mo$	
Input Offset Current		7.0	35		9.0	50		12	75	nA	
Input Bias Current		± 10	± 40		± 12	± 55		± 15	± 80	nA	
Input Noise Voltage ²	0.1Hz to 10Hz	0.08	0.18		0.08	0.18		0.09	0.25	μV_{p-p}	
Input Noise Voltage Density ²	$f_0 = 10Hz$	3.5	5.5		3.5	5.5		3.8	8.0	nV	
	$f_0 = 30Hz$	3.1	4.5		3.1	4.5		3.3	5.6		
	$f_0 = 1000Hz$	3.0	3.8		3.0	3.8		3.2	4.5	\sqrt{Hz}	
Input Noise Current Density ²	$f_0 = 10Hz$	1.7	4.0		1.7	4.0		1.7		pA	
	$f_0 = 30Hz$	1.0	2.3		1.0	2.3		1.0			
	$f_0 = 1000Hz$	0.4	0.6		0.4	0.6		0.4	0.6	\sqrt{Hz}	
Input Resistance (Diff. Mode) ³		1.5	6.0		1.2	5.0		0.8	4.0	M Ω	
Input Resistance (Com. Mode)		3.0			2.5			2.0		G Ω	
Input Voltage Range ³		± 11	± 12.3		± 11	± 12.3		± 11	± 12.3	V	
Common Mode Rejection Ratio	$V_{CM} = \pm 11V$	114	126		106	123		100	120	dB	
Power Supply Rejection Ratio	$V_S = \pm 4.0V$ to $\pm 18V$	100	120		100	120		94	118	dB	
Large Signal Voltage Gain	$R_L \geq 2.0k\Omega$, $V_O = \pm 10V$	1000	1800		1000	1800		700	1500	V/mV	
	$R_L \geq 1.0k\Omega$, $V_O = \pm 10V$	800	1500		800	1500		1500			
	$V_O = \pm 1.0V$, $V_S = \pm 4.0V$	250	700		250	700		200	500		
Output Voltage Swing	$R_L = 2.0k\Omega$	± 12	± 13.8		± 12	± 13.8		± 11.5	± 13.5	V	
	$R_L \geq 600\Omega$	± 11	± 12		± 11	± 12		± 11	± 12		
Slew Rate ⁴	$R_L \geq 2.0k\Omega$	1.7	2.8		1.7	2.8		1.7	2.8	V/ μS	
Gain Bandwidth Product ⁴		5.0	8.0		5.0	8.0		5.0	8.0	MHz	
Open Loop Output Resistance	$V_O = 0$, $I_O = 0$	70			70			70		Ω	
Power Consumption		90	140		90	140		100	170	mW	
Offset Adjustment Range	$R_p = 10k\Omega$	± 4.0			± 4.0			± 4.0		mV	

- Notes: 1. Long Term Input Offset Voltage Stability refers to the average trend line of V_{OS} vs. Time over extended periods after the first 30 days of operation. Excluding the initial hour of operation, changes in V_{OS} during the first 30 operating days are typically $2.5\mu V$.
2. This parameter is tested on a sample basis only, and guaranteed to an LTPD of 10.
3. Caution: The Common Mode Input Range is a function of supply voltage. See Typical Performance Curves. Also, the input protection diodes do not allow the device to be removed or inserted into the circuit without first removing power.
4. Parameter is guaranteed by design.
5. Input Offset Voltage measurements are performed by automated test equipment approximately 0.5 seconds after application of power.



XR-2206

Monolithic Function Generator

GENERAL DESCRIPTION

The XR-2206 is a monolithic function generator integrated circuit capable of producing high quality sine, square, triangle, ramp, and pulse waveforms of high stability and accuracy. The output waveforms can be both amplitude and frequency modulated by an external voltage. Frequency of operation can be selected externally over a range of 0.01 Hz to more than 1 MHz.

The circuit is ideally suited for communications, instrumentation, and function generator applications requiring sinusoidal tone, AM, FM, or FSK generation. It has a typical drift specification of 20 ppm/°C. The oscillator frequency can be linearly swept over a 2000:1 frequency range, with an external control voltage, having a very small effect on distortion.

FEATURES

Low-Sine Wave Distortion	0.5%, Typical
Excellent Temperature Stability	20 ppm/°C, Typical
Wide Sweep Range	2000:1, Typical
Low-Supply Sensitivity	0.01% V, Typical
Linear Amplitude Modulation	
TTL Compatible FSK Controls	
Wide Supply Range	10V to 26V
Adjustable Duty Cycle	1% to 99%


APPLICATIONS

- Waveform Generation
- Sweep Generation
- AM/FM Generation
- V/F Conversion
- FSK Generation
- Phase-Locked Loops (VCO)

ABSOLUTE MAXIMUM RATINGS

Power Supply	26V
Power Dissipation	750 mW
Derate Above 25°C	5 mW/°C
Total Timing Current	6 mA
Storage Temperature	-65°C to +150°C

FUNCTIONAL BLOCK DIAGRAM



ORDERING INFORMATION

Part Number	Package	Operating Temperature
XR-2206M	Ceramic	-55°C to +125°C
XR-2206N	Ceramic	0°C to +70°C
XR-2206P	Plastic	0°C to +70°C
XR-2206CN	Ceramic	0°C to +70°C
XR-2206CP	Plastic	0°C to +70°C

SYSTEM DESCRIPTION

The XR-2206 is comprised of four functional blocks; a voltage-controlled oscillator (VCO), an analog multiplier and sine-shaper; a unity gain buffer amplifier; and a set of current switches.

The VCO actually produces an output frequency proportional to an input current, which is produced by a resistor from the timing terminals to ground. The current switches route one of the timing pins current to the VCO controlled by an FSK input pin, to produce an output frequency. With two timing pins, two discrete output frequencies can be independently produced for FSK Generation Applications.

XR-2206

ELECTRICAL CHARACTERISTICS

Test Conditions: Test Circuit of Figure 1, $V^+ = 12V$, $T_A = 25^\circ C$, $C = 0.01 \mu F$, $R_1 = 100 k\Omega$, $R_2 = 10 k\Omega$, $R_3 = 25 k\Omega$ unless otherwise specified. S_1 open for triangle, closed for sine wave.

PARAMETERS	XR-2206M			XR-2206C			UNITS	CONDITIONS
	MIN	TYP	MAX	MIN	TYP	MAX		
GENERAL CHARACTERISTICS								
Single Supply Voltage	10		28	10		28	V	
Split-Supply Voltage	± 5		± 13	± 5		± 13	V	
Supply Current		12	17		14	20	mA	$R_1 \geq 10 k\Omega$
OSCILLATOR SECTION								
MAX. Operating Frequency	0.5	1		0.5	1		MHz	$C = 1000 \mu F$, $R_1 = 1 k\Omega$
Lowest Practical Frequency		0.01			0.01		Hz	$C = 50 \mu F$, $R_1 = 2 M\Omega$
Frequency Accuracy		± 1	± 4		± 2		% of f_0	$f_0 = 1/R_1 C$
Temperature Stability		± 10	± 50		± 20		ppm/ $^\circ C$	$0^\circ C \leq T_A \leq 70^\circ C$, $R_1 = R_2 = 20 k\Omega$
Supply Sensitivity		0.01	0.1		0.01		%/V	$V_{LOW} = 10V$, $V_{HIGH} = 20V$, $R_1 = R_2 = 20 k\Omega$
Sweep Range	1000:1	2000:1			2000:1		$f_H = f_L$	$f_H @ R_1 = 1 k\Omega$ $f_L @ R_1 = 2 M\Omega$
Sweep Linearity							%	
10:1 Sweep		2			2		%	$f_L = 1 kHz$, $f_H = 10 kHz$
1000:1 Sweep		8			8		%	$f_L = 100 kHz$, $f_H = 100 kHz$
FM Distortion		0.1			0.1		%	$\pm 10\%$ Deviation
Recommended Timing Components								
Timing Capacitor: C	0.001		100	0.001		100	μF	See Figure 4.
Timing Resistors: R_1 & R_2	1		2000	1		2000	$k\Omega$	
Triangle Sine Wave Output								See Note 1, Figure 2.
Triangle Amplitude		160			160		mV/ $k\Omega$	Figure 1, S_1 Open
Sine Wave Amplitude	40	60	80		60		mV/ $k\Omega$	Figure 1, S_1 Closed
Max. Output Swing		6			6		V p-p	
Output Impedance		600			600		Ω	
Triangle Linearity		1			1		%	
Amplitude Stability		0.5			0.5		dB	For 1000:1 Sweep
Sine Wave Amplitude Stability		4800			4800		ppm/ $^\circ C$	See Note 2.
Sine Wave Distortion								
Without Adjustment		2.5			2.5		%	$R_1 = 30 k\Omega$
With Adjustment		0.4	1.0		0.5	1.5	%	See Figures 6 and 7.
Amplitude Modulation								
Input Impedance	50	100		50	100		$k\Omega$	
Modulation Range		100			100		%	
Carrier Suppression		55			55		dB	
Linearity		2			2		%	For 95% modulation
Square-Wave Output								
Amplitude		12			12		V p-p	Measured at Pin 11.
Rise Time		250			250		nsec	$C_L = 10 pF$
Fall Time		50			50		nsec	$C_L = 10 pF$
Saturation Voltage		0.2	0.4		0.2	0.6	V	$I_L = 2 mA$
Leakage Current		0.1	20		0.1	100	μA	$V_{11} = 28V$
FSK Keying Level (Pin 9)	0.8	1.4	2.4	0.8	1.4	2.4	V	See section on circuit controls
Reference Bypass Voltage	2.9	3.1	3.3	2.5	3	3.5	V	Measured at Pin 10.

Note 1: Output amplitude is directly proportional to the resistance, R_3 , on Pin 3. See Figure 2.

Note 2: For maximum amplitude stability, R_3 should be a positive temperature coefficient resistor.

XR-2206




Figure 1. Basic Test Circuit.




Figure 5. Normalized Output Amplitude versus DC Bias at AM Input (Pin 1).




Figure 2. Output Amplitude as a Function of the Resistor, R_g , at Pin 3.




Figure 6. Trimmed Distortion versus Timing Resistor.




Figure 3. Supply Current versus Supply Voltage, Timing, R .




Figure 7. Sine Wave Distortion versus Operating Frequency with Timing Capacitors Varied.




Figure 4. R versus Oscillation Frequency.




Figure 8. Frequency Drift versus Temperature.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

XR-2206




Figure 9. Circuit Connection for Frequency Sweep.




Figure 10. Circuit for Sine Wave Generation without External Adjustment. (See Figure 2 for Choice of R_3).




Figure 12. Sinusoidal FSK Generator.




Figure 11. Circuit for Sine Wave Generation with Minimum Harmonic Distortion. (R_3 Determines Output Swing—See Figure 2.)




Figure 13. Circuit for Pulse and Ramp Generation.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

XR-2206

Frequency-Shift Keying:

The XR-2206 can be operated with two separate timing resistors, R_1 and R_2 , connected to the timing Pin 7 and 8, respectively, as shown in Figure 12. Depending on the polarity of the logic signal at Pin 9, either one or the other of these timing resistors is activated. If Pin 9 is open-circuited or connected to a bias voltage $\geq 2V$, only R_1 is activated. Similarly, if the voltage level at Pin 9 is $\leq 1V$, only R_2 is activated. Thus, the output frequency can be keyed between two levels, f_1 and f_2 , as:

$$f_1 = 1/R_1C \text{ and } f_2 = 1/R_2C$$

For split-supply operation, the keying voltage at Pin 9 is referenced to V^- .

Output DC Level Control:

The dc level at the output (Pin 2) is approximately the same as the dc bias at Pin 3. In Figures 10, 11 and 12, Pin 3 is biased midway between V^+ and ground, to give an output dc level of $\approx V^+/2$.

APPLICATIONS INFORMATION

Sine Wave Generation

Without External Adjustment:

Figure 10 shows the circuit connection for generating a sinusoidal output from the XR-2206. The potentiometer, R_1 at Pin 7, provides the desired frequency tuning. The maximum output swing is greater than $V^+/2$, and the typical distortion (THD) is $< 2.5\%$. If lower sine wave distortion is desired, additional adjustments can be provided as described in the following section.

The circuit of Figure 10 can be converted to split-supply operation, simply by replacing all ground connections with V^- . For split-supply operation, R_3 can be directly connected to ground.

With External Adjustment:

The harmonic content of sinusoidal output can be reduced to $\approx 0.5\%$ by additional adjustments as shown in Figure 11. The potentiometer, R_A , adjusts the sine-shaping resistor, and R_B provides the fine adjustment for the waveform symmetry. The adjustment procedure is as follows:

1. Set R_B at midpoint, and adjust R_A for minimum distortion.
2. With R_A set as above, adjust R_B to further reduce distortion.

Triangle Wave Generation

The circuits of Figures 10 and 11 can be converted to triangle wave generation, by simply open-circuiting Pin 13 and 14 (i.e., S_1 open). Amplitude of the triangle is approximately twice the sine wave output.

FSK Generation

Figure 12 shows the circuit connection for sinusoidal FSK signal operation. Mark and space frequencies can be independently adjusted, by the choice of timing resistors, R_1 and R_2 ; the output is phase-continuous during transitions. The keying signal is applied to Pin 9. The circuit can be converted to split-supply operation by simply replacing ground with V^- .

Pulse and Ramp Generation

Figure 13 shows the circuit for pulse and ramp waveform generation. In this mode of operation, the FSK keying terminal (Pin 9) is shorted to the square-wave output (Pin 11), and the circuit automatically frequency-shifts itself between two separate frequencies during the positive-going and negative-going output waveforms. The pulse width and duty cycle can be adjusted from 1% to 99%, by the choice of R_1 and R_2 . The values of R_1 and R_2 should be in the range of 1 k Ω to 2 M Ω .

PRINCIPLES OF OPERATION

Description of Controls

Frequency of Operation:

The frequency of oscillation, f_0 , is determined by the external timing capacitor, C, across Pin 5 and 6, and by the timing resistor, R, connected to either Pin 7 or 8. The frequency is given as:

$$f_0 = \frac{1}{RC} \text{ Hz}$$

and can be adjusted by varying either R or C. The recommended values of R, for a given frequency range, as shown in Figure 4. Temperature stability is optimum for 4 k $\Omega < R < 200$ k Ω . Recommended values of C are from 1000 pF to 100 μ F.

Frequency Sweep and Modulation:

Frequency of oscillation is proportional to the total timing current, I_T , drawn from Pin 7 or 8:

$$f = \frac{320 I_T \text{ (mA)}}{C \text{ (\mu F)}} \text{ Hz}$$

Timing terminals (Pin 7 or 8) are low-impedance points, and are internally biased at +3V, with respect to Pin 12. Frequency varies linearly with I_T over a wide range of current values, from 1 μ A to 3 mA. The frequency can be controlled by applying a control voltage, V_C , to the activated timing pin as shown in Figure 9. The frequency of oscillation is related to V_C as:

$$f = \frac{1}{RC} + \frac{R_1}{R_C} \left(1 - \frac{V_C}{3}\right) \text{ Hz}$$