

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง
การพัฒนาไมโครโปรเซสเซอร์ให้เป็นลอจิกแอนะไลเซอร์
MODIFICATION OF AN IBM PC AS LOGIC ANALYZER



วิชิต ตั้งสุขนิรันดร์

WICHIT TANGSUKNIRUNDORN



อาจารย์ที่ปรึกษา
รองศาสตราจารย์ ดร. วาลลภ สุระกำแพงธร
ADVISOR
ASSOC. PROF. DR. WANLOP SURAKAMPONTHORN

เลขหมู่
เลขทะเบียน 17838
วัน, เดือน, ปี 21 ส.ค. 2535

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตรปริญญาวิศวกรรมศาสตรมหาบัณฑิต
สาขาวิศวกรรมไฟฟ้า

สถาบันเทคโนโลยีพระจอมเกล้า เจ้าคุณทหาร ลาดกระบัง

พ.ศ. 2534

ISBN 974-8157-71-7

ลิขสิทธิ์ของนักศึกษาลดภัย สถาบันเทคโนโลยีพระเจ้าเกล้าเจ้าคุณทหาร ลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์ การพัฒนาไมโครโปรเซสเซอร์ให้เป็นลอจิกแอนะไลเซอร์
นักศึกษา นาย วิชิต ตั้งสุขนรินทร์
อาจารย์ที่ปรึกษา รศ. ดร. วัลลภ สุระก้านลธร
ระดับการศึกษา วิศวกรรมศาสตรมหาบัณฑิต สาขา วิศวกรรมไฟฟ้า
พ.ศ. 2534

บทคัดย่อ

วิทยานิพนธ์ฉบับนี้ เป็นการแสดงผลงานวิจัยเกี่ยวกับการพัฒนาไมโครโปรเซสเซอร์ให้เป็นลอจิกแอนะไลเซอร์ โดยเสนอแนวทางการพัฒนาระบบไมโครโปรเซสเซอร์เบอร์ HD64180 ซึ่งมีขนาด 8 บิต ให้เป็นเครื่องลอจิกแอนะไลเซอร์ ที่สามารถใช้ในการตรวจสอบค่าของลอจิกในคอมพิวเตอร์ หรือ อุปกรณ์อิเล็กทรอนิกส์ต่างๆ ได้ถึง 32 ช่องสัญญาณ โดยมีอัตราการสุ่มสัญญาณที่ต้องการสูงสุด 50 เมกกะเฮิทซ์ และสามารถลดทอนอัตราการสุ่มสัญญาณได้ด้วยอัตรา 5-2-1 (50 , 20 , 10 เมกกะเฮิทซ์ จนถึง 100 เฮิทซ์) การควบคุมการทำงาน และการแสดงผลการจัดกระทำโดยอาศัยเครื่องคอมพิวเตอร์ส่วนบุคคล IBM PC/XT/AT เป็นเทอร์มินัล ซึ่งมีการเชื่อมต่อกับเครื่องลอจิกแอนะไลเซอร์ผ่านทางพอร์ตอนุกรม RS-232 เมื่อผู้ใช้เครื่องลอจิกแอนะไลเซอร์ สามารถตรวจสอบข้อมูลได้อย่างถูกต้อง การวิเคราะห์ปัญหาที่เกิดขึ้นจะทำได้อย่างรวดเร็วและแม่นยำ ทำให้ระยะเวลาที่ใช้ในการแก้ปัญหา น้อยลงจากเดิมมากมาย

ผลการทดสอบการใช้งานปรากฏว่า แผงวงจร (CIRCUIT BOARD) และซอฟต์แวร์ (SOFTWARE) ที่สร้างขึ้นเป็นลอจิกแอนะไลเซอร์ มีประสิทธิภาพสูงเป็นที่น่าพอใจ

THESIS TITLE MODIFICATION OF AN IBM PC AS LOGIC ANALYZER
STUDENT MR. WICHIT TANGSUKNIRUNDORN
THESIS ADVISOR ASSOC. PROF. DR. WANLOP SURAKAMPONTHORN
LEVEL OF STUDY MASTER'S IN ELECTRICAL ENGINEERING
YEAR 1991

ABSTRACT

This paper presents the development of Logic Analyzer for 8 bit microprocessor HD 64180. The Logic Analyzer is frequently used for detecting, trouble shoot solving in microcomputer system and electronics equipment.

The Logic Analyzer can detect 32 bit datas, select sampling rate from 50 MHz to 100 Hz in ratio 5-2-1 , control and display results by using IBM PC/XT/AT as terminal. The data communication link between Logic Analyzer and PC is RS-232 serial port. After the user get the logic data , analysis of problem can easily be done and the problem solving time can be greatly reduced.

Experimental results show the Logic Analyzer has high efficiency performance comparable to the commercially available logic analyzer at present.

กิตติกรรมประกาศ

ผู้จัดทำวิทยานิพนธ์นี้ใคร่ขอขอบพระคุณเป็นอย่างสูงต่อ รองศาสตราจารย์ ดร. วัลลภ สุระกำพลธร อาจารย์ที่ปรึกษา และรองศาสตราจารย์ ดร. จเร สุรวัฒน์ปัญญา ซึ่งอาจารย์ทั้งสองได้ให้คำแนะนำ , แนวความคิด และคำปรึกษาจนกระทั่งวิทยานิพนธ์ฉบับนี้ เสร็จสมบูรณ์

สุดท้ายนี้ขอขอบคุณ คุณ จิระ จิริยะสิน แห่งบริษัทถาวรคอมพิวเตอร์ และคุณ พนม เพชรจตุพร ที่ได้ให้ความช่วยเหลือด้านวัสดุอุปกรณ์ การตรวจสอบ และแก้ไขทั้งในด้านการโปรแกรม รวมไปถึงวงจรต่างๆ ซึ่งทำให้วิทยานิพนธ์ฉบับนี้มีความสมบูรณ์ยิ่งขึ้น



สารบัญ

	หน้า
บทคัดย่อ	I
ABSTRACT	II
กิตติกรรมประกาศ	III
สารบัญ	IV
สารบัญตาราง	VI
สารบัญภาพ	VII
บทที่ 1 บทนำ	1
1.1 กล่าวนำ	1
1.2 วัตถุประสงค์และขอบเขตของวิทยานิพนธ์	3
1.3 โครงสร้างและหลักการทำงานทั่วไปของ ลอจิกแอนนะไลเซออร์	4
บทที่ 2 ทฤษฎีและการออกแบบ	8
2.1 การออกแบบวงจรลอจิกแอนนะไลเซออร์	8
2.2 โครงสร้างและการทำงานของไมโครคอมพิวเตอร์ แบบซีพียูตระกูล HD64180	11
2.3 โปรแกรมที่แสดงการทำงานของลอจิกแอนนะไลเซออร์	61

บทที่ 3	วงจรที่ใช้ในการทดลองและผลการทดลองใช้งาน	73
3.1	รายละเอียดของวงจรที่ใช้งาน	73
3.2	ขั้นตอนการใช้งานของลอจิกแอนนะไลเซอ์	83
3.3	ผลการทดลองใช้งาน	88
บทที่ 4	สรุปผลและวิจารณ์	95
4.1	สรุป	95
4.2	ข้อเสนอแนะ	96
เอกสารอ้างอิง		98
ภาคผนวก 1	ชุดคำสั่งของไมโครคอมพิวเตอร์แบบซีพีดียู HD64180	
ภาคผนวก 2	โปรแกรมที่ใช้งานเครื่องคอมพิวเตอร์ส่วนบุคคล IBM PC	
ภาคผนวก 3	โปรแกรมควบคุมระบบของลอจิกแอนนะไลเซอ์	
ภาคผนวก 4	ผลงานวิจัยในระหว่างการศึกษาปริญญาโทที่ได้รับ การเผยแพร่ในการสัมมนาทางวิชาการ วิศวกรรมไฟฟ้า 9 สถาบัน ครั้งที่ 11	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญตาราง

		หน้า
ตารางที่ 2.2.2.1	สรุปสถานะการทำงาน	23
ตารางที่ 2.2.2.2.1	การจัดวางตำแหน่งของรีจิสเตอร์ภายใน ของ I/O	31-33
ตารางที่ 2.2.2.4.1	แสดงรูปแบบของข้อมูลจากการกำหนด ค่าบิต MOD 0 , 1 , 2	52
ตารางที่ 2.2.2.4.2	แสดงถึงอัตราส่วนการหาร	55
ตารางที่ 2.2.2.4.3	รายละเอียดการรับข้อมูล	56

สารบัญภาพ

	หน้า
รูปที่ 1.1	แสดงการใช้เครื่องวิเคราะห์สัญญาณทางตรรก ทำการวิเคราะห์สัญญาณจากบอร์ดไมโครโปรเซสเซอร์ 1
รูปที่ 1.3	โครงสร้างพื้นฐานของเครื่องวิเคราะห์สัญญาณ ทางตรรก 7
รูปที่ 2.1	แสดงแผนภาพบล็อกของเครื่องวิเคราะห์สัญญาณ ทางตรรก 10
รูปที่ 2.2.1.1	บล็อกสัญญาณ HD 64180Z 15
รูปที่ 2.2.1.2	การจัดวางขาสัญญาณ HD 64180Z 16
รูปที่ 2.2.2.2.1	การจัดวางตำแหน่งของ I/O ภายใน 29
รูปที่ 2.2.2.3.1	ตัวอย่างการจัดวางพื้นที่โลจิคัลบน CPU 34
รูปที่ 2.2.2.3.2	ตัวอย่างการขยายหน่วยความจำบน CPU เพื่อใช้งาน 512 กิโลไบต์ 35
รูปที่ 2.2.2.3.3	บล็อกไดอะแกรมของ MMU 36
รูปที่ 2.2.2.3.4	การแปลงหน่วยความจำของ I/O 37
รูปที่ 2.2.2.3.5	การจัดเรียงหน่วยความจำทางโลจิคัล 38
รูปที่ 2.2.2.3.6	แสดงการกำหนดค่าในรีจิสเตอร์สำหรับ การจัดหน่วยความจำทางโลจิคัล 39
รูปที่ 2.2.2.3.7	การสร้างฟลิกคัลแอตเตรส 42
รูปที่ 2.2.2.4.1	บล็อกไดอะแกรมของ ASCI 44
รูปที่ 2.2.2.4.2	(a) สัญญาณเวลาสัญญาณ DCD ₀ 58
รูปที่ 2.2.2.4.2	(b) สัญญาณเวลาสัญญาณ RTS ₀ 59
รูปที่ 2.2.2.4.3	วงจรสร้างสัญญาณร้องขอการอินเทอร์รัพต์ ASCI 59
รูปที่ 2.2.2.4.4	บล็อกไดอะแกรมของสัญญาณนาฬิกาของ ASCI 60

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 2.3.1	แสดงถึงไฟร์ชาร์ทของโปรแกรมการทำงานของเครื่องวิเคราะห์สัญญาณทางตรรก	63-64
รูปที่ 2.3.2	แสดงถึงไฟร์ชาร์ทของโปรแกรมตัวชั้บรุติน LOGIC ANALYZER	65-66
รูปที่ 2.3.3	แสดงถึงไฟร์ชาร์ทของโปรแกรมชั้บรุติน LEFT ARROW	67
รูปที่ 2.3.4	แสดงถึงไฟร์ชาร์ทของโปรแกรมชั้บรุติน RIGHT ARROW	68
รูปที่ 2.3.5	แสดงถึงไฟร์ชาร์ทของโปรแกรมชั้บรุติน UP ARROW	69
รูปที่ 2.3.6	แสดงถึงไฟร์ชาร์ทของโปรแกรมชั้บรุติน DOWN ARROW	70
รูปที่ 2.3.7	แสดงถึงไฟร์ชาร์ทของโปรแกรมชั้บรุติน CTRL & LEFT ARROW	71
รูปที่ 2.3.8	แสดงถึงไฟร์ชาร์ทของโปรแกรมชั้บรุติน CTRL & RIGHT ARROW	72
รูปที่ 3.1.1	แสดงถึงวงจรต้นแบบ	81
รูปที่ 3.1.2	แสดงแผงวงจรพร้อมอุปกรณ์ที่ใช้งาน	82
รูปที่ 3.1.3	แสดงถึงอุปกรณ์ที่ใช้ทำการทดสอบ	82
รูปที่ 3.2.1	แสดงข้อความบนจอภาพเมื่อเครื่องพร้อมจะรับคำสั่ง	83
รูปที่ 3.2.2	แสดงรายละเอียดของชุดคำสั่งที่ใช้กับเครื่องวิเคราะห์สัญญาณทางตรรก หลังจากกดคีย์ตัวอักษร "H"	84
รูปที่ 3.2.3	แสดงรายละเอียดของชุดคำสั่ง หลังจากกดคีย์ตัวอักษร "T"	85

รูปที่ 3.2.4	แสดงรายละเอียดของชุดคำสั่งที่ใช้กับเครื่องวิเคราะห์สัญญาณทางตรรก หลังจากกดคีย์ตัวอักษร "S"	86
รูปที่ 3.2.5	แสดงรายละเอียดของชุดคำสั่งที่ใช้กับเครื่องวิเคราะห์สัญญาณทางตรรก หลังจากกดคีย์ตัวอักษร "P"	86
รูปที่ 3.2.6	แสดงรายละเอียดของคำสั่งที่ใช้กับเครื่องวิเคราะห์สัญญาณทางตรรก หลังจากกดคีย์ตัวอักษร "R"	87
รูปที่ 3.2.7	แสดงการตั้งหน่วยความจำในตำแหน่งที่ต้องการขึ้นมาบนจอภาพ	87
รูปที่ 3.3.1	แสดงการตั้งหน่วยความจำในตำแหน่งที่ตรวจรับสัญญาณได้ขึ้นมาบนจอภาพ	88
รูปที่ 3.3.2	แสดงผลภาวะทางตรรกของข้อมูลช่องสัญญาณ CHO~CH15 ณ. ตัวชี้ตำแหน่งที่ 0025	90
รูปที่ 3.3.3	แสดงผลภาวะทางตรรกของข้อมูลช่องสัญญาณ CH16~CH31 ณ. ตัวชี้ตำแหน่งที่ 0025	91
รูปที่ 3.3.4	แสดงผลภาวะทางตรรกของข้อมูลช่องสัญญาณ CHO~CH15 ณ. ตัวชี้ตำแหน่งที่ 008A	92
รูปที่ 3.3.5	แสดงผลภาวะทางตรรกของข้อมูลช่องสัญญาณ CH16~CH31 ณ. ตัวชี้ตำแหน่งที่ 008A	93
รูปที่ 3.3.6	ภาพถ่ายจากจอภาพ แสดงผลสภาวะทางตรรก	94
รูปที่ 3.3.7	ภาพถ่ายจากจอภาพ แสดงผลสภาวะทางตรรก	94

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 1

บทนำ

1.1 กล่าวนำ


ในปัจจุบันนี้เทคโนโลยีทางด้านคอมพิวเตอร์ได้เจริญรุดหน้าไปอย่างรวดเร็วโดยทั่วไป มักจะเป็นชิป (CHIP) สำเร็จที่สร้างขึ้นมาเฉพาะงาน การวิเคราะห์การทำงานของชิป สนับสนุนเหล่านี้ ถ้าจะใช้เครื่องมือวัดธรรมดาเช่น ออสซิลโลสโคป หรือ มิเตอร์ มาทำการวัดสัญญาณต่างๆ จะยุ่งยากมากขึ้น และขณะเดียวกัน จะสามารถตรวจสอบได้เฉพาะ ความผิดพลาดทางฮาร์ดแวร์เท่านั้น ส่วนคำสั่งทางซอฟต์แวร์จะวิเคราะห์ไม่ได้เลยด้วยเหตุนี้ จึงมีการพัฒนาเครื่องวิเคราะห์สัญญาณทางตรรกะขึ้นมาใช้งาน

เครื่องวิเคราะห์สัญญาณทางตรรกะ จะทำหน้าที่นำเอาสัญญาณที่วัดได้ขึ้นมาแสดงให้ผู้ ใช้ ได้ทราบถึง สภาวะทางตรรกะในช่วงเวลาหนึ่งๆได้พร้อมกันหลายช่องสัญญาณดังรูปที่ 1.1



รูปที่ 1.1 แสดงการใช้เครื่องวิเคราะห์สัญญาณทางตรรกะ ทำการวิเคราะห์สัญญาณ เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการสงวนสิทธิ์ในบางประการ เมื่อผู้ยืมได้เห็นว่าประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น ออกจากบอร์ดไมโครโปรเซสเซอร์ จะต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากรูปที่ 1.1 สมมติว่าต้องการทราบขั้นตอนการทำงานของบอร์ดไมโครโปรเซสเซอร์บอร์ดหนึ่ง จะกระทำโดยใช้เครื่องวิเคราะห์สัญญาณทางตรรกะเข้าช่วยโดยใช้สายนำสัญญาณจับสัญญาณที่บัลแอตเตอรและบัลข้อมูลดังรูป เครื่องวิเคราะห์สัญญาณทางตรรกะจะแสดงผลที่จับได้ออกมาทางจอภาพในลักษณะสัญญาณทางตรรกะดังนี้



จากรูปที่ได้จะทำให้สามารถตรวจสอบได้ทันทีว่าในขณะนั้นไมโครโปรเซสเซอร์กำลังทำคำสั่งอะไรอยู่ ถูกต้องหรือไม่ ด้วยเหตุนี้จึงทำให้การวิเคราะห์การทำงานของระบบที่ต้องการตรวจสอบทำได้เร็วขึ้น

1.2 วัตถุประสงค์และขอบเขตของวิทยานิพนธ์

วัตถุประสงค์ของวิทยานิพนธ์นี้เพื่อต้องการพัฒนาอุปกรณ์ที่เรียกว่า เครื่องวิเคราะห์สัญญาณทางตรรก ที่มีประสิทธิภาพสูง และมีราคาที่ไม่แพงขึ้นมา เพื่อใช้เป็นเครื่องมือสำหรับตรวจสอบข้อมูลทางตรรก

เครื่องวิเคราะห์สัญญาณทางตรรกที่พัฒนานี้เป็นการพัฒนาไมโครโปรเซสเซอร์ให้เป็นเครื่องวิเคราะห์สัญญาณทางตรรก ที่สามารถตรวจรับสัญญาณได้ ถึง 32 ช่องสัญญาณ ซึ่งสามารถรองรับได้กับเครื่องคอมพิวเตอร์ส่วนบุคคลในปัจจุบัน 32 บิตได้ และอัตราการสุ่มสัญญาณได้ถึง 50 เมกกะเฮิรตซ์

เครื่องวิเคราะห์ที่พัฒนานี้มีขอบเขตในการพัฒนา 2 ส่วนด้วยกัน คือ

1. วงจร ประกอบด้วยวงจรของเครื่องวิเคราะห์สัญญาณทางตรรก ซึ่งพัฒนามาจากไมโครโปรเซสเซอร์เบอร์ HD64180 ซึ่งสามารถตรวจจับสัญญาณได้ถึง 32 ช่องสัญญาณ และสามารถใช้อัตราการสุ่มสัญญาณได้ถึงความถี่สูงพอสมควร

2. โปรแกรมควบคุมระบบของเครื่องวิเคราะห์สัญญาณทางตรรก

โดยที่เครื่องวิเคราะห์สัญญาณทางตรรกนี้จะอาศัยคอมพิวเตอร์ส่วนบุคคล (IBM PC) เป็นเทอร์มินอล

1.3 โครงสร้างและหลักการทำงานทั่วไปของเครื่องวิเคราะห์สัญญาณทางตรรก

โครงสร้างและหลักการทำงานทั่วไปของลอจิกแอนะไลเซอร์นั้นสามารถแสดงดังบล็อกไดอะแกรมในรูปที่ 1.3 ซึ่งประกอบไปด้วยส่วนย่อยๆดังนี้

1. ส่วนสัญญาณด้านขาเข้าแบบขนาน (PARALLEL DATA INPUT)

วงจรจะประกอบไปด้วย วงจรคัทตาไฟฟ้าขีดเริ่มเปลี่ยน (THRESHOLD VOLTAGE) วงจรแปลงจาก ECL-TTL , วงจรหน่วงสัญญาณ , อินเวอร์เตอร์ , วงจรลุ่มตัวอย่าง (SAMPLE/LATCH) ซึ่งจุดประสงค์ของส่วนนี้จะเป็นตัวปรับระดับของสัญญาณขาเข้าให้มีระดับที่เหมาะสมเพื่อนำไปประมวลผลต่อไป

2. ส่วนรู้จำของคำ (WORD RECOGNIZER)

วงจรของส่วนรู้จำของคำจะให้สัญญาณขาออกเป็นสูง (HIGH) เมื่อสัญญาณทางตรรกของสัญญาณที่รับเข้ามาจากแท่งทดสอบ (PROBE) เข้ากันได้กับสัญญาณขาเข้าที่เลือกไว้ (QUALIFIER INPUT) ซึ่งสัญญาณจากส่วนรู้จำของคำนี้เป็นสัญญาณกระตุ้นแบบอะซิงโครนัส (ASYNCHRONOUS TRIGGER PLUSE)

3. ส่วนหน่วยความจำรับสัญญาณแบบขนาน (PARALLEL ACQUISITION MEMORY)

เป็นวงจรที่ประกอบไปด้วยหน่วยความจำแบบแรม (RAM) ตัวนับแอดเดรส (ADDRESS COUNTER), ซึ่งหน่วยความจำนี้เป็นตัวเก็บสัญญาณขาเข้าซึ่งผ่านการปรับระดับของสัญญาณแล้ว และตัวนับแอดเดรสเป็นตัวเลือกริเวณของแอดเดรสที่ต้องการพิจารณา

4. ส่วนหน่วงสัญญาณกระตุ้น (TRIGGER DELAY)

วงจรหน่วงสัญญาณกระตุ้นจะเป็นวงจรประกอบด้วย วงจรกระตุ้น (TRIGGER)

และดีเลย์ต่างๆ เช่น TRIGGER DELAY COUNTER , TRIGGER GATE STAGE , เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญูญาติให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

DELAYED GATE STAGE และอื่นๆ ซึ่งจะทำให้เกิดสัญญาณขาออกที่หน่วงการกระตุ้น (DELAYED TRIGGER OUTPUT) เป็นสัญญาณที่จะไปกระตุ้น วงจร PARALLEL ACQUISITION MEMORY

5. วงจรคาบของเวลา (TIME BASE)

เป็นวงจรประกอบด้วยความถี่มาตรฐาน, วงจรแบ่งความถี่ ซึ่งหน้าที่ของวงจรจะเป็นส่วนให้สัญญาณนาฬิกาให้กับตัวเอ็มพียู (MPU) และวงจรควบคุมการแสดงผล

6. วงจรสัญญาณขาเข้าแบบอนุกรม (SERIAL/SIGNATURE INPUT)

เป็นวงจรทำหน้าที่เปรียบเทียบสัญญาณขาเข้า ปรับแต่งระดับของสัญญาณให้เหมาะสม เพื่อส่งเข้าสู่วงจรในส่วนของอนุกรม (SERIAL) อื่นๆต่อไป

7. ตัวกำเนิดสัญญาณซิกเนเจอร์ (SIGNATURE GENERATOR)

จะเป็นตัวรับสัญญาณแบบอนุกรมเข้ามาและถอดรหัส (DECODE) ของสัญญาณขาเข้า และทำให้เป็นสัญญาณขาออกสิบหกบิต (16-BIT OUTPUT) และส่งเข้าไปยังแรมแสดงผลในหน่วยเอ็มพียู (MPU) ต่อไป

8. วงจรรับสัญญาณขาเข้าแบบอนุกรม (SERIAL DATA ACQUISITION)

วงจรรับสัญญาณขาเข้าแบบอนุกรม ประกอบด้วย ตัวกำเนิดสัญญาณไบต์เรต (BAUD RATE GENERATOR), USART (PROGRAMMABLE COMMUNICATION INTERFACE) และ คาต้าบัสซีพเฟอ์ ซึ่งวงจรนี้จะเป็นตัวจ่ายสัญญาณนาฬิกาแบบภายนอกและภายใน (INTERNAL/EXTERNAL) และรับสัญญาณขาเข้าแบบอนุกรมแล้วแปลงเป็นสัญญาณขาออกแบบขนาน โดยส่งผ่านคาต้าบัสซีพเฟอ์เข้าสู่คาต้าบัสเอ็มพียูต่อไป

9. คีย์บอร์ดและเอ็มพียู (KEYBOARD AND MPU)

- คีย์บอร์ดจะเป็นตัวส่งสัญญาณ 2 ข้อมูลไปยังเอ็มพียู โดยผ่านแลตซ์และเกต เพื่อจัดเวลาให้เหมาะสม
- เอ็มพียูจะเป็นหน่วยของไมโครโปรเซสเซอร์ , รม , แรม , ตัวถอดรหัสให้กับแอดเดรส ซึ่งเอ็มพียูจะเป็นหน่วยประมวลผลต่าง ๆ นั้นเอง

10. หน่วยควบคุมการแสดงผล (DISPLAY CONTROL)


จะเป็นวงจรประกอบขึ้นด้วย RAM ซึ่งจะเก็บข้อมูลที่แสดงผล ซึ่งได้รับการประมวลผลจากเอ็มพียูไว้ เพื่อจะส่งออกไปยังจอภาพต่อไป

11. จอภาพ (CRT)

เป็นหน่วยที่ใช้แสดงผลออกมาให้เห็น

12. วงจรจ่ายกำลัง (POWER SUPPLY)

เป็นวงจรจ่ายกำลัง หรือ จ่ายศักดาไฟฟ้าแบบดิซีในวงจรทางอิเล็กทรอนิกส์
ทุก ๆ ภาคนั่นเอง



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 1.3 โครงสร้างพื้นฐานของเครื่องวิเคราะห์สัญญาณทางตรรก
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมีเหตุดัดแปลงเนื้อหา และต้องอ้างอิงถึงชื่อของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและการออกแบบ

2.1 แนวการออกแบบ

โดยอาศัยแนวความคิดจากบทนำและกำหนดรูปแบบที่ต้องการใหม่ดังนี้

1. เครื่องวิเคราะห์สัญญาณทางตรรกะที่สร้างขึ้น ต้องติดต่อกับใช้งานร่วมกับ เครื่องคอมพิวเตอร์ส่วนบุคคล เพื่ออาศัยจอภาพและจานแม่เหล็กเป็นตัวแสดงผลที่วัดได้ และเก็บบันทึกข้อมูลที่วัดได้เพื่อนำมาใช้ภายหลัง

2. เครื่องวิเคราะห์สัญญาณทางตรรกะที่สร้างขึ้นจะรับหรือส่งข้อมูลระหว่างตัวมันกับ เครื่องคอมพิวเตอร์ส่วนบุคคลผ่านทางพอร์ตอนุกรมเท่านั้น ทั้งนี้เนื่องจากพอร์ตอนุกรมมีอยู่แล้วในเครื่องคอมพิวเตอร์ส่วนบุคคลทุกๆไปหลายยี่ห้อ ถ้าสร้างเครื่องวิเคราะห์สัญญาณทางตรรกะแล้วใส่ลงไปเครื่องคอมพิวเตอร์เลย จะทำให้ไปผูกติดกับเครื่องคอมพิวเตอร์แต่ละยี่ห้อมากเกินไป ทำให้ไม่สะดวกในการใช้งาน

3. ช่วงสัญญาณที่ต้องการมีขนาด 32 ช่องสัญญาณ ซึ่งสามารถรองรับกับเครื่องคอมพิวเตอร์ส่วนบุคคลในปัจจุบันขนาด 32 บิตได้


4. อัตราการสุ่มสัญญาณเมื่อใช้สัญญาณนาฬิกาภายในเครื่อง (INTERNAL CLOCK) จะต้องสูงกว่าข้อมูลในบิตของเครื่องคอมพิวเตอร์ส่วนบุคคลที่มีอยู่ในปัจจุบัน และสามารถลดทอนได้พอสมควรต่อการใช้งานในที่นี้จึงเลือกใช้การสุ่มสัญญาณในอัตรา 50 เมกกะเฮิรตซ์ และสามารถลดทอนลงด้วยอัตราการ 5-2-1 เช่น 50 , 20 , 10 , 5 เมกกะเฮิรตซ์ เป็นต้น

5. สามารถกำหนดสภาวะลวงจิก เพื่อให้เริ่มเก็บข้อมูลได้ทั้ง 32 ช่องสัญญาณ (DOUBLE WORD TRIGGERING) ทำให้ผู้ใช้แยกการใช้งานของช่องสัญญาณด้านเข้าไปจับสัญญาณจากบัสแอดเดรสหรือบัสข้อมูลได้ตามต้องการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยอาศัยข้อกำหนดดังกล่าวข้างต้นจะสามารถเขียนแผนผังของบล็อกได้ดังรูปที่ 2.1 สัญญาณทางตรรกที่รับเข้ามาจะเข้าผ่านส่วนสุ่มและคงค่า (SAMPLE AND HOLD) เพื่อให้สัญญาณที่รับเข้ามาคงที่ (STABLE) เสียก่อน จากนั้นสัญญาณส่วนหนึ่งจะถูกส่งไปยังส่วนเปรียบเทียบสัญญาณ (COMPARATOR) ส่วนนี้จะทำหน้าที่เปรียบเทียบสัญญาณที่รับเข้ามากับข้อมูลที่ผู้ใช้กำหนดผ่านทางส่วนของข้อมูลกระตุ้น (WORD TRIGGER) เมื่อข้อมูลตรงกันก็จะส่งสัญญาณไปให้ส่วนนับตำแหน่งแอดเดรส (ADDRESS COUNTER) ทำงาน ส่วนนับตำแหน่งแอดเดรสจะรับสัญญาณนาฬิกาจากส่วนสร้างสัญญาณนาฬิกา (CLOCK GENERATOR) และจะทำการเพิ่มตำแหน่งแอดเดรสขึ้นทีละหนึ่งไปเรื่อยๆ สัญญาณด้านออกของส่วนนับตำแหน่งแอดเดรสจะถูกต่อเข้ากับหน่วยความจำแรมแบบแคช (CACHE RAM) ที่ขาแอดเดรสที่สอดคล้องกัน ข้อมูลที่ได้จากส่วนสุ่มและคงค่าอีกส่วนหนึ่ง จะถูกต่อเข้ากับขาข้อมูลของหน่วยความจำแรมแบบแคช เมื่อถึงขั้นตอนนี้จะเห็นว่า ข้อมูลที่รับเข้ามาจะถูกเก็บเข้าไปในหน่วยความจำแรมแบบแคชทั้งหมด เมื่อหน่วยความจำแรมแบบแคชทำการเก็บข้อมูลจนเต็มแล้วจะส่งข้อมูลเข้ามาเก็บไว้ในหน่วยความจำแรมภายในส่วนของไมโครโปรเซสเซอร์ ต่อจากนี้ไมโครโปรเซสเซอร์จะทำการส่งข้อมูลมายังคอมพิวเตอร์ส่วนบุคคล เพื่อทำการแสดงผลต่อไป



รูปที่ 2.1 แสดงแผนภาพบล็อกของเครื่องวิเคราะห์สัญญาณทางตรรก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 โครงสร้างและการทำงานของไมโครคอมพิวเตอร์แบบชิพเดี่ยวตระกูล HD64180

ดังที่เราทราบกันอยู่แล้วว่า ไมโครโปรเซสเซอร์ เป็นเสมือนหัวใจสำคัญของระบบไมโครคอมพิวเตอร์ ซึ่งวงจรไมโครโปรเซสเซอร์ที่นำมาใช้เป็นเสมือนหนึ่งหัวใจในวงจรที่ใช้เป็นลอจิกแอนะไลเซอร์ กับ ไอบีเอ็ม พีซี (IBM PC) ก็คือไมโครโปรเซสเซอร์เบอร์ HD64180

จากแผนผังของบล็อกจะเห็นว่าส่วนที่ควบคุมการทำงานของระบบทั้งหมดได้แก่ ส่วนของไมโครโปรเซสเซอร์ ในที่นี้ใช้ไมโครโปรเซสเซอร์ HD64180 ของบริษัทฮิตาชิ ซึ่งอาจจะใหม่สำหรับหลายๆท่านจึงใคร่ขอกล่าวถึงเล็กน้อยพอเป็นสังเขป

ด้วยความก้าวหน้าทางเทคโนโลยี CMOS และ หน่วยการทำงานซึ่งทำงานด้วยไมโครโค้ด (Micro-code) ไมโครโปรเซส 8 บิต HD64180 มีข้อได้เปรียบในประสิทธิภาพการทำงานที่สูง ค่าใช้จ่ายที่ต่ำและกินไฟในขณะที่ทำงานน้อย ขณะที่ซอฟต์แวร์ก็ยังสามารถใช้ร่วมกับซอฟต์แวร์ของไมโครโปรเซสเซอร์ของผู้ผลิตอื่นๆได้

การทำงานของไมโครโปรเซสเซอร์ตระกูลนี้ ได้พัฒนาให้สามารถทำงานที่ความถี่สูงได้ และใช้ระบบไปป์ไลน์นิ่ง (Pipelining) ขณะที่ชุดคำสั่งก็มีเพิ่มมากขึ้น และยังมีส่วนจัดการหน่วยความจำ (Memory Management Unit หรือ MMU) ซึ่งมีที่ว่างทั้งแบบ 1 เมกกะไบต์ และแบบ 512 กิโลไบต์

ค่าใช้จ่ายของระบบจะลดลงเนื่องจากว่า ฟังก์ชันการทำงานที่สำคัญพร้อมทั้งส่วน MMU ได้ถูกรวบรวมไว้อยู่ในชิพแล้ว เช่น มีตัวควบคุมการทำ DMA 2 แชนแนล (Direct Memory Access Controller หรือ DMAC) , ตัวสร้างสภาวะรอ (Wait state generator) , การทำรีเฟรชไดนามิกแรม (dynamic Ram refresh) , มีส่วนอินเทอร์เฟสในการสื่อสารข้อมูลอนุกรมแบบอะซิงโครนัส 2 แชนแนล (Asynchronous Serial Communication Interface หรือ ASCII) , มีส่วนสัญญาณนาฬิกา สำหรับพอร์ต I/O แบบอนุกรม (Clocked Serial I/O port หรือ CS I/O) , มีตัวนับเวลาแบบรีโหลด ซึ่งสามารถโปรแกรมได้ 2 แชนแนล (Programmable Reload Timer

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น มิอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หรือ PRT) , ตัวควบคุมการอินเทอร์รัพ 12 ชนิด และการอินเทอร์เฟสกับบัล 2 แบบ คือแบบ 80xx และ 68xx ในโหมดการทำงานแบบกินไฟน้อย (Low Power Consumption) เราสามารถใช้ซอฟต์แวร์ควบคุมให้ CPU ทำงานได้โดยกินไฟน้อยมาก

ไมโครโปรเซสเซอร์เบอร์นี้ จะมีประโยชน์ในการในลักษณะที่ต้องการประสิทธิภาพการทำงานสูง กินไฟน้อยและซอฟต์แวร์ที่สามารถใช้ร่วมกับซอฟต์แวร์มาตรฐานอื่น ๆ

* HD 64180Z จะใช้ร่วมกันกับ (Compatible) Z 80180 (Z180) ซึ่งผลิตและจำหน่ายโดยบริษัท Zilog ได้ *

ส่วนสำคัญของไมโครโปรเซสเซอร์ HD 64180

- ความถี่ในการทำงานสูงถึง 8 MHz
- ส่วน MMU ซึ่งมีหน่วยความจำ 2 ขนาด คือ 1 เมกกะไบต์ และ 512 กิโลไบต์
- ส่วน DMAC 2 แชนแนล ซึ่งควบคุมการถ่ายโอน (Transfer) ข้อมูลระหว่างหน่วยความจำกับหน่วยความจำ , หน่วยความจำกับ I/O และหน่วยความจำกับหน่วยความจำแมปป์ (Memory Mapped) I/O
- มีขา WAIT และตัวสร้างสภาวะรอ สำหรับอุปกรณ์อินเทอร์เฟสที่ทำงานช้า
- สามารถโปรแกรมการทำรีเฟรชไดนามิกแรม (Refresh DRAM)
- มีส่วนอินเทอร์เฟสสำหรับการสื่อสารข้อมูลอนุกรมแบบอะซิงค์โครนัส 2 ช่องสัญญาณ ซึ่งสามารถโปรแกรมอัตราไบต (Buad Rate) และสัญญาณแฮนด์เชกกิง (Handshaking)
- มีส่วนสัญญาณนาฬิกาสำหรับพอร์ท I/O แบบอนุกรม ซึ่งทำงานด้วยความเร็วสูง (400 กิโลบิตต่อวินาที ที่สัญญาณนาฬิกาของระบบ 8 เมกกะเฮิรตซ์)
- มีส่วนตั้งเวลา (Timer) 16 บิต แบบรีโหลดซึ่งสามารถโปรแกรมได้
- ส่วนควบคุมการอินเทอร์รัพจาก 12 แหล่ง โดยที่จะเกิดจากการอินเทอร์รัพภายใน 8 แหล่ง และอีก 4 แหล่งจะเกิดจากการอินเทอร์รัพภายนอก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไมอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- มีบัส 2 แบบใช้ในการอินเตอร์เฟสกับหน่วยความจำและอุปกรณ์มาตรฐานอื่น ๆ
- ส่วนการสร้างสัญญาณนาฬิกา (Clock Generator) บนชิพ

ส่วนสถาปัตยกรรมทางด้านซอฟต์แวร์

- สามารถใช้งานร่วมกับ CP/M-80 , CP/M PLUS
- เพิ่มชุดคำสั่งอีก 7 คำสั่ง รวมทั้งคำสั่งเกี่ยวกับการคูณ
- สามารถทำ I/O Address Relocation รีจิสเตอร์บนชิพ
- มีโหมด SLEEP และ SYSTEM STOP สำหรับใช้ในการทำงานที่กินไฟต่ำ

ทางด้านเทคโนโลยี CMOS

- กินไฟในการปฏิบัติงานต่ำ
100 mW ขณะที่ทำงานที่ 8 เมกกะเฮิรตซ์
25 mW ขณะที่อยู่ในโหมด SYSTEM STOP (ทำงานที่ 8 เมกกะเฮิรตซ์)
- $V_{cc} = 5 V \pm 10 \%$

2.2.1. ลักษณะโดยรวมของ HD 64180

2.2.1.1 บล็อกสัญญาณ


HD64180 จะเป็นการเชื่อมระหว่าง CPU ที่มีประสิทธิภาพการทำงานสูงกับอุปกรณ์ I/O ซึ่งใช้ในงานต่าง ๆ ไว้บนชิปเดียว

ส่วน CPU จะประกอบด้วย 5 บล็อก ที่สำคัญ

- ตัวสร้างสัญญาณนาฬิกา (Clock Generator)
- ตัวควบคุมสถานะบัส (Bus State Controller)
- ตัวควบคุมการอินเทอร์รัพ (Interrupt Controller)
- ส่วนจัดการหน่วยความจำ (MMU)
- ส่วนประมวลผลกลาง (CPU)

ส่วนอุปกรณ์ I/O จะประกอบด้วย 4 ฟังก์ชันการทำงาน

- ตัวควบคุมการทำงาน DMA (DMAC 2 แชนแนล)
- ส่วนอินเตอร์เฟสสำหรับการสื่อสารข้อมูล แบบอะซิงค์โครนัส (ASCI 2 แชนแนล)
- สัญญาณนาฬิกาสำหรับพอร์ทอนุกรม I/O (CSI/O 1 แชนแนล)
- ตัวตั้งเวลาแบบรีโพลดซึ่งสามารถโปรแกรมได้ (PRT 2 แชนแนล)



รูปที่ 2.2.1.1 บล็อกสัญญาณของ HD 64180Z

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

(17)

2.2.1.3 สถาปัตยกรรมของ CPU

ตัวสร้างสัญญาณนาฬิกา (Clock generator)

เป็นตัวสร้างสัญญาณนาฬิกาให้ระบบ(ϕ)จากผลึกแร่ควอตซ์ (Crystal) ซึ่งสามารถใช้ทางสัญญาณนาฬิกาให้กับอุปกรณ์ I/O และอุปกรณ์อื่น ๆ ได้

ตัวควบคุมสถานะของบัส (Bus State Controller)

เป็นตัวกระทำการที่เกี่ยวกับสถานะ และการควบคุมบัสทั้งหมด เช่นสัญญาณบัสในสถานะรอ , สถานะรีเซต , สถานะการทำรีเฟรชไดนามิกแรม และสถานะการทำ DMA และยังสร้างสัญญาณควบคุมบัสเพื่อให้ใช้งานร่วมกับอุปกรณ์รอบข้างอื่น ๆ ได้

ตัวควบคุมการอินเทอร์รัพ (Interrupt Controller)

เป็นตัวจัดลำดับการอินเทอร์รัพจาก 12 แหล่ง ซึ่งเป็นจากภายใน 8 แหล่งและจากภายนอก 4 แหล่ง และยังสามารถโปรแกรมการตอบสนองการอินเทอร์รัพได้

ส่วนจัดการหน่วยความจำ (MMU)

เป็นส่วนที่ทำการแปลง พื้นที่ว่างทางโลจิคัล (Logical Address Space) ขนาด 64 กิโลไบต์ ไปเป็นพื้นที่ว่างทางฟิสิคัล (Physical Address Space) ขนาด 1 เมกกะไบต์ หรือ 512 กิโลไบต์ และเป็นส่วนจัดการติดต่อกับ I/O

ส่วนประมวลผลกลาง (CPU)

ทำงานด้วยไมโครโอดีต ซึ่งชุดคำสั่งเป็นมาตรฐาน คำสั่งหลายคำสั่งจะใช้จำนวนสัญญาณนาฬิกาที่น้อยกว่า และยังเพิ่มเติมอีก 7 คำสั่ง

2.2.1.4 อุปกรณ์ I/O

ตัวควบคุมการทำ DMA

มีตัวควบคุมการทำ DMA 2 แชนแนล ซึ่งใช้ในการถ่ายโอนข้อมูลได้ด้วยความเร็วสูง ระหว่างหน่วยความจำกับหน่วยความจำ , หน่วยความจำกับ I/O , หน่วยความจำ กับ หน่วยความจำแมป I/O (Memory mapped I/O) ตัวควบคุมการทำ DMA จะมีการ ตรวจสอบสัญญาณ 2 แบบให้เลือก คือ ตรวจสอบที่ขอบขา (Edge Sense) หรือ ตรวจสอบ ที่ระดับสัญญาณ (Level Sense) DMAC สามารถติดต่อหน่วยความจำได้เต็มทั้งแบบ 1 เมกะไบต์ และแบบ 512 กิโลไบต์ และสามารถถ่ายโอนข้อมูลได้ครั้งละ 64 กิโลไบต์

ส่วนอินเตอร์เฟซสำหรับการสื่อสารข้อมูลแบบอะซิงโครนัส (ASCI)

ตัว ASCI จะแบ่งออกเป็น ตัว UART (พอร์ทอนุกรม) แบบฟูลดูเพล็กซ์ 2 ตัว และ ตัวโปรแกรมอัตราไบต (Buad Rate) , สัญญาณการควบคุมโมเด็ม , และการใช้งานใน ลักษณะมัลติโปรเซสเซอร์ (Multiprocessor) ASCI สามารถใช้ DMAC ควบคุมการ ถ่ายโอนข้อมูลแบบอนุกรมความเร็วสูง

สัญญาณนาฬิกาสำหรับพอร์ทอนุกรม I/O (CSI/O)

CSI/O จะสร้างสัญญาณนาฬิกาสำหรับการรับส่งแบบผลัดกันรับส่ง (Half Duplex) สำหรับการเชื่อมต่อกับไมโครโปรเซสเซอร์ หรือ ไมโครคอมพิวเตอร์

ตัวตั้งเวลาแบบรีโพลด (PRT)

PRT 2 แชนแนล โดยที่แต่ละแชนแนลจะประกอบด้วย รีจิสเตอร์ 16 บิต สำหรับการตั้งเวลาและรีจิสเตอร์ 16 บิต สำหรับข้อมูลรีโพลด เวลาจะถูกรับด้วย 20 จาก สัญญาณนาฬิกาของระบบและ PRT แชนแนลที่ 1 จะสามารถใช้ในการสร้างสัญญาณเอาท์พุท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2. สถาปัตยกรรมด้านฮาร์ดแวร์ของ HD 64180

2.2.2.1 คำอธิบายเกี่ยวกับขาสัญญาณต่าง ๆ

XTAL (IN)

- สำหรับต่อกับผลึกแร่ควอตซ์ (Crystal) ขานี้จะปล่อยลอยไว้ ถ้าเราใช้สัญญาณนาฬิกา TTL จากภายนอก

EXTAL (IN)

- สำหรับต่อกับผลึกแร่ควอตซ์ (Crystal) สัญญาณนาฬิกา TTL จากภายนอก จะถูกป้อนเข้าที่ขานี้ ซึ่งอินพุตนี้จะถูกปรับปรุงสัญญาณโดยผ่าน Schmit trigger ภายใน

ϕ (OUT)

- สัญญาณนาฬิกาของระบบ , ความถี่ที่ได้ก็คือ ความถี่ครึ่งหนึ่งของตัวกำเนิดสัญญาณ

RESET : CPU Reset (IN)

- ขณะที่สัญญาณขานี้เป็น LOW จะเป็นการให้ค่าเริ่มต้นใหม่แก่ HD64180 สัญญาณเอาต์พุตของทุกขาจะอยู่ในสภาวะไม่ทำงานใช้ในขณะ RESET

$A_0 - A_{19}$: Address Bus (OUT, 3-STATE)

- บัสแอดเดรส 3 สภาวะระหว่างRESET บัสแอดเดรสจะอยู่ในสภาวะHigh Impedance

$A_{19}/TOUT$

- เป็นขาที่ใช้งานร่วมกันระหว่าง แอดเดรสและสัญญาณเอาต์พุตของ PRT แชนแนลที่ 1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ขณะที่เกิดการ RESET ขานี้ จะถูกใช้งานเป็นแอดเดรสถ้าต้องการจะใช้เป็นสัญญาณนาฬิกาจาก PRT แชนแนลที่ต้องควบคุมโดยซอฟต์แวร์

D_0-D_7 : Data Bus (IN/OUT,3-STATE)

- เป็นบัลข้อมูล 2 ทิศทางเมื่อมีการ RESET บัลข้อมูลจะอยู่ในสถานะ High Impedance ถ้าต้องการขอใช้บัลที่ส่งสัญญาณ BUSREQ และ BUSACK ให้เป็น LOW

RD : Read (OUT,3-STATE)

- ใช้ระหว่างไซเคิลการอ่าน เพื่อที่จะสามารถรับข้อมูลจากหน่วยความจำภายนอก หรือ อุปกรณ์ I/O มาที่บัลข้อมูล

WR : Write (OUT,3-STATE)

- ใช้ระหว่างไซเคิลการเขียน เพื่อที่จะสามารถส่งข้อมูลจากบัลข้อมูลไปที่หน่วยความจำภายนอก หรือ อุปกรณ์ I/O

ME : Memory Enable (OUT,3-STATE)

- เพื่อแสดงว่า CPU กำลังปฏิบัติงาน การอ่าน หรือเขียนระหว่างหน่วยความจำอยู่ขณะนี้จะเป็น LOW ก็ต่อเมื่อ

- a) กำลังทำการเฟรชคำสั่ง และ Operand
- b) กำลังอ่านหรือเขียนข้อมูลระหว่างหน่วยความจำ
- c) ระหว่างไซเคิลการติดต่อกับหน่วยความจำของการทำ DMA
- d) ระหว่างไซเคิลการทำรีเฟรช DRAM

IOE : I/O Enable (OUT, 3-STATE)

- เพื่อแสดงว่า CPU กำลังปฏิบัติงาน การอ่านหรือเขียนระหว่าง I/O ขานี้ จะเป็น LOW ก็ต่อเมื่อ

- a) กำลังทำการอ่านหรือเขียนข้อมูลกับ I/O
- b) ระหว่างไซเคิลการทำ DMA กับ I/O
- c) ระหว่างไซเคิลการตอบรับการอินเทอร์รัพ INT₀

WAIT : Bus Cycle Wait (IN)

- เป็นสัญญาณขาอินพุตที่รับเข้ามาเพื่อขยายไซเคิลของการทำงาน คือว่าขณะที่ขอบขาลงของสัญญาณนาฬิกาที่ 2 CPU จะทำการตรวจสอบว่าสถานะของขาสัญญาณนี้เป็น LOW หรือไม่ ถ้าเป็น LOW ก็ทำการเพิ่มสภาวะรอ (TW) และจะตรวจสอบที่ขอบขาลงของ Tw จนกระทั่งสัญญาณที่ขา WAIT เป็น HIGH จึงจะทำงานต่อไป

E : Enable (OUT)

- สร้างสัญญาณนาฬิกา เพื่อซิงค์ไครนัลสำหรับการเชื่อมต่อกับตระกูล HD63xx และตระกูล 6800/6500 และอุปกรณ์รอบข้าง (Peripheral) อื่น ๆ

BUSREQ : Bus Request (IN)

- เป็นขาสัญญาณเพื่อร้องขอการใช้บัส ขณะที่ขานี้มีสถานะเป็น LOW CPU จะหยุดทำงานและบัสนอตเตรส , บัสข้อมูล , ขา RD , ขา WR , ME และ IOE จะอยู่ในสภาวะ High Impedance

BUSACK : Bus Acknowledge (OUT)

- เมื่อ CPU ได้ปลดปล่อยบัสออกจากระบบเรียบร้อยแล้วสัญญาณที่ขานี้จะเป็น LOW เพื่อให้

อุปกรณ์ที่ขอใช้บัสมานั้น เข้าควบคุมบัสแทน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

HALT : Halt/Sleep Status (OUT)

- สัญญาณที่ขานี้จะ เป็น LOW หลังจาก CPU ทำคำสั่ง HALT หรือ SLP จะใช้ขานี้ร่วมกับขา LIR และ ST เป็นตัวแสดงสถานะของ CPU

LIR : Load Instruction Register (OUT)

- สัญญาณที่ขานี้จะ เป็น LOW ขณะที่มีการเฟลทซ์ไซเคิล เราจะใช้ขานี้ร่วมกับขา HALT และขา ST เพื่อแสดงสถานะของ CPU

ST : Status (OUT)

- ใช้งานร่วมกับขา HALT และ LIR เพื่อแสดงสถานะของ CPU

* อย่าต่อขาในลักษณะ pull down (ต่อเชื่อมกับความต้านทานลงกราวด์)*

ตารางที่ 2.2.2.1 สรุปสถานะการทำงาน

ST	HALT	LIR	OPERATION (การปฏิบัติการ)
0	1	0	CPU ปฏิบัติงาน เฟทออปโคดที่ 1
1	1	0	CPU ปฏิบัติงาน เฟทออปโคดที่ 2 และ 3
1	1	1	CPU กำลังปฏิบัติงาน (Machine cycle)
0	X	1	กำลังทำ DMA
0	0	0	ทำงานในโหมด HALT
1	0	1	ทำงานในโหมด SLEEP รวมไปถึง SYSTEM STOP

NOTE X : Don't care

MC : Machine cycle

REF : Refresh (OUT)

- เป็น LOW เพื่อแสดงว่า CPU อยู่ในไซเคิลการรีเฟรชไดนามิก RAM และขาแอดเดรส 8 บิตล่าง (A_0-A_7) จะเป็นแอดเดรสของการรีเฟรช

NMI : Non Maskable Interrupt (IN)

- เมื่อมีการเปลี่ยนแปลงระดับสัญญาณจาก HIGH ไปเป็น LOW ที่ขาสัญญาณนี้จะทำให้ CPU ทำการเก็บข้อมูลต่างๆ และจะไปทำงานที่เซอร์วิสเซอ์ที่แอดเดรส 0066H ข้อมูลต่างๆ สามารถเรียกกลับคืนมาได้ โดยคำสั่ง RETN (Return from Non-maskable Interrupt)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

INT₀ : Maskable Interrupt ระดับ 0 (IN)

- ถ้าเรากำหนดให้มีการตอบสนองการอินเทอร์รัพท์โดยซอฟต์แวร์ เมื่อขาสัญญาณนี้เป็น LOW จะทำให้เกิดการอินเทอร์รัพท์ขึ้น CPU จะทำการเก็บข้อมูลต่างๆ การตอบสนองการอินเทอร์รัพท์ INT₀ จะมีทางเลือกอยู่ 3 ทางซึ่งสามารถโปรแกรมได้โดยซอฟต์แวร์

โหมด	การทำงาน
0	คำสั่งจะถูกเฟลช์และทำงานจากบัลล์ข้อมูล
1	คำสั่งจะถูกเฟลช์และทำงานจากแอดเดรส 0038H
2	จะใช้เวกเตอร์ อินเทอร์รัพท์ของระบบ โดยเวกเตอร์แอดเดรส 8 บิตล่าง เฟลช์จากบัลล์ข้อมูล

ในทุกๆโหมด เราสามารถเรียกข้อมูลกลับมาได้ โดยทำคำสั่ง RETI (Return from Interrupt)

INT₁ , INT₂ : Maskable Interrupt ระดับ 1,2 (IN)

- ถ้ามีการกำหนดให้มีการตอบสนองการอินเทอร์รัพท์ได้ (Maskable) กำหนดจากซอฟต์แวร์ เมื่อขาสัญญาณนี้เป็น LOW จะทำให้เกิดการอินเทอร์รัพท์ขึ้น CPU จะเก็บข้อมูลต่างๆไว้ และจะไปทำงานที่เซอร์วิสรูทีน โดยใช้อินเทอร์รัพท์เวกเตอร์ของระบบคล้ายกับการ INT₀ ในโหมดที่ 2

DREQ₀ : DMA Request แชนแนล 0 (IN)

- เมื่อขาสัญญาณนี้ถูกตรวจพบว่าเป็น LOW ตัวDMAC จะจัดการให้มีการทำ DMAแชนแนล 0

โดยจะยอมให้มีการถ่ายโอนข้อมูลจากหน่วยความจำกับ I/O DREQ ๑ จะไม่สามารถ
 เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ใช้งานในการถ่ายโอนข้อมูลจากหน่วยความจำกับหน่วยความจำ และ ขานี้ยังใช้งานเป็น CKA_0 ด้วย

$TEND_0$ - Transfer End แชนแนล 0 (OUT)

- เมื่อถึงไซเคิลสุดท้ายการเขียนในการทำ DMA แชนแนล 0 CPU จะทำให้สัญญาณที่ขา $TEND_0$ เป็น LOW ที่ขาขึ้นขึ้นมาเพื่อแสดงว่าการทำ DMA กับอุปกรณ์ภายนอกเสร็จสมบูรณ์ และขานี้ยังใช้งานเป็นขา CKA_1 ด้วย

$DREQ_1$: DMA Request แชนแนล 1 (IN)

- เมื่อขาสัญญาณนี้ถูกตรวจสอบว่าเป็น LOW ตัว DMAC จะจัดการให้มีการทำ DMA แชนแนล 1 โดยจะยอมให้มีการถ่ายโอนข้อมูลจากหน่วยความจำ กับ I/O เท่านั้น

$TEND_1$: Transfer End แชนแนล 1 (OUT)

- เมื่อถึงไซเคิลสุดท้ายการเขียนในการทำ DMA แชนแนล 1 CPU จะทำให้สัญญาณที่ขา $TEND_1$ เป็น LOW เพื่อแสดงว่าการทำ DMA กับอุปกรณ์ภายนอกเสร็จสมบูรณ์

TXA_0 : Asynchronous Transmit Data แชนแนล 0 (OUT)

- ขาส่งสำหรับส่งข้อมูลอนุกรมแบบอะซิงโครนัส ASCII แชนแนล 0

RXA_0 : Asynchronous Recieve Data แชนแนล 0 (IN)

- ขาส่งสำหรับรับข้อมูลอนุกรมแบบอะซิงโครนัส ASCII แชนแนล 0

CKA_0 : Asynchronous Clock แชนแนล 0 (IN/OUT)

- เป็นขาสัญญาณนาฬิกาของการรับส่งข้อมูลแชนแนล 0 ขานี้ใช้งานร่วมกับขา $DREQ_0$

(กำหนดจากซอฟต์แวร์)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RST₀ : Request to send แชนแนล 0 (OUT)

- เป็นสัญญาณควบคุมโมเด็มในการที่จะส่งข้อมูลของ ASCII แชนแนล 0

CTS₀ : Clear to send แชนแนล 0 (IN)

- เป็นขาสัญญาณอินพุต เพื่อรับสัญญาณตอบกลับให้มีการส่งข้อมูลได้ สำหรับแชนแนล 0

DCD₀ : Data carrier Detect แชนแนล 1 (OUT)

- ขาสัญญาณอินพุต เป็นสัญญาณควบคุมโมเด็ม

TXA₁ : Asynchronous Transmit data แชนแนล 1 (OUT)

- ASCII แชนแนล 1 ที่ใช้ในการส่งข้อมูลอนุกรม แบบอะซิงโครนัส

RX1 : Asynchronous Receive Data แชนแนล 1 (IN)

- ASCII แชนแนล 1 ที่ใช้ในการรับข้อมูลอนุกรมแบบอะซิงโครนัส

CKA₁ : Asynchronous Clock แชนแนล 1 (IN/OUT)

- สัญญาณนาฬิกาในการรับส่งข้อมูลอนุกรมแชนแนล 1 แบบอะซิงโครนัส ขานี้ใช้ร่วมเป็น (Multiplex) ขา TEND₀ ด้วย

CTS₁ : Clear to send แชนแนล 1 (IN)

- เป็นขาสัญญาณอินพุตเพื่อรับสัญญาณตอบกลับจากโมเด็ม ให้มีการส่งข้อมูลได้สำหรับ ASCII แชนแนล 1 ขานี้ใช้ร่วมเป็นขา RXS

TXS : Clocked Serial Transmit Data (OUT)

- ขาสัญญาณนาฬิกา สำหรับการส่งข้อมูลอนุกรม ซึ่งมาจาก พอร์ต CSI/O

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

RXS : Clock Serial Receive Data (IN)

- ขาสัญญาณนาฬิกา สำหรับการรับข้อมูลอนุกรม ซึ่งมาจาก CSI/O ซึ่งขานี้สามารถใช้งาน เป็นขา CTS1 ด้วย

CKS : Serial Clock (IN/OUT)

- สัญญาณนาฬิกาอินพุต เอาท์พุท สำหรับ CSI/O

TOUT : Timer Output (OUT)

- เป็นตัวตั้งเวลาจะให้เอาท์พุทเป็น พัลส์ (Pulse) จากตัว PRT แชนแนล 1 ขานี้จะใช้ เป็นขา A_{1,2} ด้วย

Vcc

- แหล่งจ่ายไฟ

Vss

- กราวด์

คำอธิบายเกี่ยวกับ ขาที่มีการใช้งานหลายหน้าที่

A_{1,2}/TOUT - ระหว่างที่ RESET การทำงานของขานี้จะ เป็นขา A_{1,2} แต่ถ้าบิต TOC₁ หรือ TOC₀ ใน TCR (Timer Control Register) ถูกเซตเป็น 1 ขา นี้ จะ เป็นขา TOUT

CKA₀/dREQ₀ - ระหว่างที่ RESET การทำงานของขานี้จะ เป็นขา CKA₀ แต่ถ้าบิต DM1 หรือ SM1 ใน DMA Mode Register (DMODE) ถูกเซตเป็น 1 ขา นี้ จะ เป็นขา DREQ

CKA1/TEND - ระหว่างที่ RESET การทำงานของขา^{นี้}จะเป็น CK1 แต่ถ้ายึด CKA1D ใน ASCII Control Register ch1 (CNTLA1) ถูกเซตเป็น 1 ขา^{นี้} จะทำงานเป็นขา TEND₀ ถ้ายึดนั้นมีค่าเป็น 0 ก็ทำงานเป็นขา CKA1

RXS/CTS - ระหว่างที่ RESET การทำงานของขา^{นี้}เป็น RXS แต่ถ้ายึด CTSIE ASCII ใน Status Register ch1 (STAT1) ถูกเซตเป็น 1 ขา^{นี้} จะทำงานเป็นขา CTS1 ถ้ายึดนั้นมีค่าเป็น 0 จะทำงานเป็นขา RXS

2.2.2.2 รีจิสเตอร์ภายในของ I/O

ในตัว HD64180 จะมีการจองเนื้อที่สำหรับตำแหน่งของ I/O 64 ไบต์ ซึ่งรีจิสเตอร์เหล่านี้ จะใช้สำหรับติดต่อกับโมดูล I/O ภายในต่าง (ASCII, CSI/O, PRT) และหน่วยควบคุมต่างๆ (DMAC, ส่วนรีเฟรช DRAM, ส่วนอินเทอร์รัฟ, ส่วนสร้างสภาวะรอ, (MMU)) เพื่อที่จะไม่สับสนในการอ้างตำแหน่ง I/O ภายนอก กับตำแหน่ง I/O ภายใน HD64180 จึงทำการแบ่งเนื้อที่ 64 ไบต์ ล่างสุดของเนื้อที่ I/O ทั้งหมด 64 กิโลไบต์

I/O Control Register (ICR)

ICR จะวางอยู่ที่ตำแหน่งของขั้นที่ I/O ภายใน ซึ่ง ICR จะทำหน้าที่เอ็นเนเบิล (Enable) หรือ ดิสเอเบิล (Disable) การใช้งานในโหมด IOSTOP

I/O Control Register (ICR : ตำแหน่ง I/O = 3FH)


บิต 7 6 5 4 3 2 1 0

IOA 7	IOA 6	IOSTP	-	-	-	-	-
-------	-------	-------	---	---	---	---	---

R/W R/W R/W

- IOA 7,6 : I/O Address Relocation (บิต 7,6)

จะเป็นตัวบ่งบอกตำแหน่งของ I/O ภายในที่เลือกใช้งาน ดังรูปที่ 2.2.2.2.1
สังเกตว่า 8 บิตบนของตำแหน่ง I/O ภายในจะเป็น 0 เสมอ ระหว่างที่ทำการ RESET
IOA 7 และ IOA 6 จะถูกเคลียร์ค่าเป็น 0



รูปที่ 2.2.2.2.1 การจัดวางตำแหน่งของ I/O ภายใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- IOSTP : IOSTOP Mode (บิต 5)

เป็นบิตที่ใช้สำหรับการเลือกใช้ในการทำงานโหมด IOSTOP ถ้าบิตนี้ถูกเซตค่าเป็น 1 ในกรณีปกติแล้วบิตนี้จะมีค่าเป็น 0 ระหว่างที่ทำการ RESET บิตนี้จะถูกเคลียร์ค่าเป็น 0

การจัดวางตำแหน่งของรีจิสเตอร์ภายในของ I/O

การจัดตำแหน่งต่างๆของรีจิสเตอร์ภายในของ I/O จะเป็นดังตารางที่ 2.2.2.2.1 ซึ่งตำแหน่งต่างๆจะอยู่ในขอบเขต 64 ไบต์ ซึ่งการระบุในช่วงใดขึ้นกับบิต IOA 6 และ IOA 7 ใน ICR



ตารางที่ 2.2.2.2.1 การจัดวางตำแหน่งของรีจิสเตอร์ภายในของ I/O (1)

	Register	Mnemonic	Address	
			Binary	Hexadecimal
ASCII	ASCII Control Register A Ch 0	CNTLA0	XX000000	00H
	ASCII Control Register A Ch 1	CNTLA1	XX000001	01H
	ASCII Control Register B Ch 0	CNTLB0	XX000010	02H
	ASCII Control Register B Ch 1	CNTLB1	XX000011	03H
	ASCII Status Register Ch 0	STAT0	XX000100	04H
	ASCII Status Register Ch 1	STAT1	XX000101	05H
	ASCII Transmit Data Register Ch 0	TDR0	XX000110	06H
	ASCII Transmit Data Register Ch 1	TDR1	XX000111	07H
	ASCII Receive Data Register Ch 0	RDR0	XX001000	08H
	ASCII Receive Data Register Ch 1	RDR1	XX001001	09H
CSI/O	CSI/O Control Register	CNTR	XX001010	0AH
	CSI/O Transmit/Receive Data Register	TRDR	XX001011	0BH
Timer	Timer Data Register Ch 0L	TMDROL	XX001100	0CH
	Timer Data Register Ch 0H	TMDROH	XX001101	0DH
	Reload Register Ch 0L	RLDROL	XX001110	0EH
	Reload Register Ch 0H	RLDROH	XX001111	0FH
	Timer Control Register	TCR	XX010000	10H
	Reserved		XX010001	11H
			}	}
			XX010011	13H
	Timer Data Register Ch 1L	TMDR1L	XX010100	14H
	Timer Data Register Ch 1H	TMDR1H	XX010101	15H
Reload Register Ch 1L	RLDR1L	XX010110	16H	
Reload Register Ch 1H	RLDR1H	XX010111	17H	
Others	Free Running Counter	FRC	XX011000	18H
	Reserved		XX011001	19H
			}	}
			XX011111	1FH

ตารางที่ 2.2.2.2.1 การจัดวางตำแหน่งรีจิสเตอร์ภายในของ I/O (2)

	Register	Mnemonic	Address	
			Binary	Hexadecimal
DMA	DMA Source Address Register Ch 0L	SAR0L	XX100000	20H
	DMA Source Address Register Ch 0H	SAR0H	XX100001	21H
	DMA Source Address Register Ch 0B	SAR0B	XX100010	22H
	DMA Destination Address Register Ch 0L	DAR0L	XX100011	23H
	DMA Destination Address Register Ch 0H	DAR0H	XX100100	24H
	DMA Destination Address Register Ch 0B	DAR0B	XX100101	25H
	DMA Byte Count Register Ch 0L	BCR0L	XX100110	26H
	DMA Byte Count Register Ch 0H	BCR0H	XX100111	27H
	DMA Memory Address Register Ch 1L	MAR1L	XX101000	28H
	DMA Memory Address Register Ch 1H	MAR1H	XX101001	29H
	DMA Memory Address Register Ch 1B	MAR1B	XX101010	2AH
	DMA I/O Address Register Ch 1L	IAR1L	XX101011	2BH
	DMA I/O Address Register Ch 1H	IAR1H	XX101100	2CH
	Reserved		XX101101	2DH
	DMA Byte Count Register Ch 1L	BCR1L	XX101110	2EH
	DMA Byte Count Register Ch 1H	BCR1H	XX101111	2FH
	DMA Status Register	DSTAT	XX110000	30H
	DMA Mode Register	DMODE	XX110001	31H
DMA/WAIT Control Register	DCNTL	XX110010	32H	
INT	IL Register (Interrupt Vector Low Register)	IL	XX110011	33H
	INT/TRAP Control Register	ITC	XX110100	34H
	Reserved		XX110101	35H

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.2.2.2.1 การจัดวางตำแหน่งรีจิสเตอร์ภายในของ I/O (3)

	Register	Mnemonic	Address	
			Binary	Hexadecimal
Refresh	Refresh Control Register	RCR	XX110110	36H
	Reserved		XX110111	37H
MMU	MMU Common Base Register	CBR	XX111000	38H
	MMU Bank Base Register	BBR	XX111001	39H
	MMU Common/Bank Area Register	CBAR	XX111010	3AH
I/O	Reserved		XX111011	3BH
			XX111101	3DH
	Operation Mode Control Register	OMCR	XX111110	3EH
	I/O Control Register	ICR	XX111111	3FH

การอ้างตำแหน่งเกี่ยวกับ I/O

เนื่องจากว่า รีจิสเตอร์ภายในของ I/O จะอยู่ในพื้นที่ของ I/O ทั้งหมด คือ อยู่ระหว่าง 0000A ถึง 00FFH ดังนั้นการอ้างตำแหน่งของรีจิสเตอร์ภายในของ I/O ส่วนหนึ่งเราจะอ้างโดยให้ 8 บิตบนเป็น 0 และจะใช้เพียง 8 บิตล่างแต่ในคำสั่งเกี่ยวกับ I/O ต่างๆ (OUT (m), A/IN A, (m) /OUTI /INT) เป็นต้น จะใช้การอ้างที่ 8 บิตบนของบัสแอดเดรสด้วย จึงทำให้ยากในการอ้างถึงรีจิสเตอร์ภายในของ I/O HD64180 จึงเพิ่มคำสั่งพิเศษขึ้นมาเพื่อใช้สำหรับติดต่อกับรีจิสเตอร์ภายในของ I/O โดยตรงนั้น ซึ่งจะบังคับให้ 8 บิตบนของ I/O เป็น 0 คำสั่งที่เพิ่มมาคือ INO, OUTO, OTIM, OTIMR, OTDM, OTDMR และ TSTIO

สิ่งที่น่าสังเกตอย่างหนึ่ง เมื่อมีการเขียนข้อมูลลงบนรีจิสเตอร์ภายในของ I/O ก็จะมีสัญญาณการเขียน I/O เหมือนกัน เกิดขึ้นที่บัสภายนอก ซึ่งเป็นการแสดงไซเคิลของการเขียนภายใน ยกตัวอย่างว่า ถ้าการติดต่อกับภายนอกไม่มีสภาวะรอแล้ว ไซเคิลการอ่าน

จาก I/O ภายในจะเหมือนกับไซเคิลการอ่าน I/O จากภายนอก แต่อย่างไรก็ตามก็มีไซเคิลการอ่านข้อมูลจากภายนอกเข้ามา

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ตามปกติแล้ว ตำแหน่งของ I/O ภายนอกจะหลีกเลี่ยงการทับซ้อน (Overlap) กับ ตำแหน่งของ I/O ภายในเพื่อป้องกันความสับสน

2.2.2.3 ส่วนจัดการหน่วยความจำ (Memory Mangement Unit หรือ MMU)

ส่วนนี้จะป็นหน่วยความจำขนาด 64 กิโลไบต์บน CPU (จาก 0000H ถึง FFFFH) ให้เพิ่มขึ้นได้ถึง 512 กิโลไบต์ (00000H ถึง 7FFFFFFH) หรือเป็น 1 เมกกะไบต์ (จาก 00000H ถึง FFFFFFFH) ได้

2.2.2.3.1 พื้นที่โลจิคัลแอดเดรส(Logical Address Space)

พื้นที่โลจิคัลแอดเดรส 64 กิโลไบต์บน CPU จะแบ่งเป็น 3 ส่วน เป็น Common Area 0 , Bank Area และ Common Area 1 ดังรูปที่ 2.2.2.3.1เป็นการแสดงการจัดวางหน่วยความจำแบบต่าง ๆ




รูปที่ 2.2.2.3.1 ตัวอย่างการจัดวางพื้นที่โลจิคัลบน CPU

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอญูญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2.3.2 การแปลงโลจิคัลแอดเดรส (Logical Address) เป็น
ฟิสิกัลแอดเดรส (Physical Address)

รูปที่ 2.2.2.3.2 แสดงตัวอย่างของการขยายโลจิคัลแอดเดรส 3 ส่วน เพื่อทำ
เป็นฟิสิกัลแอดเดรส 512 กิโลไบต์ (1 เมกกะไบต์) จุดที่สำคัญของการขยายนี้ก็คือ ใน
ส่วนของ Common Area และ Bank Area สามารถใช้ทับซ้อน (Overlap) กัน และ
ส่วน Common Area 1 และ Bank Area สามารถที่จะอ้างหน่วยความจำใหม่ได้ (ภายใน
ขอบเขต 4 กิโลไบต์ของฟิสิกัลแอดเดรส) ถ้ามี Common Area 0 จะใช้ส่วนนี้เป็นจุด
ล่างสุดหน่วยความจำ คือ 00000H การขยายก็ทำโดยนำตำแหน่งของหน่วยความจำรวมกับ
ฐาน (Base) ของส่วนต่างๆ




รูปที่ 2.2.2.3.2 ตัวอย่างการขยายหน่วยความจำบน CPU เพื่อใช้งาน 512 กิโลไบต์

2.2.2.3.3 บล็อกไดอะแกรมของ MMU

รูปที่ 2.2.2.3.3 แสดงบล็อกสัญญาณของ MMU ซึ่งแปลงจาก 16 บิตแอดเดรส
(64 กิโลไบต์) ทางโลจิคัล ไปเป็น 19 บิตแอดเดรส (512 กิโลไบต์) หรือ แบบ 20

บิตแอดเดรส (1 เมกกะไบต์) ทางฟิสิกัล

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2.2.3.3 บล็อกไดอะแกรมของ MMU

การแปลงหน่วยความจำจะขึ้นอยู่กับชนิดไซเคิลของ CPU ต่างๆ ดังนี้


1. ไซเคิลเกี่ยวกับหน่วยความจำ

การแปลงหน่วยความจำจะเกิดขึ้นในทุกๆ การติดต่อข้อมูลกับหน่วยความจำรวมไปถึงการเฟรชคำสั่งและตัวดำเนินการ (Operand) การอ่านหรือการเขียนหน่วยความจำ การเฟรชอินเทอร์รัพเวกเตอร์ และการเริ่มต้นทำงานรูทีนการอินเทอร์รัพ

2. ไซเคิลเกี่ยวกับ I/O

ในการกระทำเกี่ยวกับไซเคิลของ I/O จะไม่มีการแปลงหน่วยความจำ การอ้างหน่วยความจำของ I/O จะใช้บัสแอดเดรส 16 เส้นโดยตรงจาก CPU ส่วน 3 บิตบน (A₁₆ - A₁₈ (A₁₉)) จะเป็น 0 ระหว่างไซเคิลของ I/O

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2.2.3.4 การแปลงหน่วยความจำของ I/O

3. ไชเคิลเกี่ยวกับ DMA

เมื่อมีการทำ DMA ตัว DMAC จะใช้สกายนอกอยู่แล้ว เราจึงไม่จำเป็นต้องมีการแปลงเพื่อขยายหน่วยความจำ รีจิสเตอร์ขนาด 19 บิต หรือ 20 บิต ในตัว DMAC จะติดต่อดโดยตรงกับบัสที่ใช้งาน (A0 - A18 (A19))

2.2.2.3.4 รีจิสเตอร์ต่าง ๆ ของ MMU

ส่วน MMU จะมีรีจิสเตอร์ 3 ตัวซึ่งใช้งานเกี่ยวกับหน่วยความจำ

1. MMU Common / Bank Area Register (CBAR)
2. MMU Common Base Register (CBR)
3. MMU Bank Base Area (BBR)


CBAR ใช้ระบุการจัดเรียงหน่วยความจำทางโลจิคัล ขณะที่ CBR และ BBR ใช้ในการอ้างตำแหน่งซึ่งเป็นฐานของพื้นที่ในส่วนนั้นๆ

CBAR ยังแยกเป็นส่วนย่อยอีกคือ ส่วน CA (Common Area) ซึ่งใช้เป็นตำแหน่งเริ่มต้นของ Common Area 1 (ส่วนด้านบน) หรือเป็นจุดสิ้นสุดของ Bank Area


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ส่วน BA (Base Area) จะเป็นจุดเริ่มต้นของ Bank Area หรือเป็นจุดสิ้นสุดของ Common Area 0 (พื้นที่ด้านล่าง)

ตัว CA และ BA สามารถที่จะโปรแกรมให้มีค่าเท่าไรก็ได้ภายใน 64 กิโลไบต์ โดยมีข้อจำกัดอยู่แต่เพียงว่า (CA จะต้องมากกว่าค่า BA) รูปที่ 2.2.2.3.5 แสดงตัวอย่างการจัดเรียงหน่วยความจำทางโลจิคัล โดยการกำหนดจาก CA และ BA และรูปที่ 2.2.2.3.6 แสดงการกำหนดค่าในรีจิสเตอร์



รูปที่ 2.2.2.3.5 การจัดเรียงหน่วยความจำทางโลจิคัล



รูปที่ 2.2.2.3.6 แสดงการกำหนดค่าในรีจิสเตอร์สำหรับการจัดหน่วยความจำทางโลจิคัล

คำอธิบายเกี่ยวกับรีจิสเตอร์ของ MMU

MMU Common / Bank Area Register (CBAR)

CBAR เป็นรีจิสเตอร์ขนาด 8 บิต ใช้สำหรับกำหนดขอบเขตของพื้นที่ต่างๆ ทางโลจิคัล ซึ่งแบ่งเป็น 3 พื้นที่ Common Area 0 ,Bank Area และ Common Area 1

MMU Common / Bank Area Register (CBAR : ตำแหน่ง I/O = 3AH)

บิต 7 6 5 4 3 2 1 0

CA 3	CA 2	CA 1	CA 0	BA 3	BA 2	BA 1	BA 0
------	------	------	------	------	------	------	------

- CA0-CA3 (บิท 4 - 7)

เป็นส่วนสำหรับระบุขอบเขตล่างของ Common Area 1 เมื่อมีการ RESET ทุกบิตของ CA เป็น 1

- BA0-BA3 (บิท 0 - 3)

เป็นส่วนสำหรับระบุขอบเขตล่างของ Bank Area เมื่อมีการ RESET ทุกบิตของ BA จะเป็น 0

MMU Common Base Area Register (CBR)

CBR ใช้ระบบเบสแอดเดรส (Base Address) ในการสร้างฟลิกคัลแอดเดรส ขนาด 19บิต (20บิต) สำหรับติดต่อ Common Area 1 เมื่อมีการ RESET ทุกบิตของ CBR จะเป็น 0

MMU Common Base Register (CBR : ตำแหน่ง I/O = 38H)

บิต 7 6 5 4 3 2 1 0

CB7	CB6	CB5	CB4	CB3	CB2	CB1	CB0
-----	-----	-----	-----	-----	-----	-----	-----

R/W R/W R/W R/W R/W R/W R/W R/W

MMU Bank Base Register (BBR)

BBR ใช้ระบบเบสแอดเดรส (Base Address) ในการสร้างฟลิกคัลแอดเดรสขนาด

19บิต (20บิต) สำหรับติดต่อ Base Area เมื่อมีการ RESET ทุกบิตของ BBR จะเป็น 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MMU Bank Base Area (BBR : ตำแหน่ง I/O = 39H)

บิต 7 6 5 4 3 2 1 0

BB7	BB6	BB5	BB4	BB3	BB2	BB1	BB0
-----	-----	-----	-----	-----	-----	-----	-----

R/W R/W R/W R/W R/W R/W R/W R/W

2.2.2.3.5 การแปลงเป็น ฟิสิกัลแอดเดรส(Physical address Translation)


รูปที่ 2.2.2.3.7 แสดงการแปลงเป็นฟิสิกัลแอดเดรส ซึ่งใช้รีจิสเตอร์ที่เกี่ยวข้อง 3 ตัว คือ (BAR , CBR , BBR) MMU จะตรวจสอบว่าจะติดต่อกับโลจิกัลแอดเดรสส่วนใดจาก CBAR โดยที่จะนำ เบสแอดเดรส (Base address) 7 บิต รวม 4 บิตบนของโลจิกัลแอดเดรส (Logical Address) ก็จะได้ ฟิสิกัลแอดเดรส 19 บิต (20บิต) ค่าใน CBR จะใช้เป็นเบสแอดเดรสของส่วน Common Area 1 ส่วน Common Area 0 จะใช้เบสแอดเดรสที่ 00000 H รูปที่ 2.2.2.3.7 จะแสดงการแปลงจากโลจิกัลแอดเดรส (Logical Address) เป็น ฟิสิกัลแอดเดรส (Physical Address)

2.2.2.3.6 MMU และการ RESET

ระหว่างที่ทำการ RESET ทุกบิตของ CA จะเป็น 1 หมด ส่วน BA จะเป็น 0 ใน CBAR ส่วน CBR และ BBR จะเป็น 0 หมดทุกบิต เพราะฉะนั้นหลังการ RESET เราสามารถอ้างตำแหน่งบน CPU ได้โดยตรงกับตำแหน่งที่ได้ใช้งานจริงๆ สำหรับ 64

กิโลไบต์แรก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.2.2.3.7 การสร้างฟิสิกัลแอดเดรส (Physical Address Generation)

2.2.2.3.7 เวลาของการติดต่อรีจิสเตอร์ของ MMU

เมื่อข้อมูลถูกเขียนไปที่ CBAR , CBR หรือ BBR ค่าที่เขียนใหม่จะมีผลทันทีตาม
ไซเคิลการเขียน I/O

การเขียนโปรแกรมควรแน่ใจว่า การทำงานของ CPU ไม่ถูกรบกวน เทคนิคง่ายๆ
อันหนึ่ง ก็คือ ควรวางรoutines โปรแกรมเกี่ยวกับ MMU ทั้งหมด ไว้ในส่วน Common Area
ที่สามารถใช้งานได้ตลอด


2.2.2.4 ส่วนอินเทอร์เฟซการสื่อสารข้อมูลอนุกรมแบบอะซิงโครนัส (ASYNCHRONOUS SERIAL COMMUNICATION INTERFACE หรือ ASCII)

ใน HD64180 มีส่วน ASCII ซึ่งทำหน้าที่ติดต่อสื่อสารข้อมูลอนุกรม 2 แชนแนล ณ. ซึ่งทั้ง 2 แชนแนลสามารถที่จะรับส่งข้อมูลได้ในแต่ละแชนแนล และสามารถใช้งานได้หลายแบบตามมาตรฐานทาง UART (Universal Asynchronous Receiver Transmitter) รวมทั้งมาตรฐาน SCI (Serial communication Interface)

ฟังก์ชันต่างๆของ ASCII ในแต่ละแชนแนลสามารถโปรแกรมแยกกันอย่างอิสระ ซึ่งมีดังต่อไปนี้

- การติดต่อสื่อสารแบบทั้งส่งและรับ (Full Duplex)
- ความยาวข้อมูลเป็นแบบ 7 บิต หรือ 8 บิต
- บิตที่ 9 เป็นบิตควบคุมในการใช้งานสื่อสารระหว่างหน่วยประมวลผลหลายหน่วย (Multiprocessor)
- 1 หรือ 2 บิตหยุด (Stop bits)
- การตรวจสอบพาริตี (Parity) ทั้งแบบคี่, คู่ หรือ แบบไม่มีการตรวจสอบ
- การป้องกันความผิดพลาดโดยการตรวจสอบพาริตี, โอเวอร์รัน (Overrun) และเฟรมข้อมูล (Frame)
- สามารถโปรแกรมอัตราไบต (Baud Rate) ทั้งโหมด ทาร 16 หรือ ทาร 64 จากสัญญาณนาฬิกาของ CPU เช่น ถ้า $f_c = 6.144 \text{ MHz}$ ความเร็วในการส่งจะเท่ากับ 38.4 kbit ต่อ วินาที
- สัญญาณควบคุมโมเด็ม
 - แชนแนล 0 มี DCD₀, CTS₀ และ RTS₀
 - แชนแนล 1 มี CTS₁
- สามารถโปรแกรมให้ยอม (Enable) หรือ ห้าม (Disable) การใช้งานได้
- สามารถทำงานร่วมกับ DMAC

2.2.2.4.1 บล็อกไดอะแกรมของ ASCII



รูปที่ 2.2.2.4.1 บล็อกไดอะแกรมของ ASCII

2.2.2.4.2 รายละเอียดรีจิสเตอร์ต่างๆของ ASCII

ASCII Transmit Shift Register 0 , 1 (TSR 0 , 1)

รีจิสเตอร์นี้จะรับข้อมูลจาก TDR (Transmit Data Register) และข้อมูลจะถูก
เลื่อนไปเพื่อส่งออกที่ขา TXA เมื่อการส่งข้อมูลเสร็จเรียบร้อยแล้ว ไบท์ต่อไปก็จะถูกใส่เข้า
ไปใน TRS แล้วทำการส่งข้อมูลออกไป ถ้าไม่มีข้อมูลต่อไปจะส่ง TSR จะส่งระดับสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการสงวนสิทธิ์ในเนื้อหา ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ASCII Transmit Data Register 0 , 1 (TDR 0 , 1 : ตำแหน่ง I/O = 06H , 07H)

ข้อมูลใน TDR จะถูกส่งไปที่ TSR ทันทีที่ TSR ว่าง ข้อมูลจะถูกเขียนไปที่ TSR ขณะกำลังส่งข้อมูลออกไป ดังนั้นตัวส่งของ ASCII จะมีบัพเฟอร์ถึง 2 ตัว ข้อมูลสามารถที่ถูกรอ่านหรือเขียนกับ TDR ได้ ถ้าข้อมูลถูกอ่านจาก TDR การทำงานในการส่งข้อมูลจะไม่มีผลกระทบจากการทำงานของกรอ่านนี้

ASCII Receive Shift Register 0 , 1 (RSR 0 , 1)

รีจิสเตอร์นี้จะทำการเลื่อนข้อมูลเข้ามาจากขา RXA เมื่อรีจิสเตอร์เต็ม ข้อมูลจะถูกส่งต่อไปยัง RDR (ASCII Receiver Data Register) ถ้า RDR ว่าง แต่ถ้า RDR ไม่ว่างเมื่อมีการรับข้อมูลใหม่เข้ามา จะเกิดความผิดพลาดโอเวอร์รัน (Overrun) รีจิสเตอร์นี้ไม่สามารถโปรแกรมได้

ASCII Receiver Data Register 0 , 1 (RDR 0 , 1 : ตำแหน่ง I/O = 08H , 09H)

ข้อมูลที่รับเข้ามาจากขา RXA จะนำมาเก็บไว้ที่ RSR หลังจากนั้นจะมีการส่งข้อมูลไปที่ RDR โดยอัตโนมัติถ้า RDR ว่าง ดังนั้นจะเห็นว่ากรรับของ ASCII จะมีบัพเฟอร์ถึง 2 ตัว

ASCII RDR เป็นรีจิสเตอร์สำหรับอ่านอย่างเดียว อย่างไรก็ตามถ้าบิต RDRF = 0 ข้อมูลสามารถเขียนไปที่ ASCII RDR ได้

ASCII Status Register 0 , 1 (STAT 0 , 1)

รีจิสเตอร์นี้จะแสดงผลการสื่อสารข้อมูลของ ASCII , ความผิดพลาดและสภาวะของสัญญาณควบคุมต่างๆ และยังสามรถกำหนดกรใช้กรอินเทอร์รัพสำหรับ ASCII ได้ด้วย

ASCII Status Register 0 (STAT 0 : ตำแหน่ง I/O = 04H)

บิต 7 6 5 4 3 2 1 0

RDRF	OVRN	PE	FE	RIE	DED _n	TDRE	TIE
------	------	----	----	-----	------------------	------	-----

R R R R R/W R R R/W

ASCII Status Register 1 (STAT 1 : I/O Address = 05H)

บิต 7 6 5 4 3 2 1 0

RDRF	OVRN	PE	FE	RIE	CTSIE	TDRE	TIE
------	------	----	----	-----	-------	------	-----

R R R R R/W R/W R R/W

- RDRF : Receiver Data Register Full (บิต 7)

บิต RDRF จะถูกเซตเป็น 1 เมื่อข้อมูลถูกไหลตลัดใส่ใน RDR ขณะที่เกิดความผิดพลาดเกี่ยวกับเฟรม หรือ พาริตี ค่า RDRF ก็ยังคงค่าเดิม และข้อมูลก็จะถูกไหลตลัดใส่ RDR เหมือนเดิม บิต RDRF จะถูกเคลียร์ค่าเป็น 0 เมื่อมีการอ่านค่าจาก RDR หรือเมื่อ DCD₀ เป็น HIGH หรือ อยู่ในโหมด IOSTOP และ ระหว่างการ RESET

- OVRN : Overrun error (บิต 6)

บิต OVRN จะถูกเซตเป็น 1 เมื่อ RDR เต็ม และ RDR เต็ม บิต OVRN จะถูกเคลียร์เป็น 0 เมื่อบิต EFR (Error Flag Reset) ของรีจิสเตอร์ CNTLA มีค่าเป็น 0 หรือเมื่อบิต DCD₀ เป็น HIGH หรืออยู่ในโหมด IOSTOP และระหว่างการ RESET

- PE : Parity Error (บิต 5)

บิต PE จะถูกเซตเป็น 1 เมื่อมีการตรวจสอบพบความผิดพลาดของพาริตีของข้อมูลที่รับเข้ามา บิต PE จะถูกเคลียร์ค่าเป็น 0 เมื่อบิต EFR (Error Flag Reset) ของรีจิสเตอร์ CNTLA มีค่าเป็น 0 หรือเมื่อบิต DCD₀ เป็น HIGH หรืออยู่ในโหมด IOSTOP และระหว่างการ RESET

- FE : Framing Error (บิต 4)

ถ้าข้อมูลที่รับเข้ามาไม่มีบิตหยุด (Stop bit) (เช่น อาจเป็น 0 หรือ 1) บิต FE จะถูกเซตค่าเป็น 1 บิต FE จะถูกเคลียร์ค่าเป็น 0 เมื่อบิต EFR (Error Flag Reset) ของรีจิสเตอร์ CNTLA มีค่าเป็น 0 หรือเมื่อ DCD₀ เป็น HIGH หรืออยู่ในโหมด IOSTOP และระหว่างการ RESET

- RIE : Receiver Interrupt Enable (บิต 3)

บิต RIE ถ้าโปรแกรมให้มามีค่าเป็น 1 จะหมายถึงการยอมให้มีการอินเทอร์รัพเพื่อขอรับข้อมูลเมื่อบิต RIE ถูกเซตค่าเป็น 1 แล้วแฟล็กต่างๆคือ RDRF , OVRN , PE และ FE มีค่าเป็น 1 แล้วจะมีการสร้างสัญญาณ เพื่อขออินเทอร์รัพในการรับข้อมูลสำหรับแชนแนล 0 การอินเทอร์รัพจะเกิดขึ้นเมื่อมีการเปลี่ยนแปลงสัญญาณ DCD₀ จาก LOW ไปเป็น HIGH

ขณะทำการ RESET บิต RIE จะถูกเคลียร์เป็น 0

- DCD₀ : Data Carrier Detect (บิต 2 STAT0)

บิต DCD₀ จะถูกเซตเป็น 1 เมื่อสัญญาณขา DCD₀ เป็น HIGH และจะถูกเคลียร์เป็น 0 เมื่อมีการเปลี่ยนแปลงสัญญาณจาก HIGH เป็น LOW หรือ ระหว่างการ RESET เมื่อบิต DCD₀ = 1 ส่วนรับข้อมูลจะถูกรีเซตสถานะและจะห้ามไม่ให้มีการรับข้อมูล

- CTS1E : Channel 1 CTS Enable (บิต 2 STAT 1)

สัญญาณ CTS1 ใช้ขาสัญญาณร่วมกัน (multiplex) กับสัญญาณ RXS สำหรับ CSI/O บิต CTS1E ถ้ามีการโปรแกรมเป็น 1 หมายถึงการเลือกให้ขาสัญญาณในฟังก์ชัน CTS1 และถ้ามีการโปรแกรมเป็น 0 หมายถึงการเลือกใช้ในฟังก์ชัน RXS

- TDRE : Transmit Data Register Empty (บิต 1)

ถ้าบิต TDRE = 1 จะแสดงว่ารีจิสเตอร์ TDR ว่าง และข้อมูลไบต์ต่อไปสามารถส่งไปที่ TDR ได้ หลังจากส่งข้อมูลไปที่ TDR แล้ว บิต TDRE จะถูกเคลียร์ค่าเป็น 0 จนกระทั่ง ASCII ส่งข้อมูลจาก TDR ไปที่ TSR แล้ว บิต TDRE จึงจะกลับมาเป็น 1 อีกครั้งหนึ่ง บิต TDRE ถูกเซตเป็น 1 ในกรณีที่ทำงานในโหมด IOSTOP หรือระหว่าง RESET บิต TDRE จะเป็น 0 เมื่อสัญญาณ CTS เป็น HIGH

- TIE : Transmit Interrupt Enable (บิต 0)

การเซตค่าบิต TIE เป็น 1 เพื่อยอมให้มีการร้องขอการอินเทอร์รัพสำหรับการส่งข้อมูล ถ้าบิต TIE = 1 และ บิต TDRE = 1 การขออินเทอร์รัพสำหรับการส่งข้อมูลจะเกิดขึ้น บิต TIE จะถูกเคลียร์เป็น 0 ระหว่างการ RESET


ASCII Control Register AO , 1 (CNTL AO , 1)

ASCII แต่ละแชนแนลจะมีโหมดในการทำงานหลายโหมด โดยใช้รีจิสเตอร์นี้เป็น


ส่วนควบคุม เช่น การยอมให้มีการรับส่ง , รูปแบบของข้อมูล (Data Format) และ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาค้นคว้าเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การติดต่อสื่อสารระหว่างหลายๆโปรเซสเซอร์ (Multiprocessor Communication)

ASCII Control Register A0 (CNTL A0 : ตำแหน่ง I/O = 00H)



ASCII Control Register A1 (CNTL A1 : ตำแหน่ง I/O = 01H)



- MPE : Multiprocessor Mode Enable (บิต 7)

ASCII มีโหมดสำหรับสื่อสารแบบ มัลติโพรเซสเซอร์ (Multiprocessor Communication) ซึ่งมีบิตพิเศษทำหน้าที่เลือกรูปแบบการติดต่อ ถ้าบิต MP ใน CNTLB ถูกเซตเป็น 1 จะสามารถเลือกรูปแบบข้อมูลได้ ถ้าบิต MP ใน CNTBL เป็น 0 จะไม่สามารถเลือกโหมดได้ ส่วนบิต MPE ถ้าถูกเซตเป็น 1 ข้อมูลไบต์ที่รับมา จะต้องมีบิต MPB (Multiprocessor Bit) เป็น 1 เท่านั้น ซึ่งมีผลกับการตรวจสอบข้อผิดพลาด (แฟล็ก RDRF และ Error) ถ้าบิต MPB เป็น 0 จะไม่สนใจข้อมูลไบต์อื่นๆ ถ้าบิต MPE มีค่าเป็น 0 ข้อมูลทุกไบต์ (ยกเว้นบิต MPB) จะมีผลกับ บิต RDRF และ แฟล็ก Error ระหว่างการ RESET บิตนี้ จะถูกเคลียร์เป็น 0

- RE : Receiver Enable (บิต 6)

เมื่อบิต RE ถูกเซตค่าเป็น 1 หมายถึงการยอมให้ตัวรับของ ASCII รับข้อมูลได้เมื่อ RE มีค่าเป็น 0 จะเป็นการห้ามการรับข้อมูลและการรับข้อมูลที่กำลังทำอยู่จะถูกอินเทอร์รัทอย่างใดก็ตาม บิต RDRF และแฟล็กที่แสดงความผิดพลาด และข้อมูลเดิมในรีจิสเตอร์จะคงค่าเดิมไว้

บิต RE จะถูกเคลียร์เป็น 0 เมื่ออยู่ในโหมด IOSTOP และระหว่าง RESET

- TE : Transmit Enable (บิต 5)

เมื่อบิต TE ถูกเซตค่าเป็น 1 หมายถึงการยอมให้ตัวส่งของ ASCII ส่งข้อมูลได้ เมื่อ TE มีค่าเป็น 0 จะเป็นการห้ามการส่งข้อมูลและการส่งข้อมูลที่กำลังทำงานอยู่จะถูกอินเทอร์รัทอย่างใดก็ตาม บิต TDRE และข้อมูลเดิมในรีจิสเตอร์จะคงค่าเดิมไว้

บิต TE จะถูกเคลียร์เป็น 0 เมื่ออยู่ในโหมด IOSTOP และระหว่าง RESET

- RTS₀ : Request To Send Channel 0 (บิต 4 ใน CNTL A0)

เมื่อมีการเซตบิต RTS₀ เป็น 0 สัญญาณ RTS₀ จะเป็น LOW และเมื่อบิต RTS₀ เป็น 1 สัญญาณเอาท์พุทขา RTS₀ จะเป็น HIGH และขณะทำการ RESET เอาท์พุทบิต RTS₀ จะถูกเซตค่าเป็น 1

- CKA1D : CKA1 Clock Disable (บิตใน CNTL A1)

เมื่อมีการเซตบิต CKA1D เป็น 1 จะแสดงถึงขาสัญญาณ CKA1/TEND₀ ซึ่งทำหน้าที่เป็นสัญญาณ TEND₀ เมื่อมีการเคลียร์ บิต CKA1D เป็น 0 ขาสัญญาณนี้จะถูกใช้เป็นสัญญาณ CKA1 ซึ่งเป็นขาสัญญาณนาฬิกาติดต่อกับภายนอกเช่นแอสสัญญาณที่ 1 ขณะทำการ RESET บิต CKA1D จะถูกเคลียร์ค่าเป็น 0

- MPBR/EFR : Multiprocessor Bit Receiver Error Flag Reset (บิต 3)

เมื่อบิต MP ใน CNTLB = 1 เมื่อมีการอ่านบิต MPBR จะเก็บค่าบิตของ MPB สำหรับการทํางานครั้งล่าสุด ถ้าบิตนี้ถูกเขียนด้วย 0 จะทำให้ทํางานในฟังก์ชัน EFR เพื่อจะเคลียร์ค่าของแฟล็กแสดงความผิดพลาดทั้งหมด (OVRN , FE และ PE) ให้เป็น 0 ระหว่างการ RESET บิต MPBR/EFR จะไม่สามารถกำหนดค่าได้ (อาจเป็น 1 หรือ 0 ก็ได้)

- MOD 2 , 1 , 0 : ASCII Data Format Mode 2, 1 , 0 (บิต 2 - 0)

บิตเหล่านี้สามารถโปรแกรม	รูปแบบของข้อมูลได้ดังนี้
MOD 2 = 0	ข้อมูล 7 บิต
= 1	ข้อมูล 8 บิต
MOD 1 = 0	ไม่มีพาริตี (No Parity)
= 1	ตรวจสอบพาริตี
MOD 0 = 0	1 บิตหยุด (Stop Bit)
= 1	2 บิตหยุด (Stop Bits)

เอกสารนี้เป็นเอกสารลับของรัฐบาลไทย การเปิดเผยข้อมูลจะมาจากข้อกำหนดของบิตทั้ง 3 ตามตาราง 2.2.2.4.1 โยชนด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.2.2.4.1 แสดงรูปแบบของข้อมูลจากการกำหนดค่าบิต MOD0 , 1 , 2

MOD2	MOD1	MOD0	Data Format
0	0	0	Start + 7 bit data + 1 stop
0	0	1	Start + 7 bit data + 2 stop
0	1	0	Start + 7 bit data + parity + 1 stop
0	1	1	Start + 7 bit data + parity + 2 stop
1	0	0	Start + 8 bit data + 1 stop
1	0	1	Start + 8 bit data + 2 stop
1	1	0	Start + 8 bit data + parity + 1 stop
1	1	1	Start + 8 bit data + parity + 2 stop

ASCII Control Register B0 , 1 (CNTL B0, 1)

รีจิสเตอร์ CNTL B0 , 1 จะใช้สำหรับการเซตรูปแบบการใช้งานมัลติโปรเซสเซอร์ , เซตการตรวจสอบพาริตี และ การกำหนดอัตราการส่งข้อมูล (Baud Rate)

ASCII Control Register B0 (CNTL B0 : ตำแหน่ง I/O = 02H)

ASCII Control Register B1 (CNTL B1 : ตำแหน่ง I/O = 03H)

บิต 7 6 5 4 3 2 1 0

MPBT	MP	CTS/ PS	PEO	DR	SS2	SS1	SS0
------	----	------------	-----	----	-----	-----	-----

R/W R/W R/W R/W R/W R/W R/W R/W

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- MPBT : Multiprocessor Bit Transmit (บิต 7)

เมื่อมีการเลือกการติดต่อ แบบมัลติโพรเซสเซอร์ (Multiprocessor) คือ เซตบิต MP = 1 บิต MPBT ใช้ในการระบุค่าบิตข้อมูลของ MPB ที่จะทำการส่ง ถ้าบิต MPBT = 1 ฉะนั้น MPB = 1 จะถูกส่งออกไป ถ้า MPBT = 0 จะถูกส่งออกไป ขณะทำการ RESET สภาวะของบิต MPBT จะไม่สามารถกำหนดได้ว่าเป็นเช่นไร

- MP : Multiprocessor Mode (บิต 6)

เมื่อบิต MP ถูกเซตเป็น 1 หมายถึง การใช้งานมัลติโพรเซสเซอร์ ซึ่งมีรูปแบบของ ข้อมูลโดยกำหนดจาก บิต MOD 2 (ระบุจำนวนบิตข้อมูล) และบิต MOD 0 (จำนวนของ บิตหยุด) ในรีจิสเตอร์ CNTL A รูปแบบของข้อมูลจะเป็นดังนี้

บิตเริ่ม (Start Bit) + 7 หรือ 8 บิตข้อมูล + บิต MPB + 1 หรือ 2 บิต หยุด

ในการใช้งานสื่อสารมัลติโพรเซสเซอร์ (MP = 1) จะไม่มีการกำหนดการตรวจสอบพาริตี ขณะ RESET บิต MP จะถูกเคลียร์ค่าเป็น 0

- CTS/PS : Clear To Send / Prescale (บิต 5)

เมื่อส่งข้อมูลบิตนี้จะแสดงสถานะของสัญญาณ CTS ที่รับเข้ามาเพื่อควบคุมถ้าขา CTS เป็น HIGH บิต CTS/PS จะเป็น 1 ถ้าขาสัญญาณ CTS เป็น 1 บิต TDRE จะเป็น 0 (TRD เต็มอยู่) หมายถึงห้ามส่งข้อมูลออก สำหรับแขนแนลสัญญาณที่ 1 สัญญาณ CTS ที่รับเข้ามา จะใช้ขาร่วมกันกับขา RXS (Clocked Serial Receive Data) ดังนั้น บิต CTS/PS จะมีผลเฉพาะการอ่านถ้าบิต CTS1E = 1 เท่านั้นและขาสัญญาณ CTS1/RXS จะถูกเลือกใช้เพื่อทำหน้าที่เป็นขาสัญญาณ CTS การ RESET จะไม่มีผลต่อบิต CTS/PS

เมื่อรับข้อมูลบิต CTS/RXS จะระบุอัตราส่วนเริ่มต้นการสร้างอัตราการรับข้อมูล (Buad Rate) ถ้าบิต CTS/PS ถูกเซตเป็น 1 สัญญาณนาฬิกาของระบบ (0) จะถูกนำมา สเกลลง 30 เท่า ถ้าบิต CTS/PS มีค่าเป็น 0 สัญญาณนาฬิกาของระบบจะถูกนำมาสเกล ลง 10 เท่า ขณะทำการ RESET บิต CTS/PS จะเป็น 0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- PEO : Parity Even Odd (บิต 4)

บิต PEO จะเป็นการเลือกการตรวจสอบพาริตีคู่หรือคี่ ถ้าบิต PEO เป็น 0 จะเป็นการเลือกพาริตีคู่ ถ้าบิต PEO เป็น 1 จะเป็นการเลือกพาริตี (Odd Parity) ขณะทำการ RESET บิต PEO จะเป็น 0

- DR : Divide Ratio (บิต 3)

บิต DR ระบุตัวหารเพื่อสร้างอัตราการรับส่งข้อมูล (Buad Rate) ถ้าบิต DR เป็น 1 จะใช้ 64 เป็นตัวหาร ซึ่งจะหารจากสัญญาณนาฬิกาของการสุ่ม (Data Sampling Clock) ทำให้เกิดอัตราการสุ่มขึ้น (SanpIing Rate) ขณะ RESET บิต DR จะเป็น 0

- SS 2, 1, 0 : Source / Speed Select 2, 1, 0 (บิต 2, 1, 0)

บิตเหล่านี้จะระบุตัวหารตัวสุดท้ายเพื่อสร้างอัตราการรับส่งข้อมูล เพื่อทำการรับส่งข้อมูลจริงๆ รายละเอียดตามตารางที่ 2.2.2.4.2

ตารางที่ 2.2.2.4.2 แสดงถึงอัตราส่วนการหาร

SS 2	SS 1	SS 0	อัตราส่วนการหาร
0	0	0	/1
0	0	1	/2
0	1	0	/4
0	1	1	/8
1	0	0	/16
1	0	1	/32
1	1	0	/64
1	1	1	สัญญาณนาฬิกา ภายนอก (External Clock)

ขาสัญญาณ CKA_0 และ CKA_1 ของ ASCII เป็นขาที่ใช้ร่วมกัน (Multiplex) กับขาสัญญาณ $DREQ_0$ และ $TEND_0$ ของ DMAC ระหว่างการ RESET ขาสัญญาณเหล่านี้ จะทำงานในฟังก์ชันเป็นสัญญาณนาฬิกาของข้อมูล (รับเข้ามาใน HD 64180) แต่ถ้าบิต s_0 , s_1 , s_2 ได้รับการโปรแกรมให้มีค่าเป็น 1 ขาสัญญาณเหล่านี้ จะทำงานฟังก์ชันเป็นสัญญาณนาฬิกาของข้อมูล (ส่งออกจาก HD64180) อย่างไรก็ตาม ถ้า DMAC แชนแนลที่ 0 ได้รับการระบุให้ทำงานเพื่อการถ่ายโอนข้อมูลแล้ว ก็จะไม่ต้องคำนึงถึงการเซตค่าของบิต ss_2 , ss_1 , ss_0 และถ้าบิต $CKA1D$ ในรีจิสเตอร์ CMTLA มีค่าเป็น 1 แล้ว ขาสัญญาณ $CKA_1/TEND_0$ จะทำหน้าที่เป็นขาสัญญาณ $TEND_0$ เพื่อทำงานในฟังก์ชันของ

DMA โดยไม่ต้องคำนึงถึงการเซตค่าของบิต ss_2 , ss_1 , ss_0 เลย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

อัตราการรับส่งข้อมูล (Baud Rate) และการกำหนดค่าของบิตต่างๆได้
แสดงดังตารางที่ 2.2.2.4.3

ตารางที่ 2.2.2.4.3 รายละเอียดอัตราการรับส่งข้อมูล

Prescaler		Sampling Rate		Baud Rate				General Divide Ratio	Baud Rate (Example) (BPS)			CKA	
PS	Divide Ratio	DR	Rate	SS2	SS1	SS0	Divide Ratio		$\phi=6.144$ MHz	$\phi=4.608$ MHz	$\phi=3.072$ MHz	I/O	Clock Frequency
0	$\phi \div 10$	0	16	0	0	0	$\div 1$	$\phi \div 160$	38400	19200	9600	0	$\phi \div 10$
				0	0	1	2	320	19200	9600	20		
				0	1	0	4	640	9600	4800	40		
				0	1	1	8	1280	4800	2400	80		
				1	0	0	16	2560	2400	1200	160		
				1	0	1	32	5120	1200	600	320		
				1	1	0	64	10240	600	300	640		
				1	1	1	—	fc $\div 16$	—	—	fc		
				0	0	0	$\div 1$	$\phi \div 640$	9600	4800	0		$\phi \div 10$
				0	0	1	2	1280	4800	2400			20
0	1	0	4	2560	2400	1200	40						
0	1	1	8	5120	1200	600	80						
1	0	0	16	10240	600	300	160						
1	0	1	32	20480	300	150	320						
1	1	0	64	40960	150	75	640						
1	1	1	—	fc $\div 64$	—	—	fc						
1	$\phi \div 30$	0	16	0	0	0	$\div 1$	$\phi \div 480$	9600	4800		0	$\phi \div 30$
				0	0	1	2	960	4800	2400			60
				0	1	0	4	1920	2400	1200	120		
				0	1	1	8	3840	1200	600	240		
				1	0	0	16	7680	600	300	480		
				1	0	1	32	15360	300	150	960		
				1	1	0	64	30720	150	75	1920		
				1	1	1	—	fc $\div 16$	—	—	fc		
				0	0	0	$\div 1$	$\phi \div 1920$	2400	1200	0		$\phi \div 30$
				0	0	1	2	3840	1200	600			60
0	1	0	4	7680	600	300	120						
0	1	1	8	15360	300	150	240						
1	0	0	16	30720	150	75	480						
1	0	1	32	61440	75	37.5	960						
1	1	0	64	122880	37.5	19.2	1920						
1	1	1	—	fc $\div 64$	—	—	fc						

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2.4.3 สัญญาณควบคุม MODEM ต่างๆ

ASCI แชนแนล 0 จะมีขาสัญญาณภายนอกคือ CTS_0 , DCD_0 และ RTS_0 เพื่อควบคุมโมเด็ม (MODEM) ส่วน ASCI แชนแนล 1 จะมีขา CTS_1 แบ่งกันใช้งาน (Multiplex) กับ ขา RXS (Clocked Serial Receive Data)

- CTS_0 : Clear To Send 0 (ขาอินพุต)

ขา CTS_0 จะรับสัญญาณภายนอกในการควบคุมการส่งข้อมูลของ ASCI แชนแนลที่ 0 เมื่อสัญญาณ CTS_0 เป็น HIGH บิต TDRE ของแชนแนลที่ 0 จะเป็น 0 ด้วย โดยไม่สนใจว่า TDRO (Transmit Data Register) จะเต็มหรือว่างอยู่ เมื่อ CTS_0 เป็น LOW บิต TDRE จะตอบสนองสถานะของ $TDRO$ สังเกตได้ว่าการที่จะห้ามการส่งข้อมูลออกไม่สามารถทำได้โดยการให้สัญญาณ CTS_0 เป็น HIGH แต่จะทำได้โดยการห้ามที่ บิต TDRE เท่านั้น

- DCD_0 : Data Carrier Detect 0 (ขาอินพุต)

ขา DCD_0 จะรับสัญญาณภายนอกเพื่อควบคุมการรับข้อมูลของ ASCI แชนแนล 0 เมื่อสัญญาณ DCD_0 เป็น HIGH บิต RDRF ของแชนแนลที่ 0 จะเป็น 0 โดยไม่สนใจว่า RDR₀ (Receive Data Register) จะเต็มหรือว่างอยู่และแฟล็กความผิดพลาด (Error Flag) จะเป็น 0 (เช่น PE , OVRN และ FE) หลังจากสัญญาณ DCD_0 เป็น LOW แฟล็กต่างๆ จะยังไม่กลับไปทำงานตามปกติ จนกระทั่งรีจิสเตอร์ STATO ถูกอ่าน สังเกตว่าเมื่อรีจิสเตอร์ STATO ถูกอ่านครั้งแรกจะเป็นการทดให้แฟล็กต่างๆกลับสู่การทำงานปกติ ซึ่งจะแสดงบิต $DCD_0 = 1$ แม้ว่าขาอินพุต DCD_0 จะเป็น HIGH ดังนั้นรีจิสเตอร์ STATO ควรจะถูกอ่าน 2 ครั้ง เพื่อแน่ใจว่าบิต DCD_0 เป็น 0 แล้ว


- RTS_0 : Request To Send 0 (ขาเอาท์พุท)

สัญญาณ RTS_0 จะเป็นสัญญาณควบคุมการติดต่อสื่อสาร (เริ่มต้นหรือหยุด) กับอุปกรณ์อื่นๆ สำหรับการส่งข้อมูล โดยจะต่อกับขาสัญญาณ CTS ของอุปกรณ์ที่จะติดต่อสัญญาณ RTS_0 จะเป็นพอร์ทเอาท์พุท 1 บิต ซึ่งไม่มีผลกับแฟล็กหรือรีจิสเตอร์ของอุปกรณ์ที่จะติดต่อ


- CTS_1 : Clear To Send (ขาอินพุท)

ขาสัญญาณ CTS_1 เป็นขาสัญญาณที่ใช้ร่วมกัน (Multiplexed) กับขา RXS โดยสามารถเลือกการใช้งานจากบิต CTS1E ในรีจิสเตอร์ STAT1 โดยเซตให้เป็น 1 เพื่อให้ขาทำงานในฟังก์ชัน CTS_1 ซึ่งการทำงานจะเหมือนกับสัญญาณ CTS_0 รูปที่ 2.2.2.4.2

(a) และ (b) แสดงสัญญาณสำหรับควบคุม MODEM




รูปที่ 2.2.2.4.2 (a) สัญญาณเวลาสัญญาณ DCD_0



รูปที่ 2.2.2.4.2 (บ) สัญญาณเวลาสัญญาณ RTS₀

2.2.2.4.4 การอินเทอร์รัพต์ ASCII



รูปที่ 2.2.2.4.3 วงจรสร้างสัญญาณร้องขอ (Request) การอินเทอร์รัพต์ ASCII

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2.2.4.5 การทำงานติดต่อระหว่าง ASCII กับ DMAC

การทำงานของ ASCII กับ DMAC แชนแนลที่ 0 จะใช้รูปแบบการติดต่อของ DMAC กับแฟลชของ ASCII เพื่อเป็นสัญญาณร้องขอการทำ DMA


2.2.2.4.6 ASCII กับ การ RESET

ขณะทำการ RESET รีจิสเตอร์แสดงสถานะและควบคุมของ ASCII จะถูกให้ค่าเริ่มต้นใหม่ตามที่ได้อธิบายไปในหัวข้อต่าง ๆ

การทำงานรับและส่งจะหยุดการทำงานระหว่าง RESET แต่อย่างไรก็ตามข้อมูลใน TDR (Transmit Data Register) และ RDR (Receiver Data Register) จะไม่เปลี่ยนแปลง

2.2.2.4.7 สัญญาณนาฬิกาของ ASCII (ASCII CLOCK)

ถ้าเป็นสัญญาณนาฬิกาจากภายนอก สัญญาณนาฬิกาจะถูกหารด้วยอัตราสุ่ม (Sampling Rate) คือ หาร 16/หาร 64 ดังรูปที่ 2.2.2.4.4



รูปที่ 2.2.2.4.4 บล็อกไดอะแกรมของสัญญาณนาฬิกาของ ASCII

2.3 โฟร์ซาร์ทแสดงการทำงานของโปรแกรมควบคุมเครื่องวิเคราะห์สัญญาณทางตรรก
จะขอล่าวถึง โฟร์ซาร์ทของโปรแกรมควบคุมของเครื่องวิเคราะห์สัญญาณทางตรรก
ซึ่งมีหลักการของโปรแกรมตามโฟร์ซาร์ท ซึ่งแสดงในรูปภาพที่ 2.3.1 และมีรายละเอียด
ดังต่อไปนี้


1. เริ่มต้นด้วยการเริ่มต้น (START UP)
2. เป็นการกำหนดค่าเริ่มต้น (INITIALIZE) ของตัว CPU ที่เราใช้งาน
(HD64180)
3. เป็นการกำหนดค่าเริ่มต้นให้กับ IC 8255 (PROGRAMMABLE PERIPHERAL
INTERFACE)
4. เป็นการกำหนดค่าเริ่มต้น (SET PROTOCOL) โดยเป็นการกำหนดคุณสมบัติ
ของการติดต่อสื่อสารแบบอนุกรม เช่น กำหนดจำนวนบิตที่ใช้ (8 บิต) ,
บิตเริ่มต้น (START BIT) , บิตหยุด (STOP BIT) และคุณสมบัติอื่นๆที่จำเป็น
สำหรับการสื่อสารแบบอนุกรม
5. เป็นขั้นตอนรอรับคำสั่งจาก KEY BOARD ว่าเราจะให้ทำงาน หรือ เลือก
การทำงานของอะไรก่อน
6. รับคำสั่ง "T" (TRIGGER WORD) เมื่อได้รับสัญญาณจาก KEY BOARD เป็น
อักษร "T" ก็จะเข้าไปสู่ซับรุติน (SUBROUTINE) ในการเซตค่าของ WORD
TRIG ซึ่งเป็นข้อมูลเริ่มต้นที่จะกระตุ้นและกำหนดให้เครื่องวิเคราะห์สัญญาณ
ทางตรรกเริ่มตรวจรับและเก็บข้อมูล เพื่อทำงานต่อไป
7. รับคำสั่ง "S" (SAMPLING RATE) จะเป็นซับรุตินในการเซตค่าของความถี่
ที่ใช้ในการตรวจรับข้อมูล
8. รับคำสั่ง "Z" (LOGIC ANALYZER) จะเป็นซับรุตินใหญ่ในการทำให้เครื่อง
วิเคราะห์สัญญาณทางตรรกรับข้อมูลจากการตรวจจับ แสดงผลของสภาวะลอจิก
(PLUSE TRAIN)บนจอ
9. รับคำสั่ง "R" (READ DATE FORM CACHE RAM) ซึ่งเป็นคำสั่งให้อ่านข้อมูล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ทางการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นที่มีเหตุพิเศษขออนุญาต และต้องขออนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภายในโปรแกรมการทำงานของเครื่องวิเคราะห์สัญญาณทางตรรกะ จะมีบริษัทที่สำคัญมากอยู่หนึ่งตัว คือ บริษัทของ Z (LOGIC ANALYZER) ซึ่งเป็นโปรแกรมการเอาข้อมูลที่ตรวจรับได้ออกมาแสดงสถานะทางตรรกะทางจอภาพนั่นเอง ซึ่งการทำงานของบริษัทนี้ แสดงในรูปภาพที่ 2.3.2 ดังมีการทำงานดังต่อไปนี้

1. เริ่มต้นด้วยการสำรองพื้นที่ภายในหน่วยความจำ ที่จะเก็บข้อมูลสำหรับเครื่องวิเคราะห์สัญญาณทางตรรกะ และส่งคำสั่งเพื่อให้เครื่องวิเคราะห์สัญญาณทางตรรกะส่งข้อมูลที่ CACHE RAM ตำแหน่ง 8000H-9FFFH มาให้เพื่อนำไปแสดงผลระหว่างการทำงานช่วงนี้ จะแสดงข้อความว่า "PLEASE WAIT" เพื่อบอกกับผู้ใช้ว่ากำลังทำการถ่ายเทข้อมูลอยู่
2. รับข้อมูลจาก SERIAL PORT (COM. 1) เก็บเข้าในตัวแปรโดยจะแปลงข้อมูลที่รับได้ในรูปของ ASCII CODE ให้ได้ข้อมูลจริงที่จะแสดงให้ผู้ใช้ทราบ
3. ตรวจสอบว่าได้รับข้อมูลมาครบถ้วนหรือยัง ถ้ายังให้กลับไปรับให้ครบ ถ้ารับข้อมูลครบแล้ว ให้กำหนดค่าเริ่มต้นให้กับจอภาพเป็น GRAPHIC MODE ต่อจากนั้นเขียนข้อมูลที่รับให้อยู่ในรูปของสถานะทางตรรกะ (PLUSE TRAIN) ขึ้นบนจอภาพ และเขียนตัวชี้ตำแหน่ง (INDEX LINE) ที่จุดเริ่มต้น (OFFSET 0)
4. รอรับคำสั่งจาก KEY BOARD จากผู้ใช้เครื่องว่า ต้องการตรวจสอบหรือใช้งานอะไรอีก เมื่อได้รับคำสั่งจาก KEY BOARD ในรูปของ KEY ที่มีใช้ในโปรแกรม ก็จะไปยังบริษัทย่อยตาม KEY นั้น ซึ่งมี KEY ที่ใช้งานดังนี้
 - ลูกศรทางซ้ายมือ (LEFT ARROW) เป็นการเลื่อนตัวชี้ตำแหน่งไปทางซ้ายมือ
 - ลูกศรทางขวามือ (RIGHT ARROW) เป็นการเลื่อนตัวชี้ตำแหน่งไปทางขวามือ
 - ลูกศรขึ้น (UP ARROW) เป็นการเปลี่ยนหน้าแสดงผลไปยัง CH0~CH15
 - ลูกศรลง (DOWN ARROW) เป็นการเปลี่ยนหน้าการแสดงผลไปยัง CH16~CH31
 - CTRL และ LEFT ARROW เป็นการเลื่อนหน้าของการแสดงผลไปทางหน้าการแสดงผลทางซ้ายหนึ่งหน้า
 - CTRL และ RIGHT ARROW เป็นการเลื่อนหน้าของการแสดงผลไปทางหน้าการแสดงผลทางขวาหนึ่งหน้า


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งยังมีเหตุผลบางประการ และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






รูปที่ 2.3.1 แสดงถึงโฟลว์ชาร์ทของโปรแกรมการทำงานของเครื่องวิเคราะห์สัญญาณทางตรรก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้






รูปที่ 2.3.2 แสดงถึงโฟร์ซาร์ทของโปรแกรม

ตัวซึบรทีน (SUBROUTINE) LOGIC ANALYZER


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.3.3 แสดงถึงโฟลว์ชาร์ทของโปรแกรมซับริน LEFT ARROW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.3.4 แสดงถึงโปรแกรมซึ่บรุษิน RIGHT ARROW เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของ บริษัท อีซีเอส จำกัด ขอสงวนสิทธิ์ในเนื้อหาและข้อมูลทั้งหมด ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.3.5 แสดงถึงไฟร์ชาร์ทของโปรแกรมซึ่บรูทึน UP ARROW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.3.6 แสดงถึงโฟลว์ชาร์ทของโปรแกรมชักรูทีน DOWN ARROW

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ .



รูปที่ 2.3.7 แสดงถึงไพล์ซาร์ของโปรแกรมขั้วรับ CTRL & LEFT ARROW
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.3.8 แสดงถึงไฟร์ซาร์ทของโปรแกรมซึบรูทีน CTRL & RIGHT ARROW

บทที่ 3

วงจรที่ใช้ในการทดลองและการทดลองใช้งาน

3.1 รายละเอียดของวงจรที่ใช้งาน

เริ่มจากวงจรในแผ่นที่สอง ขั้วต่อ JP2 จะเป็นขั้วต่อของสายนำสัญญาณทางตรรกะ 32 เส้น แต่ละเส้น คือ สัญญาณด้านเข้า 1 ช่องสัญญาณ รวมทั้งสิ้น 32 ช่องสัญญาณ สัญญาณ 32 ช่องสัญญาณจะถูกแบ่งออกเป็น 4 กลุ่ม กลุ่มละ 8 ช่องสัญญาณ (CH1~CH8 , CH9~CH16 , CH17~CH24 , CH25~CH32) เพื่อสะดวกต่อการทำความเข้าใจจะยกตัวอย่างการอธิบายเพียงกลุ่มเดียวเท่านั้น คือ CH1~CH8 สัญญาณส่วนหนึ่งของกลุ่มนี้จะถูกป้อนมาเข้ายังไอ.ซี.U55 ซึ่งทำหน้าที่ค้ำข้อมูล (74ACT374) ตามจังหวะกระตุ้นของสัญญาณนาฬิกา AGCLK ที่ขา 11 สัญญาณที่ได้จากไอ.ซี.U55 จะปรากฏออกมาที่ขา Q หรือไม่ขึ้นอยู่กับการควบคุมสถานะทางตรรกะของสัญญาณ DDIREN ซึ่งต่ออยู่กับขา 2 ของ ไอ.ซี.U21 (74ACT86) ถ้าสัญญาณ DDIREN เป็นตรรกะ 1 สัญญาณด้านออกของ ไอ.ซี.U21 จะให้ตรรกะ 0 เป็นการบังคับให้ ไอ.ซี.U55 ส่งสัญญาณที่ค้างไว้ออกมาภายนอกสัญญาณด้านออกของ ไอ.ซี.U55 ส่วนหนึ่งจะถูกป้อนไปยังขาข้อมูลของแคชแรม (CACHE RAM) อีกส่วนหนึ่งจะป้อนเป็นสัญญาณด้านเข้าหนึ่งของแนนเกต (74ACT00 , U39 , U26) สัญญาณด้านเข้าอีกขาหนึ่งของแนนเกต ได้มาจากไอ.ซี.U54 (74ACT374) แนนเกตทั้งแปดตัวจะทำหน้าที่ร่วมกับไอ.ซี.U15 ทำหน้าที่เป็นเวิร์ดทริกเกอร์ (WORD TRIGGER) ยกตัวอย่างเช่น ต้องการตั้งให้เครื่องเริ่มทำการเก็บข้อมูลเมื่อมีข้อมูล OAAH เข้ามากระตุ้น วิธีการคือ ทำการส่งข้อมูล OAAH ไปค้างไว้ที่ไอ.ซี.U54 สัญญาณจาก ไอ.ซี.U54 จะถูกป้อนไปเป็นสัญญาณด้านเข้าของแนนเกต ฉะนั้นเมื่อสัญญาณด้านเข้า CH1~CH8 ที่ผ่านไอ.ซี.U55 มาเป็น OAAH เช่นเดียวกัน สัญญาณออกของแนนเกตจะเป็นดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

	CH8	CH7	CH2	CH1	
จาก U54	1	0	1	0	1	0 = AAH
จาก U55	1	0	1	0	1	0 = AAH
O/Pของแนนเกท	0	1	0	1	0	1 = 55H

ข้อมูล 55H นี้จะถูกป้อนไปยังสัญญาณด้านเข้า (P0~P7) ของ U15
 ข้อมูลของเวิร์ดทริก 0AAH จะถูกนำมาทำคอมพลิเมนต์ของหนึ่ง (1'S COMPLEMENT)
 ผลที่ได้จะเป็น 55H ข้อมูลนี้จะถูกส่งออกไปค้างค่าไว้ที่สัญญาณด้านออกของไอ.ซี. U68
 (74ACT374) ซึ่งจะถูกล็อกไปยังสัญญาณด้านเข้า (Q0~Q7) ของไอ.ซี. U15 (74ACT521)
 ไอ.ซี. U15 จะทำหน้าที่เปรียบเทียบข้อมูลที่ป้อนเข้ามายังกลุ่มสัญญาณขา P กับขา Q
 เมื่อใดก็ตามที่สัญญาณที่ขา P และ Q เท่ากัน (ในที่นี้คือ 55H) สัญญาณด้านออกที่ขา 19 จะ
 ให้ตรรกะเป็น 0 ถ้าไม่เท่ากันจะให้ตรรกะเป็น 1

โดยอาศัยหลักการทำงานองเดียวกัน ถ้าต้องการตั้งเวิร์ดทริกทั้ง 32 ช่องสัญญาณก็ต้อง
 ใช้วงจรเช่นเดียวกันกับที่ได้กล่าวมาแล้วข้างต้นดังวงจรในแผ่นที่ 3 , 4 และ 5 และเมื่อ
 สัญญาณเข้าทั้ง 32 ช่องสัญญาณมีค่าเท่ากับเวิร์ดทริกซ์ทั้งหมด ตรรกะที่ขา 19 ของไอ.ซี.
 U15 , U14 , U13 และ U12 จะเป็น 0 ทั้งหมด สัญญาณเหล่านี้จะถูกส่งต่อไปเป็น
 สัญญาณด้านเข้าให้กับนอร์เกท U29 ตรรกะด้านออกของนอร์เกทจะให้ตรรกะ 1 ออกมา
 ในกรณีนี้


ในช่วงเวลาต่อมาเมื่อสัญญาณที่เข้าทางสายนำสัญญาณ CH1~CH32 เปลี่ยนแปลงไปมี
 ค่าไม่เท่ากับเวิร์ดทริกตรรกะที่ขา 19 ของไอ.ซี. U15 , U14 , U13 และ U12 จะ
 เปลี่ยนสถานะไปเป็น 1 (บางตัวหรือทุกตัว) ทำให้ตรรกะของสัญญาณออกของ U29
 เปลี่ยนกลับเป็นตรรกะ 0 เมื่อนิยามจุดที่จุดนี้จึงเสมือนว่า เมื่อใดก็ตามที่ข้อมูลที่รับเข้ามา
 มีค่าเท่ากับเวิร์ดทริกที่ตั้งเอาไว้ ที่จุดสัญญาณออกของ U29 จะให้สัญญาณนาฬิกาออกมา
 1 ลูกคลื่น สัญญาณนี้จะถูกนำไปเป็นสัญญาณกระตุ้นต่อไป

ในบางกรณี การตั้งเวีรต์ทริกไม่จำเป็นจะต้องตั้งทุกบิต โดยละบางบิตไว้ไม่ให้ ความสนใจ (DON'T CARE) บิตใดที่ต้องการละไว้โดยไม่ต้องสนใจ จะทำการส่ง ตรรกะ 0 ป้อนเข้าที่สัญญาณเข้าของแนนเกต ทำให้ตรรกะด้านออกของแนนเกตเป็น 1 เสมอ ฉะนั้นด้านขา Q ของไอ.ซี.U15 จะต้องได้รับตรรกะ 1 จากไอ.ซี.U68 ให้ สอดคล้องกัน เช่น ถ้าให้ X แทนบิตที่ละไว้

	CH8	CH7.....	CH2	CH1				
สัญญาณข้อมูล	0	1	0	1	X	X	1	0
การตั้งเวีรต์ทริก	0	1	0	1	0	0	1	0
O/Pแนนเกต(P)	1	0	1	0	1	1	0	1
ตรรกะที่ขา Q	1	0	1	0	1	1	0	1

จากที่แสดงด้านบน บิตใดที่ละไว้ไม่ต้องสนใจ จะต้องส่งตรรกะ 0 ไปยังสัญญาณด้าน เข้าของแนนเกต และส่งตรรกะ 1 ไปยังสัญญาณด้านเข้าขา Q ที่สอดคล้องกับบิตที่ละไว้ ผลที่ได้ก็จะทำให้เกิดสภาวะ $P=Q$ เช่นเดียวกับในกรณีข้างต้น

สัญญาณออกของไอ.ซี.U29 ในสภาวะปกติที่สัญญาณข้อมูลขา P ไม่เท่ากับข้อมูลของ ขา Q จะมีตรรกะเป็น 0 ส่งผลให้เกิดสภาวะการเคลียร์ขึ้นที่ไอ.ซี.U16 (74ACT163) เมื่อใดก็ตามที่ข้อมูลเท่ากับเวีรต์ทริก ตรรกะที่ขา 1 ซึ่งเป็นขาเคลียร์จะเปลี่ยนเป็น ตรรกะ 1 ซึ่งยกเลิกการเคลียร์ ทำให้ไอ.ซี.U16 เริ่มทำการนับสัญญาณนาฬิกาที่มีความถี่ 50 เมกกะเฮิรตซ์ ไอ.ซี.U16 จะทำงานร่วมกับไอ.ซี.U27 เพื่อทำหน้าที่ตรวจสอบว่า สัญญาณนาฬิกาที่ได้จากการเปรียบเทียบข้อมูลของเวีรต์ทริกนั้นเท่ากันจริงหรือไม่ (ในบาง โอกาสตรรกะ 1 อาจจะเป็นสัญญาณที่เรียกว่า กลิทช์พัลส์ (GLITCH PULSE)) ขอให้



เมื่อสัญญาณตรรกะที่ขา CLR ของไอ.ซี.U16 เป็น 0 ไอ.ซี.U16 ซึ่งถูกตั้งไว้ให้ทำหน้าที่เป็นตัวนับเลขฐานสิบหก (โดยทำการต่อขา A , B , C , D ลงกราวด์) จะเริ่มทำการนับและให้สัญญาณออกมาที่ขา Q_A , Q_B , Q_C และ Q_D สัญญาณเหล่านี้จะถูกส่งต่อไปเข้าเป็นสัญญาณเข้ากลุ่ม A ของไอ.ซี.U27 (74ACT85) สัญญาณด้านเข้าอีกกลุ่ม คือ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กลุ่ม B จะรับมาจากไอ.ซี. U41 (74ACT374) ซึ่งจะเป็นตัวค้างการตั้งโปรแกรมการนับ เพื่อตรวจสอบความยาวของสัญญาณ CLR เช่นถ้าต้องการให้เกิดการนับขึ้นเมื่อความกว้างของสัญญาณ CLR กว้างเท่ากับ 10 ลुकคลื่นของสัญญาณนาฬิกา 50 เมกกะเฮิรท์ จะกระทำได้โดยทำการส่งข้อมูล 0AH ออกมา ทำการค้างค่าไว้ที่ไอ.ซี. U41 และเมื่อข้อมูล Q_A ถึง Q_D ผ่านการนับมาได้ครบ 10 ลुकคลื่น ข้อมูลกลุ่ม A เท่ากับ ข้อมูลกลุ่ม B สัญญาณ TRIGGER จะเปลี่ยนสภาวะจาก 0 เป็น 1 และเมื่อผ่านไปอีกหนึ่งลुकคลื่นของ 50 เมกกะเฮิรท์ ข้อมูลกลุ่ม A จะไม่เท่ากับ ข้อมูลกลุ่ม B จึงทำให้ตรรกะของสัญญาณ TRIGGER เปลี่ยนมาเป็น 0

ในกรณีที่ข้อมูลที่เกิดจากลิทซ์พัลส์แม้ว่าตรรกะของขา CLR จะเป็น 0 แต่ช่วงเวลาจะน้อยจนกระทั่งการนับจะไม่เท่ากับข้อมูลที่ตั้งไว้ที่ขา $BO \sim B3$ ดังนั้นสัญญาณ TRIGGER จะไม่มีโอกาสที่เกิดสัญญาณนาฬิกาขึ้น การออกแบบในลักษณะนี้จะทำให้ผู้ใช้สามารถปรับตั้งการเปรียบเทียบความยาวของสัญญาณ CLR ได้ตามต้องการ

ดังที่ได้กล่าวมาแล้วว่าอัตราการสุ่มสัญญาณเมื่อให้สัญญาณนาฬิกาภายใน จะเลือกใช้การสุ่มสัญญาณในอัตรา 50 เมกกะเฮิรท์ และสามารถลดทอนลงด้วยอัตราการลดทอนเป็น 5-2-1 เช่น 50 , 20 , 10 , 5 , 2 , 1 เมกกะเฮิรท์ ซึ่งใช้วงจรในแผ่นที่ 6 จะเป็นส่วนที่ใช้สร้างสัญญาณนาฬิกาที่ใช้สุ่มข้อมูลเข้ามาในระบบ จานของสัญญาณนาฬิกาได้มาจากก่อนผลิตสองก้อน ซึ่งมีความถี่ 20 และ 50 เมกกะเฮิรท์ และจานนาฬิกาอีกตัวหนึ่งได้มาจากสัญญาณนาฬิกาจากวงจรภายนอก (POD CLK) กล่าวคือ การจะเลือกใช้ฐานของสัญญาณนาฬิกาจากก่อนผลิตก้อนใดก้อนหนึ่ง หรือสัญญาณนาฬิกาจากภายนอกขึ้นอยู่กับ การเลือกสัญญาณ S1 และ S2 ที่ให้กับไอ.ซี. U1 (74ACT153) ดังตารางต่อไปนี้

S1	S0	Y(7)	Y(9)
0	0	50 เมกกะเฮิรท์	5 เมกกะเฮิรท์
0	1	20 "	10 "
1	0	0 "	POD CLK
1	1	0	20 เมกกะเฮิรท์

โดยที่เอาพุทของ U1 ขาที่ 7 ซึ่งเป็นอินพุทให้กับ U9 (74F160A) ซึ่ง U9 จะเป็นวงจรหารความถี่ โดยที่ขาเอาพุท QA (14) จะเป็นค่าจากสัญญาณอินพุทหารด้วยสอง และขาเอาพุท QB (11) จะเป็นค่าจากสัญญาณอินพุทหารด้วยสิบ โดยส่งสัญญาณนาฬิกาต่อไปยังวงจร U8 (74LS390) , U19 (74LS390) และ U18 (74LS390) ซึ่งจะเป็นวงจรสำหรับการหารด้วย 10 ตามลำดับ และสัญญาณนาฬิกาที่ได้จากการเลือกและหารแล้วจะป้อนไปยัง U17 (74ACT151) จะเป็นตัวเปิดสัญญาณนาฬิกาตามต้องการออกไป ซึ่งได้จากการเลือกสัญญาณ S2 , S3 , และ S4 ป้อนให้กับ U17 นั้นเอง

สัญญาณนาฬิกาที่ใช้การสุ่มข้อมูลจากสายนำสัญญาณ CH1~CH32 (STCLK , $\overline{\text{STCLK}}$) จะถูกป้อนมายังขาสัญญาณเข้าของแอนด์เกตและออร์เกต ตั้งวงจรในแผ่นที่ 8 ในสถานะเริ่มต้นก่อนที่จะมีเกิดสัญญาณ TRIGGER ฟลิปฟลอป U20 จะอยู่ในสถานะปกติ ตรรกะที่ขา Q จะเป็น 0 ทั้งคู่ ทำให้เกิดการปิดกั้นสัญญาณ STCLK และ $\overline{\text{STCLK}}$ ไม่ให้ผ่านแอนด์เกตและออร์เกตออกไป เมื่อเกิดสัญญาณ TRIGGER มากระตุ้นฟลิปฟลอป ทำให้ตรรกะของขา Q เปลี่ยนเป็น 1 และ \overline{Q} เปลี่ยนเป็นตรรกะ 0 ส่งผลให้เกิดสัญญาณนาฬิกาขึ้นที่จุดสัญญาณออกของออร์เกต U32 คือสัญญาณ AQCLK และสัญญาณ $\overline{\text{WR}}$

สัญญาณนาฬิกา AQCLK จะถูกส่งต่อไปเป็นสัญญาณนาฬิกาขา 11 ซึ่งเป็นขา CP ของ ไอ.ซี. U55 นั้นหมายความว่า การสุ่มข้อมูลของ U55 จะเป็นไปตามสัญญาณนาฬิกา AQCLK ซึ่งสามารถเลือกได้ตามต้องการโดยมีอัตราการทำงาน 5-2-1 ดังได้อธิบายผ่านมาแล้ว

ข้อมูลที่สุ่มได้จาก ไอ.ซี. U55 ส่วนหนึ่งจะถูกส่งผ่านมาเป็นสัญญาณด้านเข้าที่ขาข้อมูลของแรมแบบแคช (VT62A168) ขนาด 16 บิต x 8 กิโลไบต์สองตัว (U34 , U35) บัสข้อมูลแต่ละเส้นของแรมแบบแคช จะรองรับสัญญาณที่สุ่มเข้ามาจากสายนำสัญญาณแต่ละช่องสัญญาณ ตั้งวงจรในแผ่นที่ 7 เรียงกันดังนี้ คือ

บิต	ไอ.ซี.	ช่องนำสัญญาณ
D0	U34	CH1
D1	U34	CH2
D2	U34	CH3
D3	U34	CH4
.	.	.
D15	U34	CH16
D0	U35	CH17
D1	U35	CH18
.	.	.
D15	U35	CH32

วงจรอีกส่วนหนึ่งในวงจรแผ่นนี้ คือ วงจรนับตำแหน่งแอดเดรสของแรมแบบแคช ได้แก่ ไอ.ซี. U46 , 45 , 44 และ 43 (74ACT163) สัญญาณนาฬิกาของ U46 ได้จากสัญญาณ AQCLK เช่นกัน ดังนั้นวงจรนับตำแหน่งแอดเดรสนี้ จะทำงานสอดคล้องกับการลุ่มสัญญาณของ U55 , 69 , 56 , 70 และสัญญาณ \overline{PWR} ของแรมแบบแคชเสมอ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เมื่อวงจรนับตำแหน่งแอดเดรสนับจนครบ 8 กิโลไบต์ จะทำให้ทรานส์ในสายสัญญาณ CA0~CA12 เป็น 1 ทั้งหมดทุกเส้น สัญญาณส่วนนี้ส่วนหนึ่ง จะถูกส่งต่อไปยังบัลลูนแอดเดรสของแรมแบบแคช อีกส่วนหนึ่งจะต่อมายังแอนด์เกตในวงจรแผ่นที่ 8 เมื่อ CA0~CA12 เป็นตรรกะ 1 ทั้งหมด จะทำตรรกะด้านนอกของแอนด์เกต U31 ขา 8 เป็น 1 ส่งผลให้เกิดการกระตุ้น ฟลิปฟลอป U20 ให้เปลี่ยนสถานะขา Q จากเดิมเป็นตรรกะ 0 เป็นตรรกะ 1 ซึ่งจะเป็นการปิดเกตไม่ยอมให้สัญญาณนาฬิกา STCLK ผ่านออกไปนั้น หมายความว่า สัญญาณ AQCLK จะไม่มีอีกต่อไปทำให้ส่วนลุ่มสัญญาณหยุดทำงาน และส่วนนับตำแหน่งแอดเดรสหยุดทำงานไปโดยอัตโนมัติ

ในขณะที่ ข้อมูลที่ลุ่มเข้ามาจะถูกเก็บไว้ในแรมแบบแคชเรียบร้อยแล้ว พร้อมทั้งจะถูกอ่านออกมาเพื่อแสดงผลไป

ส่วนควบคุมระบบทั้งหมดได้แก่ วงจรในแผ่นที่ 1 ประกอบด้วยไมโครโปรเซสเซอร์เบอร์ HD64180 พอร์ตอนุกรมของ HD64180 จะต่อเข้ากับไอ.ซี. U28 (MAX232) ซึ่งทำหน้าที่เปลี่ยนระดับสัญญาณจาก TTL เป็นมาตรฐานของ RS232 เพื่อเชื่อมต่อข้อมูลเข้ากับเครื่องคอมพิวเตอร์ส่วนบุคคล IBM PC หน่วยความจำแรมของระบบจะมีขนาด 32 กิโลไบต์ (U7, HM62256) ส่วน U5 และ U6 เป็นหน่วยความจำรอม สำหรับเก็บโปรแกรมจัดการระบบ ไอ.ซี. U3 (PPI, 8255) ทำหน้าที่เป็นบัลลูนเฟอ์ระหว่างบัลลูนของระบบที่กล่าวผ่านมาแล้วข้างต้น กับ บัลลูนของระบบไมโครโปรเซสเซอร์ HD64180 โดยพอร์ต A และ พอร์ต C จะถูกทำตัวเสมือนกับบัลลูนข้อมูลของส่วนตรรกะภายนอก โดยพอร์ต A ถือเป็นบัลลูนข้อมูลที่ส่งออกไปยังส่วนตรรกะ และพอร์ต B ถือเป็นบัลลูนข้อมูลที่รับเข้ามาจากส่วนตรรกะ สำหรับพอร์ต B0 ถึง พอร์ต B3 จะถูกนำมาถอดรหัสโดยไอ.ซี. U11 (74ACT154) สัญญาณออกของ U11 จะถูกนำไปควบคุมไอ.ซี. ต่างๆที่ใช้ในการค้างข้อมูล พอร์ต B4 จะใช้ควบคุมฟลิปฟลอปที่ทำหน้าที่จ่ายสัญญาณนาฬิกา AQCLK และสัญญาณ \overline{WR} พอร์ต B5 จะทำหน้าที่สร้างสัญญาณนาฬิกา STEP ในกรณี ที่ต้องการอ่านข้อมูลจากแรมแบบแคชของส่วนตรรกะเข้ามายังแรมของไมโครโปรเซสเซอร์ เมื่อส่งสัญญาณ STEP มา 1 ลูกคลื่น ส่วนนับตำแหน่งแอดเดรสจะเพิ่มค่าขึ้นหนึ่งค่า ทำให้แรมแบบแคชส่งข้อมูล


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มายังพอร์ต c ไมโครโปรเซสเซอร์จะรับข้อมูลเข้ามาเก็บไว้ในแรม กระทำเช่นนี้จนกระทั่งครบ 8 กิโลไบต์ ผลที่ได้ คือ ข้อมูลจะถูกอ่านเข้ามาไว้ในแรมของระบบไมโครโปรเซสเซอร์ทั้งหมด


จากนี้ ไมโครโปรเซสเซอร์จะส่งข้อมูลเหล่านี้ ผ่านทางพอร์ตอนุกรม RS232 ให้เครื่องคอมพิวเตอร์ส่วนบุคคลทำการแสดงผลต่อไป

ซึ่งจากรูปที่ 3.1.1 แสดงถึงแผงวงจร (PRINTED CIRCUIT BOARD) ต้นแบบที่ใช้ในการพัฒนาไมโครโปรเซสเซอร์เบอร์ HD64180 ให้เป็นเครื่องวิเคราะห์สัญญาณทางตรรก ส่วนในรูปที่ 3.1.2 เป็นภาพแสดงถึงแผงวงจรพร้อมอุปกรณ์ที่ใช้งาน และในรูปภาพที่ 3.1.3 เป็นภาพแสดงถึงการต่อวงจรใช้สำหรับการทดสอบ



รูปภาพที่ 3.1.1 แสดงถึงแผงวงจรต้นแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปภาพที่ 3.1.2 แสดงแผงวงจรพร้อมอุปกรณ์ที่ใช้งาน



รูปภาพที่ 3.1.3 แสดงถึงอุปกรณ์ที่ใช้ทำการทดสอบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 ขั้นตอนการใช้งานของเครื่องวิเคราะห์สัญญาณทางตรรก

3.2.1 ด้าน IBM-PC ทำการรับโปรแกรมที่มีชื่อว่า TERMINAL.EXE เป็นอันดับแรกโดยโปรแกรมจะให้เลือกพอร์ทของ RS-232 และเลือกอัตราของไบร์ดที่ต้องการใช้ โดยทำการเลือกพอร์ทที่ 1 ให้สอดคล้องกับเครื่อง IBM PC (COM. PORT#1) และเลือกอัตราไบร์ดเช่นเดียวกับที่ตั้งไว้ในเครื่องวิเคราะห์สัญญาณทางตรรก ขั้นตอนนี้เครื่อง IBM PC จะส่งสัญญาณ SPACE (20H) ไปยังเครื่องวิเคราะห์สัญญาณทางตรรก เพื่อทดสอบการเชื่อมต่อสัญญาณ

ด้านเครื่องวิเคราะห์สัญญาณทางตรรก เมื่อผ่านขั้นตอนของ IBM PC แล้ว ให้ทำการป้อนไฟ (POWER SUPPLY) ให้แก่วงจรเครื่องวิเคราะห์สัญญาณทางตรรก ซึ่งก็จะทำงาน พร้อมทั้งสัญญาณพร้อมรับ (READY>) ออกไปยังเครื่อง IBM PC ถ้าเครื่องหมาย READY> ปรากฏบนจอภาพแล้ว แสดงว่าพอร์ทสื่อสารทั้งสองด้านได้เชื่อมต่อเข้าหากันเรียบร้อยแล้ว และเครื่องวิเคราะห์สัญญาณทางตรรกพร้อมที่จะรับคำสั่งต่อไป ข้อความบนจอภาพจะเป็นดังรูปที่ 3.2.1

PC/XT Training Kit

Copyright 1991

by Wichit T.

Communication link set up

type H for display Help

Ready>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.2.1 แสดงข้อความบนจอภาพเมื่อเครื่องพร้อมจะรับคำสั่ง

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.2 ทดลองเรียกคำสั่ง H (ELP)

เครื่องวิเคราะห์สัญญาณทางตรรกะจะแสดงรายละเอียดของคำสั่งที่ใช้งาน แสดงขึ้นบนจอภาพดังรูปที่ 3.2

```

Ready>H
User RAM area start at address 0000h

Command used follow:

B SSSS          for break point
C SSSS FFFF TTTT for copy data from one area to other
D SSSS FFFF     for dump data from memory
E SSSS         for edit data in memory
F SSSS FFFF HH HH HH for find data 'hh hh hh' in memory
G SSSS         for execute program
H              for display this message
I SSSS FFFF III for insert 'hh' into memory
L              for download from terminal
R              for read data from cache ram
S              for set sampling rate
T              for set triggering word
W              for write cache ram
FS            for display pulse train

Ready>

```

รูปที่ 3.2.2

แสดงรายละเอียดของชุดคำสั่งที่ใช้กับเครื่องวิเคราะห์สัญญาณทางตรรกะ หลังจากกดคีย์ตัวอักษร "H"

3.2.3 ทดลองคำสั่ง T (TRIGGERING WORD)

คำสั่งนี้จะเป็นที่ใช้การตั้งค่าของเวิร์ดทริกที่เราต้องการ กล่าวคือ เมื่อใดก็ตามที่ข้อมูลรับเข้ามามีค่าเท่ากับเวิร์ดทริกที่ตั้งเอาไว้แล้ว เครื่องวิเคราะห์สัญญาณทางตรรกะจะเริ่มตรวจรับข้อมูล ดังที่กล่าวมาแล้วว่า เราจะแบ่งสัญญาณ 32 ช่องสัญญาณ เป็น 4 กลุ่ม ฉะนั้นเวิร์ดทริกก็จะมีอยู่ 4 กลุ่ม เช่นกัน (CHANNEL 0 , 1 , 2 , 3) เครื่องวิเคราะห์สัญญาณทางตรรกะจะแสดงรายละเอียดของคำสั่งที่ใช้งาน ซึ่งแสดงบนจอภาพดังรูปที่ 3.2.3

```
Ready>T
Set trigger bit, 1 for logic 1, 0 for logic 0 and D for don't care

Channel 0 for bit 7 .....bit 0
Channel 1 for bit 15 .....bit 8
Channel 2 for bit 23 .....bit 16
Channel 3 for bit 24 .....bit 31
```

```
Select channel for setting : 0
Set trigger bits of CH0 : 00000000
```

```
Ready>T
Set trigger bit, 1 for logic 1, 0 for logic 0 and D for don't care

Channel 0 for bit 7 .....bit 0
Channel 1 for bit 15 .....bit 8
Channel 2 for bit 23 .....bit 16
Channel 3 for bit 24 .....bit 31
```

```
Select channel for setting : 1
Set trigger bits of CH1 : 00010011
```

```
Ready>T
Set trigger bit, 1 for logic 1, 0 for logic 0 and D for don't care

Channel 0 for bit 7 .....bit 0
Channel 1 for bit 15 .....bit 8
Channel 2 for bit 23 .....bit 16
Channel 3 for bit 24 .....bit 31
```

```
Select channel for setting : 2
Set trigger bits of CH2 : 10000000
```

```
Ready>T
Set trigger bit, 1 for logic 1, 0 for logic 0 and D for don't care

Channel 0 for bit 7 .....bit 0
Channel 1 for bit 15 .....bit 8
Channel 2 for bit 23 .....bit 16
Channel 3 for bit 24 .....bit 31
```

```
Select channel for setting : 3
Set trigger bits of CH3 : 11110000
```

รูปที่ 3.2.3

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นกรณีมีเหตุพิเศษ และต้องขออนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.4 ทดลองคำสั่ง S (AMPLING RATE)

คำสั่งนี้จะเป็นการแสดงค่าอัตราการสุ่มสัญญาณที่ต้องการ ดังในรูปที่ 3.4 ซึ่งเราสามารถเลือกอัตราการสุ่มสัญญาณได้ 2 กรณี

1. เราเลือกอัตราการสุ่มสัญญาณจากภายนอก โดยใช้คำสั่ง S และ E+ หรือ S และ E- (เครื่องหมายบวก (+) แสดงว่าเราไม่กลับเฟสของสัญญาณ และเครื่องหมายลบ (-) แสดงว่าเราผ่านวงจรกลับเฟสของสัญญาณ)
2. เราเลือกค่าอัตราการสุ่มสัญญาณจากภายในที่ความถี่ 5 เมกกะเฮิร์ต

Ready>S E+

Ready>S E-

Ready>S 5000000

รูปที่ 3.2.4

แสดงรายละเอียดของชุดคำสั่งที่ใช้กับเครื่องวิเคราะห์สัญญาณทางตรรก
หลังจากกดคีย์ตัวอักษร "S"

3.2.5 ทดลองคำสั่ง W (RITE CACHE RAM)

คำสั่งนี้จะเป็นการสั่งให้เครื่องวิเคราะห์สัญญาณทางตรรก นำสัญญาณที่ตรวจจับได้เก็บไว้ในแคชแรม

Ready>W
write cache ram

รูปที่ 3.2.5

แสดงรายละเอียดของชุดคำสั่งที่ใช้กับเครื่องวิเคราะห์สัญญาณทางตรรก

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อวัตถุประสงค์เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
หลังจากกดคีย์ตัวอักษร "W"

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2.6 ทดลองคำสั่ง R (EAD DATA FROM CACHE RAM)

คำสั่งนี้จะเป็นการสั่งให้เครื่องวิเคราะห์สัญญาณทางตรรก นำข้อมูลที่เก็บไว้ในแคชแรม ไปเก็บไว้ในหน่วยความจำของแรมในเครื่องคอมพิวเตอร์ส่วนบุคคล เพื่อแสดงผลภาวะทางตรรกบนจอภาพ เมื่อได้รับคำสั่ง PF5 (DISPLAY PULSE TRAIN)

Ready>R
Ready>

รูปที่ 3.2.6
แสดงรายละเอียดของคำสั่งที่ใช้กับเครื่องวิเคราะห์สัญญาณทางตรรก หลังจากกดคีย์ตัวอักษร "R"

3.2.7 ทดลองคำสั่ง D (UMP)

คำสั่งนี้จะเป็นการแสดงค่าในหน่วยความจำขึ้นมาในจอภาพ เมื่อทำการตีหน่วยความจำจากตำแหน่งที่ 8000 H จะเห็นโปรแกรมที่เป็นภาษาเครื่องปรากฏบนจอภาพ ถ้าคีย์คำสั่ง "D 8000" ที่เทอร์มินอล ผลที่แสดงออกมาจะเป็นดังรูปที่ 3.2.7

Ready>D 8000

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F	
8000	B7	13	80	F0	ED	14	80	F0	44	15	80	F0	1F	16	80	F0 D.....
8010	CB	17	80	F0	4F	18	80	F0	CB	19	80	F0	CF	1A	80	F00....
8020	CB	1B	80	F0	8F	1C	80	F0	CD	1D	80	F0	23	1E	80	F0#...
8030	80	1F	80	F0	0E	23	80	F0	02	24	80	F0	0D	25	80	F0#... S...x...
8040	C2	26	80	F0	25	27	80	F0	80	28	80	F0	0D	25	80	F0	..&..x'.. (.x..)
8050	C2	26	80	F0	25	27	80	F0	80	28	80	F0	C9	29	80	F0	..&..x'.. (.x..)
8060	C3	20	80	F0	00	21	80	F0	80	22	80	F0	11	00	80	F0!... ".....
8070	FF	01	80	F0	FF	02	80	F0	01	03	80	F0	01	04	80	F0
8080	00	05	80	F0	21	06	80	F0	00	07	80	F0	90	08	80	F0!....
8090	3E	09	80	F0	FE	0A	80	F0	77	0B	80	F0	E5	0C	80	F0	>..... w.....
80A0	E1	0D	80	F0	23	0E	80	F0	2B	0F	80	F0	88	10	80	F0#... +.....
80B0	86	11	80	F0	A7	12	80	F0	87	13	80	F0	ED	14	80	F0
80C0	44	15	80	F0	1F	16	80	F0	CB	17	80	F0	4F	18	80	F0	D..... 0...

รูปที่ 3.2.7

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานในการศึกษาเท่านั้น ไม่สามารถนำไปใช้ประโยชน์ด้านการค้า แสดงการตีหน่วยความจำในตำแหน่งที่ต้องการขึ้นมาบนจอภาพ

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 ผลการทดลองใช้งาน

ผลที่ได้จากการทดลองใช้งานที่ได้นั้น เครื่องวิเคราะห์สัญญาณทางตรรกชุดนี้สามารถตรวจรับข้อมูลได้ถูกต้องตามทฤษฎีที่ออกแบบไว้ ดังที่กล่าวมาแล้วในบทที่ 3 โดยเครื่องวิเคราะห์สัญญาณทางตรรก สามารถแสดงผลออกมาในรูปแบบตารางตรรกบนจอภาพได้ถูกต้อง และสามารถเลื่อนตัวชี้ตำแหน่งไปอ่านค่าตามตำแหน่งต่างๆที่ต้องการได้ถูกต้อง กล่าวคือได้ป้อนสัญญาณทดสอบให้เครื่องวิเคราะห์สัญญาณทางตรรกตรวจรับ ซึ่งเมื่อใช้คำสั่ง 0 (UMP) ซึ่งเป็นคำสั่งจะแสดงค่าในหน่วยความจำขึ้นมาบนจอภาพ โดยการพิมพ์หน่วยความจำจากตำแหน่ง 8000H จะได้ผลแสดงออกมาบนจอภาพดังรูปถ่ายที่ 3.3.1 ซึ่งข้อมูลได้ถูกต้องตามที่เรاپ้อนสัญญาณทดสอบเข้าไป

```

Ready>D 8000
      0  1  2  3  4  5  6  7  8  9  A  B  C  D  E  F
8000  B7 13 80 F0 ED 14 80 F0 44 15 80 F0 1F 16 80 F0 ..... D .....
8010  CB 17 80 F0 4F 18 80 F0 CB 19 80 F0 CF 1A 80 F0 ..... 0 .....
8020  CB 1B 80 F0 8F 1C 80 F0 CD 1D 80 F0 23 1E 80 F0 ..... # .....
8030  80 1F 80 F0 0E 23 80 F0 02 24 80 F0 0D 25 80 F0 ..... $ .....
8040  C2 26 80 F0 25 27 80 F0 80 28 80 F0 0D 25 80 F0 ..... (.....)
8050  C2 26 80 F0 25 27 80 F0 80 28 80 F0 C9 29 80 F0 ..... (.....)
8060  C3 20 80 F0 00 21 80 F0 80 22 80 F0 11 00 80 F0 ..... " .....
8070  FF 01 80 F0 FF 02 80 F0 01 03 80 F0 01 04 80 F0 ..... .....
8080  00 05 80 F0 21 06 80 F0 00 07 80 F0 90 08 80 F0 ..... ! .....
8090  3E 09 80 F0 FE 0A 80 F0 77 0B 80 F0 E5 0C 80 F0 ..... > .....
80A0  E1 0D 80 F0 23 0E 80 F0 2B 0F 80 F0 B8 10 80 F0 ..... # .....
80B0  86 11 80 F0 AF 12 80 F0 B7 13 80 F0 ED 14 80 F0 ..... .....
80C0  44 15 80 F0 1F 16 80 F0 CB 17 80 F0 4F 18 80 F0 ..... D .....
80D0  CB 19 80 F0 CF 1A 80 F0 CB 1B 80 F0 8F 1C 80 F0 ..... .....
80E0  CD 1D 80 F0 23 1E 80 F0 80 1F 80 F0 0E 23 80 F0 ..... # .....
80F0  02 24 80 F0 0D 25 80 F0 C2 26 80 F0 25 27 80 F0 ..... $ .....
8100  80 28 80 F0 0D 25 80 F0 C2 26 80 F0 25 27 80 F0 ..... (.....)
8110  80 28 80 F0 C9 29 80 F0 C3 20 80 F0 00 21 80 F0 ..... (.....)
8120  80 22 80 F0 11 00 80 F0 FF 01 80 F0 FF 02 80 F0 ..... " .....
8130  01
Ready>

```

รูปถ่ายที่ 3.3.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในเท่านั้น การเผยแพร่ข้อมูลใดๆโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารถือเป็นการละเมิดลิขสิทธิ์และจะดำเนินการดำเนินคดีตามกฎหมาย
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากนั้นเราใช้คำสั่ง W (RITE) , R (EAD) และ PFS เพื่อให้เครื่องวิเคราะห์
 สัญญาณทางตรรก แสดงผลออกมาในรูปของสภาวะทางตรรกบนจอภาพ ซึ่งรูปภาพที่ 3.3.2
 แสดงผลสภาวะทางตรรกของข้อมูลที่ช่องสัญญาณ CH0~CH15 ที่ตัวชี้ตำแหน่งที่ 0025 และ
 ใช้คำสั่งลูกศรลง (DOWN ARROW) ก็จะได้ผลดังภาพที่ 3.3.3 ซึ่งแสดงผลสภาวะ
 ทางตรรกของข้อมูลที่ช่องสัญญาณ CH16~CH31 ในตำแหน่งตัวชี้ตำแหน่งที่ 0025 เช่น
 เดียวกัน จากนั้นเราใช้คำสั่ง CTRL และ ลูกศรทางขวา (RIGHT ARROW) ก็จะได้ผล
 ของสภาวะทางตรรกในหน้าถัดไป ซึ่งได้เป็นรูปภาพที่ 3.3.4 ซึ่งแสดงผลสภาวะ
 ทางตรรก ข้อมูลที่ช่องสัญญาณ CH0~CH15 ที่ตัวชี้ตำแหน่งที่ 008A (ผลหน้าถัดมา)
 โดยใช้คำสั่งลูกศรลงจะได้ผลดังรูปภาพที่ 3.3.5 ซึ่งแสดงผลสภาวะทางตรรกข้อมูลที่
 ช่องสัญญาณ CH16~CH31 ที่ตัวชี้ตำแหน่งที่ 008A เช่นกัน ส่วนรูปภาพที่ 3.3.6 และ
 รูปภาพที่ 3.3.7 เป็นภาพถ่ายที่ได้จากจอภาพ ซึ่งแสดงผลสภาวะทางตรรก

จากผลการทดลองจะเห็นได้ว่า ได้ผลที่น่าพอใจ แต่ก็ยังมีหัวข้อที่ควรปรับปรุงเพื่อ
 พัฒนาให้เครื่องวิเคราะห์สัญญาณทางตรรกเครื่องนี้ สามารถใช้งานได้อย่างมีประสิทธิภาพ
 และสมบูรณ์ยิ่งขึ้น ซึ่งจะกล่าวในหัวข้อเสนอแนะ




รูปภาพที่ 3.3.2

แสดงผลภาวะทางตรรกของข้อมูล

ช่องสัญญาณ CH0~CH15 ณ. ตัวชี้ตำแหน่งที่ 0025

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



แสดงผลภาวะทางตรรกของข้อมูล

ช่องสัญญาณ CH16~CH31 ณ. ตัวชี้ตำแหน่งที่ 0025

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปภาพที่ 3.3.4

แสดงผลสภาวะทางตรรกของข้อมูล

ช่องสัญญาณ CH0~CH15 ณ. ตัวชี้ตำแหน่งที่ 008A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปภาพที่ 3.3.5


แสดงผลสภาวะทางตรรกของข้อมูล

ช่องสัญญาณ CH17~CH31 ณ. ตัวชี้ตำแหน่ง 008A

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปภาพที่ 3.3.6
ภาพถ่ายจากจอภาพ แสดงผลสถานะทางตรรก



รูปภาพที่ 3.3.7


ภาพถ่ายจากจอภาพ แสดงผลสถานะทางตรรก
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยฺาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายใน การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใด ๆ ทั้งสิ้น บริษัท วิศวกรและให้สัญญาณทางตรรกะที่แผ่นที่ 1 ทุกครั้งที่มีการนำไปใช้

แสดงถึงวงจรของหน่วยประเมินผลกลาง , วงจรส่วนของ PPI และ หน่วยความจำแอสแรม




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า


วงจรของเครื่องวิเคราะห์สัญญาณทางตรรกะ แผ่นที่ 3

ไม่ว่ากรณีใดๆ ทั้งสิ้น ยกเว้นกรณีที่มีเหตุเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


แสดงถึงวงจรการเปรียบเทียบสำหรับ เวิร์ดทริกสำหรับข้อมูล CH9~CH16 (ข้อมูลกลุ่มที่ 2)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 วงจรของเครื่องวิเคราะห์สัญญาณทางตรรกะ แผ่นที่ 4
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 แสดงถึงวงจรการเปรียบเทียบสำหรับ เวิร์ดทริกสำหรับข้อมูล CH17~CH24 (ข้อมูลกลุ่มที่ 3)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้ทำไปใช้ประโยชน์ทางการค้า
 ไม่ว่ากรณีใดๆ วงจรของเครื่องวิเคราะห์สัญญาณทางตรรกศาสตร์ที่แผ่นที่ 5 ทุกครั้งที่มีการนำไปใช้
 แสดงถึงวงจรการเปรียบเทียบสำหรับ เวิร์ดทริกสำหรับข้อมูล CH25~CH32 (ข้อมูลกลุ่มที่ 4)



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ทางการค้า
 วงจรของเครื่องวิเคราะห์สัญญาณทางตรรกะ แผ่นที่ 6
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น ออกกฎหมายให้เหตุผลเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 แสดงถึงวงจรตรวจสอบสัญญาณเว็รตทริก และ วงจรคาบของเวลา




CD<< 31>

CA<< 12>

LB<< 7>

CD<< 31>

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 วิจารณ์ได้ทุกสิ่งทุกอย่างที่มีเหตุอันสมควร แต่ขอสงวนสิทธิ์ในสิ่งที่ปรากฏในเอกสารนี้
 ไม่สามารถแก้ไขหรือเปลี่ยนแปลงได้โดยไม่มีเหตุอันสมควร
 แสดงถึงวงจรของส่วนความจำแบบแคชแรม



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับครูช่างานเพื่อการศึกษาเท่านั้น 4อนุญาติให้นำไปใช้ประโยชน์3การค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้
 วงจรของเครื่องวิเคราะห์สัญญาณทางตรรกะ แผ่นที่ 8

แสดงถึงวงจรการนับแอดเดรส และ เซตหน่วยความจำแบบแคชแรม

บทที่ 4

สรุปผลและวิจารณ์

4.1 สรุป

ผลที่ได้จากการทดลองใช้งานที่ได้นั้น เครื่องวิเคราะห์สัญญาณทางตรรกชุดนี้ สามารถตรวจรับข้อมูลได้ถูกต้องตามทฤษฎีที่ออกแบบไว้ตั้งที่กล่าวผ่านมาแล้วในบทที่ 3 ซึ่ง ผลจากการทดลองเป็นไปดังนี้คือ

1. สามารถตรวจจับสัญญาณได้ถึง 32 ช่องสัญญาณ แต่ละช่องสัญญาณแยกจากกัน โดยเด็ดขาด
2. อัตราการส่งสัญญาณสามารถจัดตั้งได้ เมื่อใช้สัญญาณนาฬิกาภายใน ซึ่งอัตราสูงสุดที่กำหนดไว้คือ 50 เมกกะเฮิรตซ์ และสามารถลดทอนลงได้ด้วยอัตรา 5-2-1 เช่น 50 , 20 , 10 , 5 , 2 , 1 เมกกะเฮิรตซ์ เป็นต้น
3. การกำหนดข้อมูลเริ่มต้นการทำงาน (WORD TRIGGERING) สามารถกำหนดได้ทั้ง 32 ช่องสัญญาณ โดยสามารถกำหนดสถานะทางตรรกเป็นได้ทั้งตรรก 1 , 0 หรือไม่กำหนด (DON'T CARE) ก็ได้ ซึ่งทั้งนี้ขึ้นอยู่กับความต้องการของผู้ใช้งาน
4. การควบคุมการทำงานและการแสดงผล กระทำผ่านทางเครื่องคอมพิวเตอร์ส่วนบุคคล โดยผ่านทางพอร์ทอนุกรม RS-232

ซึ่งจากผลการทดลองพบว่าผลที่ได้ที่น่าพอใจพอสมควร เมื่อเทียบกับเครื่องชนิดเดียวกันของบริษัทอื่นที่สร้างขึ้นมา

4.2 ข้อเสนอแนะ

สิ่งที่ทราบกันดีอยู่แล้วว่า ในสภาวะปัจจุบันเทคโนโลยีทางด้านไมโครคอมพิวเตอร์ได้ก้าวหน้าไปอย่างรวดเร็ว เพราะฉะนั้นอุปกรณ์ที่ใช้ในการตรวจสอบ และพัฒนาระบบไมโครคอมพิวเตอร์ชุดนี้ ผู้ที่สนใจควรจะพัฒนาอุปกรณ์ขึ้นนี้เพิ่มเติม เพื่อให้เครื่องมีประสิทธิภาพสูงขึ้นดังนี้

1. โดยอาศัยคุณสมบัติของไมโครโปรเซสเซอร์เบอร์ HD64180 ซึ่งมีข้อได้เปรียบไมโครโปรเซสเซอร์เบอร์อื่นได้แก่

1.1 สามารถทำงานด้วยสัญญาณนาฬิกาสูงถึง 12.288 เมกกะเฮิรตซ์ ทำให้การจัดการข้อมูลเป็นไปได้อย่างรวดเร็ว เพื่อให้สอดคล้องกับการพัฒนาด้านไมโครคอมพิวเตอร์ในสภาวะปัจจุบัน

1.2 สามารถอ้างอิงหน่วยความจำได้สูงถึง 1 เมกกะไบต์ และมีส่วนควบคุมหน่วยความจำโดยตรงทำให้ การใช้งานเป็นไปได้มีประสิทธิภาพ

1.3 มีพอร์ตอนุกรม 2 พอร์ตภายในตัว ทำให้ใช้งานได้ทันที กล่าวคือพอร์ตหนึ่งใช้เชื่อมต่อกับเครื่องคอมพิวเตอร์ส่วนบุคคล อีกพอร์ตหนึ่งใช้สำหรับทำการวิเคราะห์สัญญาณแบบอนุกรม

1.4 มีส่วนควบคุมการเข้าถึงหน่วยความจำโดยตรง (DMA) จากคุณสมบัติดังกล่าวข้างต้น และจากการออกแบบไว้เมื่อต้องการเก็บข้อมูลให้ตัวคอมพิวเตอร์ส่วนบุคคลทำการเก็บข้อมูลไว้ ถ้าออกแบบเพิ่มเติมให้เครื่องวิเคราะห์สัญญาณทางตรรก สามารถเชื่อมต่อกับตัวขั้วงานแม่เหล็กได้โดยตรงแล้ว จะทำให้การเก็บข้อมูลที่ได้จากการตรวจจับมีความรวดเร็วขึ้นและมีประสิทธิภาพสูงขึ้น การเชื่อมต่อตัวขั้วงานแม่เหล็กก็กระทำได้ไม่ยากนัก ทั้งนี้เนื่องจากมีส่วนกระทำ DMA อยู่ภายในชิปอยู่แล้ว

2. เมื่อใช้เครื่องวิเคราะห์สัญญาณทางตรรก ทำการจับสัญญาณที่ได้จากบัลข้อมูลของไมโครคโปรเซสเซอร์เบอร์อื่นๆ ควรจะมีโปรแกรมสนับสนุนช่วยเปลี่ยน การแสดงผล

จากรูปสภาวะทางตรรกให้เป็นภาษาแอสแซมบลี ของไมโครโปรเซสเซอร์เบอร์นั้นๆด้วย เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในกรณีนี้ จะเห็นว่าหน่วยความจำของไมโครโปรเซสเซอร์ HD64180 มีเหลือเพื่อที่จะบรรจุโปรแกรมเหล่านี้ลงไปได้ โดยผ่านทางจานแม่เหล็กที่เชื่อมต่ออยู่ หรือบันทึกลงไปในอินทรมก็ได้

3. อัตราการลุ่มสัญญาณควรจะเพิ่มขึ้นให้ได้ถึง 100 เมกกะเฮิทซ์ เพื่อรองรับการนำไปใช้วิเคราะห์สัญญาณของบอร์ดใหม่ๆของคอมพิวเตอร์ส่วนบุคคล ซึ่งปัจจุบันใช้ไมโครโปรเซสเซอร์เบอร์ 80486 DXZ ซึ่งทำงานด้วยความเร็วสูงถึง 50 เมกกะเฮิทซ์แล้ว

4. ในช่วงที่เครื่องวิเคราะห์สัญญาณทางตรรก ทำการที่จะดึงข้อมูลที่ตรวจจับได้มาแสดงบนจอภาพนั้น จากซอฟต์แวร์ที่เขียนขึ้นมา นั้น ต้องรอให้อ่านข้อมูลทั้ง 8 กิโลไบท์ทั้งหมดก่อน แล้วจึงจะแสดงผลทางจอภาพ ซึ่งใช้เวลาในการทำงานนานพอสมควรจากการใช้งานของเครื่องตามความเป็นจริงแล้ว ผู้ใช้งานไม่จำเป็นต้องการตรวจสอบข้อมูลทั้งหมด 8 กิโลไบท์ก็ได้ น่าจะมีการปรับปรุงซอฟต์แวร์ให้สามารถเลือกขนาดของข้อมูลที่ต้องการตรวจสอบได้ ทำให้ประหยัดเวลาในการทำงานของเครื่องได้อีกมาก

จากที่กล่าวมาแล้วข้างต้น จะเห็นว่าการเลือกใช้ไมโครโปรเซสเซอร์เบอร์ HD64180 นั้น เป็นการเปิดให้มีการพัฒนาต่อไปในอนาคตได้ด้วย รวมทั้งชุดคำสั่งต่างๆ จะเหมือนกับ Z-80 ผู้พัฒนาสามารถหาอุปกรณ์สนับสนุนได้ง่ายกว่าใช้ไมโครโปรเซสเซอร์เบอร์อื่นๆ เช่น โปรแกรมแอสเซมเบอร์ คู่มือสนับสนุนต่างๆ เป็นต้น

เอกสารอ้างอิง

- (1) LEWIS C. EGGERBERT , INTERFACING TO THE IBM PERSONAL COMPUTER.
HOWARD W. SAME & CO., INC , 1983.
- (2) HITACHI , HITACHI 8-BIT MICROPROCESSOR HD64180. HARDWARE
MANNAL.
- (3) LANCEA LEVENTHAL , INTRODUCTION TO MICROPROCESSORS. SOFTWARE
, HARDWARE , PROGRAMMING NEWJERSEY : PRENTICE-HALL , 1978.
- (4) HITACHI , HITACHI 8-BIT MICROPROCESSOR HD64180R1 , HD64180Z
APPLICATION NOTE.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

A. Instruction Set

The following explains the symbols in instruction set.

1. Register

$g, g', ww, xx, yy,$ and zz specify a register to be used. g and g' specify an 8-bit register. $ww, xx, yy,$ and zz specify a pair of 16-bit registers. The following tables show the correspondence between symbols and registers.

g, g'	Reg.	ww	Reg.	xx	Reg.	yy	Reg.	zz	Reg.
000	B	00	BC	00	BC	00	BC	00	BC
001	C	01	DE	01	DE	01	DE	01	DE
010	D	10	HL	10	IX	10	IY	10	HL
011	E	11	SP	11	SP	11	SP	11	AF
100	H								
101	L								
111	A								

NOTE: Suffixed H and L to ww, xx, yy, zz (ex. wwH, IXL) indicate upper and lower 8-bit of the 16-bit register respectively.

2. Bit

b specifies a bit to be manipulated in the bit manipulation instruction. The following table shows the correspondence between b and bits.

b	Bit
000	0
001	1
010	2
011	3
100	4
101	5
110	6
111	7

3. Condition

f specifies the condition in program control instructions. The following shows the correspondence between f and conditions.

f	Condition
000	NZ non zero
001	Z zero
010	NC non carry
011	C carry
100	PO parity odd
101	PE parity even
110	P sign plus
111	M sign minus

4. Restart Address

v specifies a restart address. The following table shows the correspondence between v and restart addresses.

v	Address
000	00H
001	08H
010	10H
011	18H
100	20H
101	28H
110	30H
111	38H

5. Flag

The following symbols show the flag conditions.

- : not affected
- ↑ : affected
- × : undefined
- S : set to 1
- R : reset to 0
- P : parity
- V : overflow

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

6. Miscellaneous

() _M	: data in the memory address
() _I	: data in the I/O address
m or n	: 8-bit data
mn	: 16-bit data
r	: 8-bit register
R	: 16-bit register
b·() _M	: a content of bit b in the memory address
b·gr	: a content of bit b in the register gr
d or j	: 8-bit signed displacement
S	: source addressing mode
D	: destination addressing mode
·	: AND operation
+	: OR operation
⊕	: EXCLUSIVE OR operation
**	: added new instructions to Z80

1. Data Manipulation Instructions

(1) Arithmetic and Logical Instructions (8-bit)

Operation name	MNEMONICS	OP code	Addressing						Bytes	States	Operation	Flag						
			IMMED	EXT	IND	REG	REGI	IMP				REL	7	6	4	2	1	0
													S	Z	H	P	V	N
ADD	ADD A,g	10 000 g				S		D	1	4	Ar-gr→Ar	1	1	1	V	R	1	
	ADD A,(HL)	10 000 110					S	D	1	6	Ar+(HL) _w →Ar	1	1	1	V	R	1	
	ADD A,m	11 000 110 < m >	S					D	2	6	Ar+m→Ar	1	1	1	V	R	1	
	ADD A,(IX-d)	11 011 101 10 000 110 < d >			S			D	3	14	Ar+(IX-d) _w →Ar	1	1	1	V	R	1	
	ADD A,(IY-d)	11 111 101 10 000 110 < d >			S			D	3	14	Ar+(IY-d) _w →Ar	1	1	1	V	R	1	
	ADC	ADC A,g	10 001 g				S		D	1	4	Ar+gr+c→Ar	1	1	1	V	R	1
	ADC A,(HL)	10 001 110					S	D	1	6	Ar+(HL) _w +c→Ar	1	1	1	V	R	1	
	ADC A,m	11 001 110 < m >	S					D	2	6	Ar+m+c→Ar	1	1	1	V	R	1	
	ADC A,(IX-d)	11 011 101 10 001 110 < d >			S			D	3	14	Ar+(IX-d) _w +c→Ar	1	1	1	V	R	1	
	ADC A,(IY-d)	11 111 101 10 001 110 < d >			S			D	3	14	Ar+(IY-d) _w +c→Ar	1	1	1	V	R	1	
AND	AND g	10 100 g				S		D	1	4	Ar-gr→Ar	1	1	1	S	P	R	R
	AND (HL)	10 100 110					S	D	1	6	Ar-(HL) _w →Ar	1	1	1	S	P	R	R
	AND m	11 100 110 < m >	S					D	2	6	Ar-m→Ar	1	1	1	S	P	R	R
	AND (IX-d)	11 011 101 10 100 110 < d >			S			D	3	14	Ar-(IX-d) _w →Ar	1	1	1	S	P	R	R
	AND (IY-d)	11 111 101 10 100 110 < d >			S			D	3	14	Ar-(IY-d) _w →Ar	1	1	1	S	P	R	R
	Compare	CP g	10 111 g				S		D	1	4	Ar-gr	1	1	1	V	S	1
	CP (HL)	10 111 110					S	D	1	6	Ar-(HL) _w	1	1	1	V	S	1	
	CP m	11 111 110 < m >	S					D	2	6	Ar-m	1	1	1	V	S	1	
	CP (IX-d)	11 011 101 10 111 110 < d >			S			D	3	14	Ar-(IX-d) _w	1	1	1	V	S	1	
	CP (IY-d)	11 111 101 10 111 110 < d >			S			D	3	14	Ar-(IY-d) _w	1	1	1	V	S	1	
COMPLEMENT	CPL	00 101 111						S/D	1	3	Ar→Ar	1	1	1	S	1	1	
DEC	DEC g	00 g 101				S/D			1	4	gr-1→gr	1	1	1	V	S	1	
	DEC (HL)	00 110 101					S/D		1	10	(HL) _w -1→(HL) _w	1	1	1	V	S	1	
	DEC (IX-d)	11 011 101 00 110 101 < d >			S/D				3	18	(IX-d) _w -1→(IX-d) _w	1	1	1	V	S	1	
	DEC (IY-d)	11 111 101 00 110 101 < d >			S/D				3	18	(IY-d) _w -1→(IY-d) _w	1	1	1	V	S	1	
INC	INC g	00 g 100				S/D			1	4	gr+1→gr	1	1	1	V	R	1	
	INC (HL)	00 110 100					S/D		1	10	(HL) _w +1→(HL) _w	1	1	1	V	R	1	
	INC (IX-d)	11 011 101 00 110 100 < d >			S/D				3	18	(IX-d) _w +1→(IX-d) _w	1	1	1	V	R	1	
	INC (IY-d)	11 111 101 00 110 100 < d >			S/D				3	18	(IY-d) _w +1→(IY-d) _w	1	1	1	V	R	1	

(to be continued)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Operation name	MNEMONICS	OP code	Addressing							Bytes	States	Operation	Flag							
			IMMED	EXT	IND	REG	REGI	IMP	REL				7	6	4	2	1	0		
						S	D						S	Z	H	P/V	N	C		
MULT	MLT ww **	11 101 101 01 ww1 100				S	D				2	17	wwHr x wwLr - ww _w	
NEGATE	NEG	11 101 101 01 000 100					S/D				2	6	0-Ar-Ar	1	1	1	V	S	1	
OR	OR g	10 110 g				S	D				1	4	Ar+gr-Ar	1	1	R	P	R	R	
	OR (HL)	10 110 110					S	D			1	6	Ar+(HL) _w -Ar	1	1	R	P	R	R	
	OR m	11 110 110 < m >	S				D				2	6	Ar+m-Ar	1	1	R	P	R	R	
	OR (IX+d)	11 011 101 10 110 110 < d >			S		D				3	14	Ar+(IX+d) _w -Ar	1	1	R	P	R	R	
						S		D				3	14	Ar+(IX+d) _w -Ar	1	1	R	P	R	R
						S		D				3	14	Ar+(IX+d) _w -Ar	1	1	R	P	R	R
SUB	SUB g	10 010 g				S	D				1	4	Ar-gr-Ar	1	1	1	V	S	1	
	SUB (HL)	10 010 110					S	D			1	6	Ar-(HL) _w -Ar	1	1	1	V	S	1	
	SUB m	11 010 110 < m >	S				D				2	6	Ar-m-Ar	1	1	1	V	S	1	
	SUB (IX+d)	11 011 101 10 010 110 < d >			S		D				3	14	Ar-(IX+d) _w -Ar	1	1	1	V	S	1	
						S		D				3	14	Ar-(IX+d) _w -Ar	1	1	1	V	S	1
						S		D				3	14	Ar-(IX+d) _w -Ar	1	1	1	V	S	1
SUBC	SBC A.g	10 011 g				S	D				1	4	Ar-gr-c-Ar	1	1	1	V	S	1	
	SBC A.(HL)	10 011 110					S	D			1	6	Ar-(HL) _w -c-Ar	1	1	1	V	S	1	
	SBC A.m	11 011 110 < m >	S				D				2	6	Ar-m-c-Ar	1	1	1	V	S	1	
	SBC A.(IX+d)	11 011 101 10 011 110 < d >			S		D				3	14	Ar-(IX+d) _w -c-Ar	1	1	1	V	S	1	
						S		D				3	14	Ar-(IX+d) _w -c-Ar	1	1	1	V	S	1
						S		D				3	14	Ar-(IX+d) _w -c-Ar	1	1	1	V	S	1
TEST	TST g **	11 101 101 00 g 100				S	S				2	7	Ar gr	1	1	S	P	R	R	
	TST (HL) **	11 101 101 00 110 100					S				2	10	Ar HL _w	1	1	S	P	R	R	
	TST m **	11 101 101 01 100 100 < m >	S								3	9	Ar m	1	1	S	P	R	R	
XOR	XOR g	10 101 g				S	D				1	4	Ar⊕gr-Ar	1	1	R	P	R	R	
	XOR (HL)	10 101 110					S	D			1	6	Ar⊕HL _w -Ar	1	1	R	P	R	R	
	XOR m	11 101 110 < m >	S				D				2	6	Ar⊕m-Ar	1	1	R	P	R	R	
	XOR (IX+d)	11 011 101 10 101 110 < d >			S		D				3	14	Ar⊕(IX+d) _w -Ar	1	1	R	P	R	R	
						S		D				3	14	Ar⊕(IX+d) _w -Ar	1	1	R	P	R	R
						S		D				3	14	Ar⊕(IX+d) _w -Ar	1	1	R	P	R	R






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(2) Rotate and Shift Instructions

Operation name	MNEMONICS	OP code	Addressing						Bytes	States	Operation	Flag					
			IMMED	EXT	IND	REG	REGI	IMP				REL	S	Z	H	P	V
Rotate and Shift Data	RLA	00 010 111						S D	1	3		.	.	R	.	R	I
	RL g	11 001 011				S	D	2	7		1	1	R	P	R	:	
	RL (HL)	00 010 g 11 001 011					S	D	2	13		:	:	R	P	R	:
	RL (IX+d)	00 010 110 11 011 101 < d >			S	D			4	19		:	:	R	P	R	:
	RL (IY+d)	00 010 110 11 111 101 < d >			S	D			4	19		:	:	R	P	R	:
	RLCA	00 010 111						S D	1	3		.	.	R	.	R	:
	RLC g	11 001 011 00 000 g				S	D	2	7		:	:	R	P	R	:	
	RLC (HL)	11 001 011 00 000 110				S	D	2	13		:	:	R	P	R	:	
	RLC (IX+d)	11 011 101 < d >			S	D			4	19		:	:	R	P	R	:
	RLC (IY+d)	00 000 110 11 111 101 < d >			S	D			4	19		:	:	R	P	R	:
	RLD	00 000 110 11 101 101						S D	2	16		:	:	R	P	R	.
	RRA	00 011 111						S D	1	3		.	.	R	.	R	:
	RR g	11 001 011 00 011 g				S	D	2	7		:	:	R	P	R	:	
	RR (HL)	11 001 011 00 011 110				S	D	2	13		:	:	R	P	R	:	
	RR (IX+d)	11 011 101 < d >			S	D			4	19		:	:	R	P	R	:
	RR (IY+d)	00 011 110 11 111 101 < d >			S	D			4	19		:	:	R	P	R	:
	RRCA	00 011 111						S D	1	3		.	.	R	.	R	:
	RRC g	11 001 011 00 001 g				S	D	2	7		:	:	R	P	R	:	
	RRC (HL)	11 001 011 00 001 110				S	D	2	13		:	:	R	P	R	:	
	RRC (IX+d)	11 011 101 < d >			S	D			4	19		:	:	R	P	R	:
	RRC (IY+d)	00 001 110 11 111 101 < d >			S	D			4	19		:	:	R	P	R	:

(to be continued)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Operation name	MNEMONICS	OP code	Addressing						Bytes	States	Operation	Flag						
			IMMED	EXT	IND	REG	REGI	IMP				REL	7	6	4	2	1	0
													S	Z	H	P	V	N
Rotate and Shift Data	RRD	11 101 101 01 100 111							S, D	2	16		1	1	R	P	R	-
	SLA g	11 001 011 00 100 g				S, D				2	7		1	1	R	P	R	I
	SLA (HL)	11 001 011 00 100 110					S, D			2	13		1	1	R	P	R	I
	SLA (IX+d)	11 011 101 11 001 011 < d >			S, D					4	19		1	1	R	P	R	I
	SLA (IY>d)	00 100 110 11 111 101 11 001 011 < d >			S, D					4	19		1	1	R	P	R	I
	SRA g	00 100 110 11 001 011 00 101 g				S, D				2	7		1	1	R	P	R	I
	SRA (HL)	11 001 011 00 101 110					S, D			2	13		1	1	R	P	R	I
	SRA (IX+d)	11 011 101 11 001 011 < d >			S, D					4	19		1	1	R	P	R	I
	SRA (IY+d)	00 101 110 11 111 101 11 001 011 < d >			S, D					4	19		1	1	R	P	R	I
	SRL g	00 101 110 11 001 011 00 111 g				S, D				2	7		1	1	R	P	R	I
	SRL HL	11 001 011 00 111 110					S, D			2	13		1	1	R	P	R	I
	SRL IX+d	11 011 101 11 001 011 < d >			S, D					4	19		1	1	R	P	R	I
	SRL IY+d	00 111 110 11 111 101 11 001 011 < d >			S, D					4	19		1	1	R	P	R	I

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


(3) Bit Manipulation Instructions

Operation name	MNEMONICS	OP code	Addressing							Bytes	States	Operation	Flag							
			IMMED	EXT	IND	REG	REGI	IMP	REL				7	6	4	2	1	0		
													S	Z	H	P/V	N	C		
Bit Set	SET b,g	11 001 011 11 b g				S/D				2	7	1-b·gr		
	SET b,(HL)	11 001 011 11 b 110					S/D			2	13	1-b·(HL) _w		
	SET b,(IX+d)	11 011 101 11 001 011 < d >			S/D						4	19	1-b·(IX+d) _w	
		11 b 110 11 111 101 11 001 011 < d >			S/D						4	19	1-b·(IX+d) _w	
	Bit Reset	RES b,g	11 001 011 10 b g				S/D				2	7	0-b·gr	
		RES b,(HL)	11 001 011 10 b 110					S/D			2	13	0-b·(HL) _w	
		RES b,(IX+d)	11 011 101 11 001 011 < d >			S/D						4	19	0-b·(IX+d) _w
			10 b 110 11 111 101 11 001 011 < d >			S/D						4	19	0-b·(IX+d) _w
Bit Test		BIT b,g	11 001 011 01 b g				S				2	6	b·gr→z	X	.	S	X	R	.	
		BIT b,(HL)	11 001 011 01 b 110					S			2	9	b·HL _w →z	X	.	S	X	R	.	
		BIT b,(IX+d)	11 011 101 11 001 011 < d >			S						4	15	b·(IX+d) _w →z	X	.	S	X	R	.
			01 5 110 11 111 101 11 001 011 < d >			S						4	15	b·(IX+d) _w →z	X	.	S	X	R	.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(4) Arithmetic Instructions (16-bit)

Operation name	MNEMONICS	OP code	Addressing						Bytes	States	Operation	Flag						
			IMMED	EXT	IND	REG	REGI	IMP				REL	7	6	4	2	1	0
													S	Z	H	P/V	N	C
ADD	ADD HL,ww	00 ww1 001				S		D	1	7	$HL_1 + ww_1 \rightarrow HL_1$.	.	X	.	R	1	
	ADD IX,xx	11 011 101				S		D	2	10	$IX_1 + xx_1 \rightarrow IX_1$.	.	X	.	R	1	
		00 xx1 001																
	ADD IY,yy	11 111 101				S		D	2	10	$IY_1 + yy_1 \rightarrow IY_1$.	.	X	.	R	1	
		00 yy1 001																
ADC	ADC HL,ww	11 101 101 01 ww1 010				S		D	2	10	$HL_1 + ww_1 - c \rightarrow HL_1$!	!	X	V	R	1	
DEC	DEC ww	00 ww1 011				S	D		1	4	$ww_1 - 1 \rightarrow ww_1$	
	DEC IX	11 011 101				S	D		2	7	$IX_1 - 1 \rightarrow IX_1$	
		00 101 011																
	DEC IY	11 111 101				S	D		2	7	$IY_1 - 1 \rightarrow IY_1$	
		00 101 011																
INC	INC ww	00 ww0 011				S	D		1	4	$ww_1 + 1 \rightarrow ww_1$	
	INC IX	11 011 101				S	D		2	7	$IX_1 + 1 \rightarrow IX_1$	
		00 100 011																
	INC IY	11 111 101				S	D		2	7	$IY_1 + 1 \rightarrow IY_1$	
		00 100 011																
SBC	SBC HL,ww	11 101 101 01 ww0 010				S		D	2	10	$HL_1 - ww_1 - c \rightarrow HL_1$!	!	X	V	S	!	



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. Data Transfer Instructions

(1) 8-Bit Load

Operation name	MNEMONICS	OP code	Addressing						Bytes	States	Operation	Flag						
			IMMED	EXT	IND	REG	REGI	IMP				REL	7	6	4	2	1	0
												S	Z	H	P	V	N	C
Load 8-bit Data	LD A,I	11 101 101 01 010 111						S/D	2	6	Ir→Ar	1	1	R	IEF ₇	R		
	LD A,R	11 101 101 01 011 111						S/D	2	6	Rr→Ar	1	1	R	IEF ₇	R		
	LD A,(BC)	00 001 010					S	D	1	6	BC _w →Ar	Ⓛ						
	LD A,(DE)	00 011 010					S	D	1	6	DE _w →Ar							
	LD A,(mn)	00 111 010		S				D	3	12	mn _w →Ar							
	< n >																	
	< m >																	
	LD IA	11 101 101 01 000 111						S/D	2	6	Ar→Ir							
	LD RA	11 101 101 01 001 111						S/D	2	6	Ar→Rr							
	LD (BC),A	00 000 010					D	S	1	7	Ar→BC _w							
	LD (DE),A	00 010 010					D	S	1	7	Ar→DE _w							
	LD (mn),A	00 110 010		D				S	3	13	Ar→mn _w							
	< n >																	
	< m >																	
	LD g,g'	01 g g'				S	D		1	4	gr→gr							
	LD g,(HL)	01 g 110				D	S		1	6	HL _w →gr							
	LD g,m	00 g 110	S			D			2	6	m→gr							
	< m >																	
	LD g,(IX+d)	11 011 101 01 g 110 d		S		D			3	14	IX-d _w →gr							
	LD g,(IY+d)	11 111 101 01 g 110 d		S		D			3	14	IY-d _w →gr							
	LD (HL),m	00 110 110 < m >	S			D			2	9	m→HL _w							
	LD (IX+d),m	11 011 101 00 110 110 d < m >	S		D				4	15	m→IX-d _w							
	LD (IY+d),m	11 111 101 00 110 110 d < m >	S		D				4	15	m→IY-d _w							
	LD (HL),g	01 110 g				S	D		1	7	gr→HL _w							
	LD (IX+d),g	11 011 101 01 110 g d < d >		D		S			3	15	gr→IX-d _w							
	LD (IY+d),g	11 111 101 01 110 g d d		D		S			3	15	gr→IY-d _w							

① Interrupts are not sampled at the end of LD A, I or LD A, R.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(2) 16-Bit Load

Operation name	MNEMONICS	OP code	Addressing						Bytes	States	Operation	Flag								
			IMMED	EXT	IND	REG	REGI	IMP				REL	7	6	4	2	1	0		
													S	Z	H	P	V	N	C	
Load 16-bit Data	LD ww,mn	00 ww0 001 < n > < m >	S			D					3	9	mn→ww _s	
	LD IX,mn	11 011 101 00 100 001 < n > < m >	S						D		4	12	mn→IX _s	
	LD IY,mn	11 111 101 00 100 001 < n > < m >	S						D		4	12	mn→IY _s
	LD SP,HL	11 111 001							S D		1	4	HL _s →SP _s	
	LD SP,IX	11 011 101 11 111 001							S D		2	7	IX _s →SP _s
	LD SP,IY	11 111 101 11 111 001							S D		2	7	IY _s →SP _s
	LD ww, mn	11 101 101 01 ww1 011 < n > < m >		S		D						4	18	mn+1 _w →wwHr mn _w →wwLr
	LD HL, mn	00 101 010 < n > < m >	S			D						3	15	mn+1 _w →Hr mn _w →Lr
	LD IX, mn	11 011 101 00 101 010 < n > < m >	S			D						4	18	mn+1 _w →IXHr mn _w →IXLr
	LD IY, mn	11 111 101 00 101 010 < n > < m >	S			D						4	18	mn+1 _w →IYHr mn _w →IYLr
	LD (mn),ww	11 101 101 01 ww0 011 < n > < m >		D		S						4	19	wwHr→mn+1 _w wwLr→mn _w
	LD (mn),HL	00 100 010 < n > < m >		D				S				3	16	Hr→mn+1 _w Lr→mn _w
	LD (mn),IX	11 011 101 00 100 010 < n > < m >		D				S				4	19	IXHr→mn+1 _w IXLr→mn _w
	LD (mn),IY	11 111 101 00 100 010 < n > < m >		D				S				4	19	IYHr→mn+1 _w IYLr→mn _w

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้拿去ใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(3) Block Transfer

Operation name	MNEMONICS	OP code	Addressing						Bytes	States	Operation	Flag								
			IMMED	EXT	IND	REG	REGI	IMP				REL	7	6	4	2	1	0		
													S	Z	H	P/V	N	C		
Block Transfer Search Data	CPD	11 101 101					S	S	2	12	Ar-(HL) _w BC _r -1→BC _r HL _r -1→HL _r	③	②	1	1	1	1	S	·	
		10 101 001										③	②							
	CPDR	11 101 101					S	S	2	14	BC _r ≠0 Ar=(HL) _w	1	1	1	1	1	S	·		
		10 111 001								12	BC _r =0 or Ar=(HL) _w { Ar-(HL) _w Q BC _r -1→BC _r HL _r -1→HL _r Repeat Q until Ar=(HL) _w or BC _r =0									
	CPI	11 101 101					S	S	2	12	Ar-(HL) _w BC _r -1→BC _r HL _r +1→HL _r	1	1	1	1	1	S	·		
		10 100 001																		
	CPIR	11 101 101					S	S	2	14	BC _r ≠0 Ar=(HL) _w	1	1	1	1	1	S	·		
		10 110 001								12	BC _r =0 or Ar=(HL) _w { Ar-(HL) _w Q BC _r -1→BC _r HL _r +1→HL _r Repeat Q until Ar=(HL) _w or BC _r =0									
	LDD	11 101 101					S	D	2	12	(HL) _w →(DE) _w BC _r -1→BC _r DE _r -1→DE _r HL _r -1→HL _r						R	1	R	·
		10 101 000																		
	LDDR	11 101 101					S	D	2	14 (BC _r ≠0)	(HL) _w →(DE) _w						R	R	R	·
		10 111 000								12 (BC _r =0)	Q BC _r -1→BC _r DE _r -1→DE _r HL _r -1→HL _r Repeat Q until BC _r =0									
LDI	11 101 101					S	D	2	12	(HL) _w →(DE) _w BC _r -1→BC _r DE _r +1→DE _r HL _r +1→HL _r						R	1	R	·	
	10 100 000																			
LDIR	11 101 101					S	D	2	14 (BC _r ≠0)	(HL) _w →(DE) _w						R	R	R	·	
	10 110 000								12 (BC _r =0)	Q BC _r -1→BC _r DE _r +1→DE _r HL _r +1→HL _r Repeat Q until BC _r =0										

- ② P/V=0 : BC_r-1=0
P/V=1 : BC_r-1≠0
- ③ Z=1 : Ar=(HL)_w
Z=0 : Ar≠(HL)_w

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

(4) Stack and Exchange

Operation name	MNEMONICS	OP code	Addressing							Bytes	States	Operation	Flag							
			IMMED	EXT	IND	REG	REGI	IMP	REL				7	6	4	2	1	0		
													S	Z	H	P	V	N	C	
PUSH	PUSH zz	11 zz0 101				S			D		1	11	zzLr→(SP-2) _w zzHr→(SP-1) _w SP _x -2→SP _x	
	PUSH IX	11 011 101							S,D		2	14	IXLr→(SP-2) _w IXHr→(SP-1) _w SP _x -2→SP _x	
		11 100 101								S,D		2	14	IYLr→(SP-2) _w IYHr→(SP-1) _w SP _x -2→SP _x
	POP	POP zz	11 zz0 001				D			S		1	9	(SP+1) _w →zzHr ④ (SP) _w →zzLr SP _x +2→SP _x
		POP IX	11 011 101							S,D		2	12	(SP+1) _w →IXHr (SP) _w →IXLr SP _x +2→SP _x
			11 100 001								S,D		2	12	(SP+1) _w →IYHr (SP) _w →IYLr SP _x +2→SP _x
Exchange	EX AF,AF	00 001 000							S,D		1	4	AF _x ←AF _x	
	EX DE,HL	11 101 011							S,D		1	3	DE _x ←HL _x	
	EXX	11 011 001								S,D		1	3	BC _x ←BC _x DE _x ←DE _x
										S,D		1	3	HL _x ←HL _x
	EX (SP),HL	11 100 011							S,D		1	16	Hr←(SP) _w Lr←(SP) _w	
	EX (SP),IX	11 011 101								S,D		2	19	IXHr←(SP-1) _w IXLr←(SP) _w
		11 100 011								S,D		2	19	IYHr←(SP-1) _w IYLr←(SP) _w
	EX (SP),IY	11 111 101								S,D		2	19	IYHr←(SP-1) _w IYLr←(SP) _w
11 100 011									S,D		2	19	IYHr←(SP-1) _w IYLr←(SP) _w	

④ In the case of POP AF, Flag is written a current contents of the stack.

3 . Program Control Instructions

Operation name	MNEMONICS	OP code	Addressing						Bytes	States	Operation	Flag							
			IMMED	EXT	IND	REG	REGI	IMP				REL	7	6	4	2	1	0	
			S	Z	H	P	V	N				C							
Call	CALL mn	11 001 101 < n > < m >			D						3	16	PCHr→(SP-1) _w PCLr→(SP-2) _w mn→PC _r SP _r -2→SP _r
	CALL f.mn	11 f 100 < n > < m >			D						3	6 f: false 15 f: true	continue: f is false CALL mn: f is true
Jump	DJNZ j	00 010 000 < j2 >							D		2 9 Br=0) 2 7 Br=0)		Br-1→Br continue: Br=0 PC _r -j→PC _r : Br=0
	JP f.mn	11 f 010 < n > < m >			D						3	6 f: false	mn→PC _r : f is true
												9 f: true	continue: f is false
	JP mn	11 000 011 < n > < m >			D						3	9	mn→PC _r
	JP HL	11 101 001						D			1	3	HL _r →PC _r
	JP IX	11 011 101 11 101 001						D			2	6	IX _r →PC _r
	JP IY	11 111 101 11 101 001						D			2	6	IY _r →PC _r
	JR j	00 011 000 < j2 >							D		2	8	PC _r -j→PC _r
	JR Cj	00 111 000 < j2 >							D		2	8	continue: C=0 PC _r -j→PC _r : C=1
	JR NCj	00 110 000 < j2 >							D		2	8	continue: C=1 PC _r -j→PC _r : C=0
	JR Zj	00 101 000 < j2 >							D		2	8	continue: Z=0 PC _r -j→PC _r : Z=1
	JR NZj	00 100 000 < j2 >							D		2	8	continue: Z=1 PC _r -j→PC _r : Z=0
	Return	RET	11 001 001							D		1	9	SP _w →PCLr SP-1 _w →PCHr SP _r -2→SP _r
RET f		11 f 000							D		1	5 f: false 10 f: true	continue: f is false RET: f is true
RETI		11 101 101 01 001 101							D		2	12 Z 12 (R)	(SP _w →PCLr (SP-1 _w →PCHr SP _r -2→SP _r
RETN		11 101 101 01 000 101							D		2	12	(SP _w →PCLr (SP-1 _w →PCHr SP _r -2→SP _r IEF _r →IEF _r
Restart	RST v	11 v 111							D		1	11	PCHr→(SP-1) _w PCLr→(SP-2) _w 0→PCHr v→PCLr SP _r -2→SP _r

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4 . I/O Instructions

Operation name	MNEMONICS	OP code	Addressing							Bytes	States	Operation	Flag						
			IMMED	EXT	IND	REG	REGI	IMP	I.O				7	6	4	2	1	0	
													S	Z	H	P/V	N	C	
INPUT	IN A.(m)	11 011 011 < m >							D	S	2	9	Am ₁ →Ar m→A ₀ -A ₇ Ar→A ₀ -A ₁₅
	IN g.(C)	11 101 101 01 g 000						D		S	2	9	BC ₁ →gr g=110 : Only the flags will change Cr→A ₀ -A ₇ Br→A ₀ -A ₁₅	:	:	R	P	R	.
	IN0 g.(m) **	11 101 101 00 g 000 < m >						D		S	3	12	00m ₁ →gr g=110 : Only the flags will change m→A ₀ -A ₇ 00→A ₀ -A ₁₅	:	:	R	P	R	.
IND		11 101 101 10 101 010						D		S	2	12	BC ₁ →HL ₁ HL ₁ -1→HL ₁ Br-1→Br Cr→A ₀ -A ₇ Br→A ₀ -A ₁₅	X	:	X	X	1	X
INDR		11 101 101 10 111 010						D		S	2	14 Br≠0 12 Br=0	BC ₁ →HL ₁ Q HL ₁ -1→HL ₁ Br-1→Br Repeat Q until Br=0 Cr→A ₀ -A ₇ Br→A ₀ -A ₁₅	X	S	X	X	1	X
INI		11 101 101 10 100 010						D		S	2	12	BC ₁ →HL ₁ HL ₁ -1→HL ₁ Br-1→Br Cr→A ₀ -A ₇ Br→A ₀ -A ₁₅	X	:	X	X	1	X
INIR		11 101 101 10 110 010						D		S	2	14 Br≠0 12 Br=0	BC ₁ →HL ₁ Q HL ₁ -1→HL ₁ Br-1→Br Repeat Q until Br=0 Cr→A ₀ -A ₇ Br→A ₀ -A ₁₅	X	S	X	X	1	X

(to be continued)

- ⑤ Z=1 : Br-1=0
Z=0 : Br-1≠0
- ⑥ N=1 : MSB of Data=1
N=0 : MSB of Data=0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Operation name	MNEMONICS	OP code	Addressing							Bytes	States	Operation	Flag					
			IMMED	EXT	IND	REG	REGI	DMP	L.O				7	6	4	2	1	0
													S	Z	H	P/V	N	C
OUTPUT	OUT (m),A	11 010 011 < m >						S	D	2	10	Ar→(Am), m→A ₈ -A ₇ , Ar→A ₈ -A ₁₅
	OUT (C),g	11 101 101 01 g 001				S			D	2	10	gr→(BC), Cr→A ₈ -A ₇ , Br→A ₈ -A ₁₅
	OUT0 (m),g **	11 101 101 00 g 001 < m >				S			D	3	13	gr→(00m), m→A ₈ -A ₇ , 00→A ₈ -A ₁₅
	OTDM **	11 101 101 10 001 011					S		D	2	14	HL _w →(00C), HL _w -1→HL _w , Cr-1→Cr Br-1→Br Cr→A ₈ -A ₇ , 00→A ₈ -A ₁₅	I	I	I	P	I	I
	OTDMR **	11 101 101 10 011 011					S		D	2	16 (Br=0) 14 (Br=0)	(HL _w →(00C), HL _w -1→HL _w , Q Cr-1→Cr Br-1→Br Repeat Q until Br=0 Cr→A ₈ -A ₇ , 00→A ₈ -A ₁₅	R	S	R	S	I	R
	OTDR	11 101 101 10 111 011				S			D	2	14 (Br=0) 12 (Br=0)	(HL _w →(BC), Q HL _w -1→HL _w , Br-1→Br Repeat Q until Br=0 Cr→A ₈ -A ₇ , Br→A ₈ -A ₇	X	S	X	X	I	X
	OUTI	11 101 101 10 100 011				S			D	2	12	HL _w →(BC), HL _w -1→HL _w , Br-1→Br Cr→A ₈ -A ₇ , Br→A ₈ -A ₁₅	X	I	X	X	I	X
	OTIR	11 101 101 10 110 011				S			D	2	14 (Br=0) 12 (Br=0)	(HL _w →(BC), Q HL _w -1→HL _w , Br-1→Br Repeat Q until Br=0 Cr→A ₈ -A ₇ , Br→A ₈ -A ₁₅	X	S	X	X	I	X
	TSTIO m **	11 101 101 01 110 100 < m >	S						S	3	12	(00C), m Cr→A ₈ -A ₇ , 00→A ₈ -A ₁₅	I	I	S	P	R	R
	OTIM **	11 101 101 10 000 011					S		D	2	14	HL _w →(00C), HL _w -1→HL _w , Cr-1→Cr Br-1→Br Cr→A ₈ -A ₇ , 00→A ₈ -A ₁₅	I	I	I	P	I	I
	OTIMR **	11 101 101 10 010 011					S		D	2	16 (Br=0) 14 (Br=0)	(HL _w →(00C), HL _w +1→HL _w , Q Cr+1→Cr Br-1→Br Repeat Q until Br=0 Cr→A ₈ -A ₇ , 00→A ₈ -A ₁₅	R	S	R	S	I	R
	OUTD	11 101 101 10 101 011				S			D	2	12	(HL _w →(BC), HL _w -1→HL _w , Br-1→Br Cr→A ₈ -A ₇ , Br→A ₈ -A ₁₅	X	I	X	X	I	X

- ⑤ Z=1: Br-1=0
Z=0: Br-1≠0
- ⑥ N=1: MSB of Data=1
N=0: MSB of Data=0

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5 . Special Control Instructions

Operation name	MNEMONICS	OP code	Addressing						Bytes	States	Operation	Flag						
			IMMED	EXT	IND	REG	REGI	IMP				REL	7	6	4	2	1	0
													S	Z	H	P/V	N	C
Special Function	DAA	00 100 111						S/D	1	4	Decimal Adjust Accumulator	i	i	i	P	-	I	
Carry Control	CCF	00 111 111							1	3	\bar{C} -C	.	.	R	.	R	I	
	SCF	00 110 111							1	3	1-C	.	.	R	.	R	S	
CPU Control	DI	11 110 011							1	3	0-IEF ₀ , 0-IEF ₁ ⑦	
	EI	11 111 011							1	3	1-IEF ₀ , 1-IEF ₁ ⑦	
	HALT	01 110 110							1	3	CPU halted	
	IM 0	IM 0	11 101 101							2	6	Interrupt mode 0
			01 000 110									
	IM 1	IM 1	11 101 101							2	6	Interrupt mode 1
			01 010 110									
	IM 2	IM 2	11 101 101							2	6	Interrupt mode 2
			01 011 110									
	NOP		00 000 000							1	3	No operation
	SLP **	SLP **	11 101 101							2	8	Sleep
		01 110 110										

⑦ Interrupts are not sampled at the end of DI or EI.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

B. Instruction Summary in Alphabetical Order

** : Added new instructions to Z80

MNEMONICS	Bytes	Machine Cycles	States
ADC A,m	2	2	6
ADC A,g	1	2	4
ADC A, (HL)	1	2	6
ADC A, (IX+d)	3	6	14
ADC A, (IY+d)	3	6	14
ADD A,m	2	2	6
ADD A,g	1	2	4
ADD A, (HL)	1	2	6
ADD A, (IX+d)	3	6	14
ADD A, (IY+d)	3	6	14
ADC HL,ww	2	6	10
ADD HL,ww	1	5	7
ADD IX,xx	2	6	10
ADD IY,yy	2	6	10
AND m	2	2	6
AND g	1	2	4
AND (HL)	1	2	6
AND (IX+d)	3	6	14
AND (IY+d)	3	6	14
BIT b, (HL)	2	3	9
BIT b, (IX+d)	4	5	15
BIT b, (IY+d)	4	5	15
BIT b,g	2	2	6
CALL f,mn	3	2	6
			(If condition is false)
	3	6	16
			(If condition is true)

(to be continued)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONICS	Bytes	Machine Cycles	States
CALL mn	3	6	16
CCF	1	1	3
CPD	2	6	12
CPDR	2	8	14
			(If $BC_R \neq 0$ and $Ar \neq (HL)_M$)
	2	6	12
			(If $BC_R = 0$ or $Ar = (HL)_M$)
CP (HL)	1	2	6
CPI	2	6	12
CPIR	2	8	14
			(If $BC_R \neq 0$ and $Ar \neq (HL)_M$)
	2	6	12
			(If $BC_R = 0$ or $Ar = (HL)_M$)
CP (IX+d)	3	6	14
CP (IY+d)	3	6	14
CPL	1	1	3
CP m	2	2	6
CP g	1	2	4
DAA	1	2	4
DEC (HL)	1	4	10
DEC IX	2	3	7
DEC IY	2	3	7
DEC (IX+d)	3	8	18
DEC (IY+d)	3	8	18
DEC g	1	2	4
DEC ww	1	2	4
DI	1	1	3

(to be continued)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONICS	Bytes	Machine Cycles	States
DJNZ j	2	5	9 (If Br≠0)
	2	3	7 (If Br=0)
EI	1	1	3
EX AF,AF'	1	2	4
EX DE,HL	1	1	3
EX (SP),HL	1	6	16
EX (SP),IX	2	7	19
EX (SP),IY	2	7	19
EXX	1	1	3
HALT	1	1	3
IM 0	2	2	6
IM 1	2	2	6
IM 2	2	2	6
INC g	1	2	4
INC (HL)	1	4	10
INC (IX+d)	3	8	18
INC (IY+d)	3	8	18
INC ww	1	2	4
INC IX	2	3	7
INC IY	2	3	7
IN A,(m)	2	3	9
IN g,(C)	2	3	9
INI	2	4	12
INIR	2	6	14 (If Br≠0)
	2	4	12 (If Br=0)
IND	2	4	12
INDR	2	6	14 (If Br≠0)

(to be continued)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONICS	Bytes	Machine Cycles	States
INDR	2	4	12 (If Br=0)
INO g,(m)**	3	4	12
JP f,mn	3	2	6
			(If f is false)
	3	3	9
			(If f is true)
JP (HL)	1	1	3
JP (IX)	2	2	6
JP (IY)	2	2	6
JP mn	3	3	9
JR j	2	4	8
JR C,j	2	2	6
			(If condition is false)
	2	4	8
			(If condition is true)
JR NC,j	2	2	6
			(If condition is false)
	2	4	8
			(If condition is true)
JR Z,j	2	2	6
			(If condition is false)
	2	4	8
			(If condition is true)
JR NZ,j	2	2	6
			(If condition is false)
	2	4	8
			(If condition is true)

(to be continued)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONICS	Bytes	Machine Cycles	States
LD A, (BC)	1	2	6
LD A, (DE)	1	2	6
LD A,I	2	2	6
LD A, (mn)	3	4	12
LD A,R	2	2	6
LD (BC),A	1	3	7
LDD	2	4	12
LD (DE),A	1	3	7
LD ww,mn	3	3	9
LD ww,(mn)	4	6	18
LDDR	2	6	14 (If $BC_R \neq 0$)
	2	4	12 (If $BC_R = 0$)
LD (HL),m	2	3	9
LD HL,(mn)	3	5	15
LD (HL),g	1	3	7
LDI	2	4	12
LD I,A	2	2	6
LDIR	2	6	14 (If $BC_R \neq 0$)
	2	4	12 (If $BC_R = 0$)
LD IX,mn	4	4	12
LD IX,(mn)	4	6	18
LD (IX+d),m	4	5	15
LD (IX+d),g	3	7	15
LD IY,mn	4	4	12
LD IY,(mn)	4	6	18
LD (IY+d),m	4	5	15
LD (IY+d),g	3	7	15

(to be continued)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONICS	Bytes	Machine Cycles	States
LD (mn),A	3	5	13
LD (mn),ww	4	7	19
LD (mn),HL	3	6	16
LD (mn),IX	4	7	19
LD (mn),IY	4	7	19
LD R,A	2	2	6
LD g,(HL)	1	2	6
LD g,(IX+d)	3	6	14
LD g,(IY+d)	3	6	14
LD g,m	2	2	6
LD g,g'	1	2	4
LD SP,HL	1	2	4
LD SP,IX	2	3	7
LD SP,IY	2	3	7
MLT ww**	2	13	17
NEG	2	2	6
NOP	1	1	3
OR (HL)	1	2	6
OR (IX+d)	3	6	14
OR (IY+d)	3	6	14
OR m	2	2	6
OR g	1	2	4
OTDM**	2	6	14
OTDMR**	2	8	16 (If Br≠0)
	2	6	14 (If Br=0)
OTDR	2	6	14 (If Br≠0)
	2	4	12 (If Br=0)

(to be continued)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONICS	Bytes	Machine Cycles	States
OTIM**	2	6	14
OTIMR**	2	8	16 (If Br≠0)
	2	6	14 (If Br=0)
OTIR	2	6	14 (If Br≠0)
	2	4	12 (If Br=0)
OUTD	2	4	12
OUTI	2	4	12
OUT (m),A	2	4	10
OUT (C),g	2	4	10
OUTO (m),g**	3	5	13
POP IX	2	4	12
POP IY	2	4	12
POP zz	1	3	9
PUSH IX	2	6	14
PUSH IY	2	6	14
PUSH zz	1	5	11
RES b,(HL)	2	5	13
RES b,(IX + d)	4	7	19
RES b,(IY + d)	4	7	19
RES b,g	2	3	7
RET	1	3	9
RET f	1	3	5
			(If condition is false)
	1	4	10
			(If condition is true)
RETI	2	10 (Z)	22 (Z)
		4 (R1)	12 (R1)
RETN	2	4	12

(to be continued)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONICS	Bytes	Machine Cycles	States
RLA	1	1	3
RLCA	1	1	3
RLC (HL)	2	5	13
RLC (IX+d)	4	7	19
RLC (IY+d)	4	7	19
RLC g	2	3	7
RLD	2	8	16
RL (HL)	2	5	13
RL (IX+d)	4	7	19
RL (IY+d)	4	7	19
RL g	2	3	7
RRA	1	1	3
RRCA	1	1	3
RRC (HL)	2	5	13
RRC (IX+d)	4	7	19
RRC (IY+d)	4	7	19
RRC g	2	3	7
RRD	2	8	16
RR (HL)	2	5	13
RR (IX+d)	4	7	19
RR (IY+d)	4	7	19
RR g	2	3	7
RST v	1	5	11
SBC A,(HL)	1	2	6
SBC A,(IX+d)	3	6	14
SBC A,(IY+d)	3	6	14
SBC A,m	2	2	6

(to be continued)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONICS	Bytes	Machine Cycles	States
SBC A,g	1	2	4
SBC HL,ww	2	6	10
SCF	1	1	3
SET b,(HL)	2	5	13
SET b,(IX+ d),	4	7	19
SET b,(IY+ d)	4	7	19
SET b,g	2	3	7
SLA (HL)	2	5	13
SLA (IX+ d)	4	7	19
SLA (IY+ d)	4	7	19
SLA g	2	3	7
SLP**	2	2	8
SRA (HL)	2	5	13
SRA (IX+ d)	4	7	19
SRA (IY+ d)	4	7	19
SRA g	2	3	7
SRL (HL)	2	5	13
SRL (IX+ d)	4	7	19
SRL (IY+ d)	4	7	19
SRL g	2	3	7
SUB (HL)	1	2	6
SUB (IX+ d)	3	6	14
SUB (IY+ d)	3	6	14
SUB m	2	2	6
SUB g	1	2	4
**TSTIO m	3	4	12
**TST g	2	3	7

(to be continued)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

MNEMONICS	Bytes	Machine Cycles	States
TST m**	3	3	9
TST (HL)**	2	4	10
XOR (HL)	1	2	6
XOR (IX+d)	3	6	14
XOR (IY+d)	3	6	14
XOR m	2	2	6
XOR g	1	2	4

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;
;
;*****
;ppi equate
;*****
;
;
;*****
;address equate
;*****
;
;
;*****
;character equates
;*****
;
;
;*****
;start main program
;*****
;
.org 0000

start: ld b,0ffh ;delay for wake up
wake: djnz wake
      jp start1 ;jump pass interrupt table
;

.org 0008h

bpoint: jp brksrv ;break point service routine

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

.org 0010h

    jp warm        ;user monitor

;

.org 100h

start1: di        ;disablle interupt

        ld b,50h   ;clear all buffer

        ld hl,0fe00h

start2: ld (hl),00

        inc hl

        djnz start2

;

;initial cpu

;

;set I/O wait state = 4 state

    ld a,30h

    ld b,00h

    ld c,32h

    out (c),a

;set refresh = 10 cycles

    ld c,36h

    out (c),a

    ld a,81h

    out (c),a;

    ld a,09h

    out (c),a

;interrupt vecter

    ld hl,0ff00h

    ld a,h

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ld a,l
ld b,00h
ld c,33h      ;ld int vect lo
out (c),a
;enable interrupt
inc c
ld a,07h
out (c),a
;set cts1* enable
ld a,04h
ld c,05h
out (c),a
;initial 8255
ld a,89h      ;control word of 8255
out (ctrl),a  ;all pa,pb are O/P,pc I/P
;
ld sp,0fdffh  ;set stack
im 1          ;set interrupt mode 1
ld hl,brate   ; data send out for sampling rate
uplink: ld b,00h
ld a,75h      ;protocal 1stt,8 bits,2 stp
ld c,01h      ;set format of communication
out (c),a
ld c,03h
outi          ;out and inc
call getchr   ;wait chr from terminal
call getchr
cp 20h        ;"space" ?
jr nz,uplink  ;no cont wait

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

pop af

ld hl,signon ;display sign on mssg

call sndout

```

```

warm: ld sp,0fdffh ;set stack

ld a,0ffh

out (pa),a

ld a,8dh ;10001101B

```

```

out (pb),a

```

```

rdy: ld hl,ready ;display prompt

call sndout

```

;

```

aa: call getchr ;wait command from terminal

```

```

call lc2uc ;convert lowercase to upper case

```

```

ld (chrbuf),a ;save in chrbuf

```

```

call sndchr ;echo back

```

```

cp 'D'

```

```

jp z,dump ;dump memory

```

```

cp 'H'

```

```

jp z,help ;display help

```

```

cp 'R'

```

```

jp z,rdall ;read data from cache ram

```

```

cp 'S'

```

```

jp z,samp ;set sampling rate

```

```

cp 'T'

```

```

jp z,strig ;set word trig

```

```

cp 'Z'

```

```

jp z,analy

```

```

jp rdy

```

; เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;
signon: .db cr,lf,"          PC/XT Training Kit",cr,lf
        .db cr,lf,"          Copyright 1992 ",cr,lf
        .db cr,lf,"          by   Wichit T. ",cr,lf
        .db cr,lf,"          *****",cr,lf
        .db cr,lf,cr,lf,cr,lf
        .db cr,lf,"          Communication link set up",cr,lf
        .db cr,lf,"          type H for display Help",cr,lf
        .db cr,lf,cr,lf,cr,lf,cr,lf,cr,lf,cr,lf,04h
ready:  .db cr,lf,"Ready>",04h

;
;*****
;start logic analyzer
;*****
;
analy:  ld hl,analypat
        call sndout

;
        in a,(pb)      ;disable decoder
        and 0f0h
        or  2dh
        out (pb),a
        push af
        ld a,0fh      ;check bout
        out (pa),a
        ld b,07h
        call enable
        call delay

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


```

    ld a,lf
    call sndchr
    ret
;
;*****
;time delay
;*****
;
delay0:  nop
        ret
;
delay1:  ld b,0
del1:   djnz del1
        ret
;
delay2:  ld b,0ah
del2:   djnz del2
        ret
;
delay3:  ld hl,0ffffh
loop:   dec hl
        ld a,h
        or l
        jp nz,loop
        ret
;
;*****
;dump data from memory and send to terminal OK

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้วงวนเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ;*****
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;
dump:  call getcmd      ;get command line
       ld de,chrbuf    ;first chr "D"
       inc de
       ld a,(de)       ;next space
       cp 20h
       jp nz,err
       inc de         ;next start address
       ld a,(de)      ;get ascii
       ld h,a         ;first ascii in h
       inc de
       ld a,(de)
       ld l,a         ;second in l
       call hex2bn    ;ascii to hex (in hl result in acc)
       ld hl,first    ;save hi-add in first
       ld (hl),a      ;save
       ld de,chrbuf+4 ;next convert lo address
       ld a,(de)      ;get ascii
       ld h,a
       inc de
       ld a,(de)
       ld l,a
       call hex2bn
       ld hl,first+1  ;save lo-add in first+1
       ld (hl),a
       ld de,chrbuf+6
       ld a,(de)
       cp 20h
       jp nz,err

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

inc de
ld a,(de)      ;get ascii
ld h,a        ;first ascii in h
inc de
ld a,(de)
ld l,a        ;second in l
call hex2bn   ;result in acc
ld hl,last    ;save hi-add in last
ld (hl),a     ;save
ld de,chrbuf+9 ;next convert lo address
ld a,(de)     ;get ascii
ld h,a
inc de
ld a,(de)
ld l,a
call hex2bn
ld hl,last+1  ;save lo-add in last+1
ld (hl),a
ld hl,first+1
ld a,(hl)
and 0f0h      ;begin at xxx0h
ld (hl),a
call crlf
ld hl,amap    ;send address header
call sndout
call sndadd   ;send add in first,first+1 to terminal
call space2   ;send 4 spaces
call spacel

```

```
dump3: ld a,(first) ;hl point to start address
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ld h,a
ld a,(first+1)
ld l,a
ld b,10h      ;display hex 10h byte

```

```

push hl

```

```

dump1: push hl

```

```

ld a,(hl)      ;get data

```

```

push bc

```

```

call bn2hex    ;convert to ascii

```

```

pop bc

```

```

ld a,h         ;send to terminal

```

```

call sndchr

```

```

ld a,l

```

```

call sndchr

```

```

ld a,b

```

```

cp 9h

```

```

jr nz,spc1

```

```

call space1    ;send 1 spaces

```

```

spc1: call space1

```

```

pop hl

```

```

inc hl

```

```

;

```

```

push bc

```

```

ld b,00h

```

```

ld c,05h

```

```

in a,(c)

```

```

and 80h

```

```

pop bc

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;
push bc
ld b,00h
ld c,09h
in a,(c)      ;getdata
pop bc
jp warm

;
cnt:  djnz dump1      ;continue
call space3
pop hl
ld b,10h      ;display ascii 10h chr
dascii: ld a,(hl)    ;load ascii to reg a
cp 20h
jr c,j1      ;ascii of control
cp 80h
jp c,j2
j1:  ld a,2eh      ;ascii of dot
j2:  call sndchr    ;send ascii to display
inc hl
;
ld a,b
cp 0h
jr nz,j3
call space1    ;send 1 spaces
j3:  djnz dascii
;
ld a,h      ;find total bytes to dump

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่าในรูปแบบใดก็ตาม หากมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ld a,l
ld (first+1),a
push hl
call crlf
pop hl
ld a,(last)
ld d,a
ld a,(last+1)
ld e,a
xor a
sbc hl,de
jr nc,dump2
call sndadd
call space2 ;send 4 spaces
call space1
jp dump3
dump2: jp warm
;
errmsg: .db cr,lf,"Syntax error,type H for help",cr,lf,04h
;
;****
;test
;****
;
test: ld hl,testmsg
call sndout
ret

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 testmsg:รณั.db ที่ cr, lf, "TEST", cr, lf, 04H และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;
;*****
;get one chr from terminal
;*****
;
getchr: call gchr      ;get a character

        jr z,getchr

        and 7fh

        or a

        scf

        ret

;
gchr:   push bc
        ld b,00h
        ld c,05h
        in a,(c)
        and 80h
        pop bc
        ret z
        push bc
        ld b,00h
        ld c,09h
        in a,(c)      ;getdata
        pop bc
        or a
        ret

```

```

;*****

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

```

;get address ret when press cr

```

เมื่อครั้งใดที่หนังสือพิมพ์มีเหตุเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;add save in chrbuf
;*****
;
getadd: ld hl,chrbuf    ;clear chr buffer
        ld b,10h        ;10h bytes
gadd1:  ld (hl),00h
        inc hl
        djnz gadd1
        ld hl,chrbuf    ;hl point to chrbuf
gadd3:  push hl
        call getchrl    ;get one chr
        call lc2uc      ;convert to upper case
        call sndchr     ;echo back
        pop hl
        cp 0dh          ;cr?
        jr nz,gadd2
        ld (hl),0ffh    ;yes,close data with ffh
        ret
gadd2:  cp 08h          ;back space?
        jr z,gadd3      ;yes get again
        ld (hl),a       ;no save chr
        inc hl
        jr gadd3
;
;*****
;get data from terminal save in chrbuf
;cr -> ret,space -> jp to rdy
;*****
เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
; ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

```

getdat: ld hl,chrbuf    ;clear chr buffer
        ld b,10h        ;10h bytes

gdat1:  ld (hl),00h
        inc hl
        djnz gdat1

        ld hl,chrbuf    ;hl point to chrbuf
        ld b,3h         ;test

gdat3:  push hl
        call getch      ;get one chr
        call lc2uc      ;convert to upper case
        pop hl
        cp 0dh          ;cr?
        jr nz,gdat2
        ld (hl),0ffh    ;yes,close data with 0ffh
        ret

gdat2:  cp 08h          ;back space?
        jr z,gdat3      ;yes get again
        cp 1bh

;

        push af
        push bc
        ld b,00h
        ld c,09h
        in a,(c)        ;getdata
        pop bc
        pop af

;

        jr z,gdat4

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ;no save chr
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

djnz j4      ;test

push af

ld a,08h    ;test

call sndchr ;test

call sndchr ;test

dec hl

dec hl

ld b,2h

pop af

j4: ld (hl),a
    call sndchr ;echo back
    inc hl
    jr gdat3
gdat4: pop hl
       jp warm
;
;*****
;get command line
;*****
;

getcnd: ld hl,chrbuf ;clear chr buffer
        ld b,10h     ;10h bytes

gcnd1:  ld (hl),00h
        inc hl
        djnz gcnd1

        ld hl,chrbuf ;hl point to chrbuf
        ld (hl),a    ;save commnd data

        inc hl

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 วิศวกรรมใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

call lc2uc      ;convert to upper case
call sndchr    ;echo back
cp 0dh        ;cr?
jr nz,gcmd2
ld (hl),0ffh   ;yes,close data with ffh
ret
gcmd2: cp 08h   ;back space?
dec hl        ;if back space hl=hl-1
jr z,gcmd3    ;yes get again
inc hl        ;if no back space hl = hl
ld (hl),a     ;no save chr
inc hl
jr gcmd3
;
;*****
;send help mssg to terminal
;*****
;
help: ld hl,hmssg ;hl point to help mssg
call sndout    ;send out
call crlf
jp warm
;
hmssg: .db cr,lf," User RAM area start at address 8000h",cr,lf
       .db cr,lf," Command used follow:",cr,lf
       .db cr,lf," D SSSS FFFF          for dump data from memory"
       .db cr,lf," H                      for display this message"
       .db cr,lf," R                      for read data from cache ram"
       .db cr,lf," S                      for set sampling rate"

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

.db    cr,lf," T           for set triggering word"
.db    cr,lf," Z           for write cache ram "
.db    cr,lf," F5         for display pulse train "
;
;*****
;convert hex ascii to binary
;input: (h) = 44 (D)
;      (l) = 37 (7)
;output: (a) = d7
;*****
;
hex2bn: ld a,l
        call a2hex
        ld b,a
        ld a,h
        call a2hex
        rrca
        rrca
        rrca
        rrca
        or b
        ret
;
a2hex:  sub '0'
        cp 10
        jr c,a2hex1
        sub 7
a2hex1: ret

```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ;ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;
;*****
;convert lower-case to upper-case
;input: chr lower-case in acc
;output: chr upper-case iin acc
;*****
;
lc2uc: cp 'a'
      jr c,exit
      cp 'z'+1
      jr nc,exit
      sub 'a'-'A'
exit:  ret
;
;*****
;read data from cache ram OK
;*****
;
rdall: ld hl,8000h      ;start add for data save
      ld a,0ffh
      out (0c0H),a    ;set all port A to hi
      ld a,0ch        ;counter clear,cram enable,clear clock,step no pulse
      or 00100000b
      out (0c1h),a
      ld bc,1000h     ;start counter 1000 bytes
rdall: call pulse     ;inc counter
      ld a,44h        ;get data from pod 1 pb 7 =>DDIREN(if 0 is read)
      out(0c1h),a    ;การใช้งานเพื่อการศึกษาเท่านั้น pb 6 =>CNTCLR(if 0 is clear clock)
      in a,(0c2h)    ;ห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึง pin 5 =>STEP(if 0 is enable decode)

```



เอกสารนี้เป็นเอกสารเพื่อการศึกษาเท่านั้น ไม่ควรนำออกนอกระบบโดยไม่ได้รับอนุญาต
 ไม่ว่าการณีใด ๆ ก็ตาม ห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึง pin 5 =>STEP(if 0 is enable decode)

```

ld (hl),a      ; pb 4 =>CNTCLK(if 0 is clear f/f)
inc hl
ld a,45h      ;get data from pod 2
out (0c1h),a
in a,(0c2h)
ld (hl),a
inc hl
ld a,4eh      ;get data from pod 3
out (0c1h),a
in a,(0c2h)
ld (hl),a
inc hl
ld a,4fh      ;get data from pod 4
out (0c1h),a
in a,(0c2h)
ld (hl),a
inc hl
dec c         ;dec counter
xor a
or c
jr nz,rdal1  ;chk counter
or b
jr nz,rdal2
jp warm
rdal2: dec b
jp rdal1
;

```

pulse เป็นอินพุตที่ส่งวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าการลิขสิทธิ์ 5, a อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    out (pb),a
    call delay1
    set 5,a
    out (pb),a
    ret
;
;*****
;set sampling rate
;*****
;
samp:  call getcmd      ;get command line
        ld de,chrbuf
        inc de
        ld a,(de)
        cp 20h          ;chk space
        jp nz,err
        inc de
        ld a,(de)
        cp '1'          ;bgn with 1?
        jp z,one
        cp '2'          ;bgn with 2?
        jp z,secnd
        cp '5'          ;bgn with 5?
        jp z,five
        cp 'E'
        jp z,ext1
        jp nz,err

one:    inc de          ;chk tailling zero

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ld b,a
ld c,10h
call chkzero
ld a,b
or c
ld c,a
jp smap
secnd: inc de          ;chk tailling zero
xor a
ld b,a
ld c,20h
call chkzero
ld a,b
or c
ld c,a
jp smap
five:  inc de          ;chk tailling zero
xor a
ld b,a
ld c,50h
call chkzero
ld a,b
or c
ld c,a
smap:  cp 11h          ;10 hz
jr nz,s21
ld a,75h

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

s21: cp 21h ;20 hz

jr nz,s51

ld a,7dh

ld (drate),a

jp ssss

s51: cp 51h ;50 hz

jr nz,s12

ld a,61h

ld (drate),a

jp ssss

s12: cp 12h ;100hz

jr nz,s22

ld a,65h

ld (drate),a

jp ssss

s22: cp 22h ;200hz

jr nz,s52

ld a,6dh

ld (drate),a

jp ssss

s52: cp 52h ;500hz

jr nz,s13

ld a,51h

ld (drate),a

jp ssss

s13: cp 13h ;1khz

jr nz,s23

ld a,55h

ld (drate),a

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

jp ssss
 s23: cp 23h ;2khz
 jr nz,s53
 ld a,5dh
 ld (drate),a
 jp ssss
 s53: cp 53h ;5khz
 jr nz,s14
 ld a,41h
 ld (drate),a
 jp ssss
 s14: cp 14h ;10khz
 jr nz,s24
 ld a,45h
 ld (drate),a
 jp ssss
 s24: cp 24h ;20khz
 jr nz,s54
 ld a,4dh
 ld (drate),a
 jp ssss
 s54: cp 54h ;50khz
 jr nz,s15
 ld a,31h
 ld (drate),a
 jp ssss
 s15: cp 15h ;100khz
 jr nz,s25

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ld a,35h
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ld (drate),a

jp ssss

s25: cp 25h ;200khz

jr nz,s55

ld a,3dh

ld (drate),a

jp ssss

s55: cp 55h ;500khz

jr nz,s16

ld a,21h

ld (drate),a

jp ssss

s16: cp 16h ;1mhz

jr nz,s26

ld a,25h

ld (drate),a

jp ssss

s26: cp 26h ;2mhz

jr nz,s56

ld a,2dh

ld (drate),a

jp ssss

s56: cp 56h ;5mhz

jr nz,s17

ld a,11h

ld (drate),a

jp ssss

s17: cp 17h ;10mhz

jr nz,s27

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

ld a,15h
ld (drate),a
jp ssss
s27: cp 27h ;20mhz
jr nz,s57
ld a,1dh
ld (drate),a
jp ssss
s57: cp 57h ;50mhz
jr nz,s18
ld a,00h
ld (drate),a
jp ssss
s18: jp err
extl:
; call test
; inc de
; cp '+'
; jr nz,extl1
; ld a,18h
ld a,98h
ld (drate),a
jp ssss
extl1: cp '-'
jp nz,err
ld a,98h
ld (drate),a
ssss: in a,(pb) ;disable decoder

```

```

or 2dh
out (pb),a
ld a,(drate) ;send word trig
out (pa),a
ld b,06h ;send to u54
call enable
call crlf
jp warm
;
chkzero: ld a,(de)
cp '0'
ret nz
inc b
inc de
jr chkzero
;
ratetab: .db 75h,7dh,61h,65h,6dh,51h,55h,5dh,41h,45h,00,00,00,00,00,00
.db 4dh,31h,35h,3dh,21h,25h,2dh,11h,15h,1dh,00,00,00,00,00,00
.db 00h,18h,98h,00h,00h,00h,00h,00h,00h,00h,00,00,00,00,00,00
;
;*****
;send data in acc
;*****
;
snddat: call bn2hex ;convert to ascii
push hl
ld a,h ;send to terminal
call sndchr ;send hi add
pop hl

```

```

    ld a,1          ;then send lo add

    call sndchr

    ret

;

brkpat: .db      cr,lf,"Break at address : ",04h
regaf:  .db      "Register AF = ",04h
regbc:  .db      "Register BC = ",04h
regde:  .db      "Register DE = ",04h
reghl:  .db      "Register HL = ",04h
regix:  .db      "Register IX = ",04h
regiy:  .db      "Register IY = ",04h
brkdsp: .db      "Hit space bar to continue else go to prompt",04h
;
;*****
;set word trig   *?*
;*****
;
strig:  ld hl,trgpat
        call sndout
        call getchr
        push af
        call sndchr
        pop af
        ld (ftrig),a
        cp '0'
        jp nz,ch01
sch00:  ld hl,trgch0
        call sndout

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับภา;get trig การศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

;
ch01:  cp '1'
        jp nz,ch02
        ld hl,trgch1
        call sndout
        jr gtr
;
ch02:  cp '2'
        jp nz,ch03
        ld hl,trgch2
        call sndout
        jr gtr
;
ch03:  cp '3'
        jp nz,ch04
        ld hl,trgch3
        call sndout
        jr gtr
;
ch04:  call crlf
        jp strig
;
gtr:   ld hl,chrbuf    ;clear chr buffer
        ld b,10        ;10h bytes
gtr1:  ld (hl),00h
        inc hl
        djnz gtr1
        ld hl,chrbuf   ;hl point to chrbuf

```

เอกสาร gtr3: เอกสาร push hl ไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

call getch      ;get one chr
call lc2uc      ;convert to upper case
call sndchr     ;echo back
pop hl
cp 0dh          ;cr?
jr nz,gtr2
ld (hl),0ffh   ;yes,close data with ffh
jr gtr4
gtr2: cp 08h      ;back space?
jr z,gtr3      ;yes get again
ld (hl),a      ;no save chr
inc hl
jr gtr3
gtr4: ld hl,chset ;hex
ld de,chrbuf
call maskb
in a,(pb)      ;disable decoder
and 0f0h
or 2dh
out (pb),a
;
ld a,(ftrig)
cp '0'
jz z,sndch0
cp '1'
jz z,sndch1
cp '2'
jz z,sndch2
cp '3'

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    jp z,sndch3

    jp warm          ;test
;
;Send Channal 0
;
sndch0: ld a,(chset)    ;send word trig

    out (pa),a

    ld b,0h          ;send to u54
    call enable
    call delay1
    ld a,(chset)
    cpl
    out (pa),a
    ld b,02h        ;send to u68
    call enable
    call crlf
    jp warm
;
;Send Channal 1
;
sndch1: ld a,(chset)    ;send word trig

    out (pa),a

    ld b,01h        ;send to u54
    call enable
    call delay1
    ld a,(chset)
    cpl
    out (pa),a
    ld b,03h        ;send to u68

```

```

call enable
call crlf
jp warm
;
;Send Channal 2
;

```

```

sndch2: ld a,(chset) ;send word trig
out (pa),a
ld b,08h ;send to u54
call enable
call delay1
ld a,(chset)
cpl
out (pa),a
ld b,0ah ;send to u68
call enable
call crlf
jp warm
;

```

```

;Send Channal 3
;

```

```

sndch3: ld a,(chset) ;send word trig
out (pa),a
ld b,09h ;send to u54
call enable
call delay1
ld a,(chset)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่าจะกรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

cpl
out (pa),a

```

```

    ld b,0bh          ;send to u68
    call enable
    call crlf
    jp warm
;
enable: in a,(pb)      ;read value from port b
    and 0f0h          ;
    or b              ;selec chip,disable gate
    out (pb),a
    call delay2
    and 0dfh          ;enable gate
    out (pb),a
    call delay2       ;delay pulse width
    or 20h            ;disable
    out (pb),a
    call delay2
    and 0f0h
    or 2dh
    out (pb),a
    ld a,0ffh
    out (pa),a
    ret
;
maskb: ld a,(de)      ;bit 7
    cp '0'
    jr nz,a70
    res 7,(hl)

```

```

jr nz,a71
set 7,(hl)
jr a72
a71: res 7,(hl)
inc hl
set 7,(hl)
dec hl
a72: inc de
ld a,(de) ;bit 6
cp '0'
jr nz,a60
res 6,(hl)
jr a62
a60: cp '1'
jr nz,a61
set 6,(hl)
jr a62
a61: res 6,(hl)
inc hl
set 6,(hl)
dec hl
a62: inc de
ld a,(de) ;bit 5
cp '0'
jr nz,a50
res 5,(hl)
jr a52

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ผู้พิมพ์และผู้จำหน่ายมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    set 5,(hl)
    jr a52
a51:  res 5,(hl)
        inc hl
        set 5,(hl)
        dec hl
a52:  inc de
        ld a,(de)      ;bit 4
        cp '0'
        jr nz,a40
        res 4,(hl)
        jr a42
a40:  cp '1'
        jr nz,a41
        set 4,(hl)
        jr a42
a41:  res 4,(hl)
        inc hl
        set 4,(hl)
        dec hl
a42:  inc de
        ld a,(de)      ;bit 3
        cp '0'
        jr nz,a30
        res 3,(hl)
        jr a32
a30:  cp '1'
        jr nz,a31
        set 3,(hl)

```

เอกสารนี้เป็นเอกสารลิขสิทธิ์สงวนสำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ หากมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        jr a32
a31:   res 3,(hl)
        inc hl
        set 3,(hl)
        dec hl
a32:   inc de
        ld a,(de)      ;bit 2
        cp '0'
        jr nz,a20
        res 2,(hl)
        jr a22
a20:   cp '1'
        jr nz,a21
        set 2,(hl)
        jr a22
a21:   res 2,(hl)
        inc hl
        set 2,(hl)
        dec hl
a22:   inc de
        ld a,(de)      ;bit 1
        cp '0'
        jr nz,a10
        res 1,(hl)
        jr a12
a10:   cp '1'
        jr nz,a11
        set 1,(hl)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆก็ตาม หากมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

a11:   res 1,(hl)
       inc hl
       set 1,(hl)
       dec hl
a12:   inc de
       ld a,(de)      ;bit 0
       cp '0'
       jr nz,a00
       res 0,(hl)
       jr a02
a00:   cp '1'
       jr nz,a01
       set 0,(hl)
       jr a02
a01:   res 0,(hl)
       inc hl
       set 0,(hl)
       dec hl
a02:   inc de
       ret
;
trgpat: .db   cr,lf,"Set trigger bit, 1 for logic 1, 0 for logic 0 and D
        .db   cr,lf,"Channel 0 for bit 7 .....bit 0",cr,lf
        .db   cr,lf,"Channel 1 for bit 15 .....bit 8",cr,lf
        .db   cr,lf,"Channel 2 for bit 23 .....bit 16",cr,lf
        .db   cr,lf,"Channel 3 for bit 24 .....bit 31",cr,lf
        .db   cr,lf,"Select channel for setting : ",04h
trgch0: .db   cr,lf,"Set trigger bits of CH0 : ",04h
trgch1: .db   cr,lf,"Set trigger bits of CH1 : ",04h

```

```
trgch2: .db cr,lf,"Set trigger bits of CH2 : ",04h
```

```
trgch3: .db cr,lf,"Set trigger bits of CH3 : ",04h
```

```
;
```

```
*****
```

```
;send add hex in first,first+1 to terminal
```

```
*****
```

```
;
```

```
sndadd: ld hl,first ;send start address
```

```
ld a,(hl)
```

```
call bn2hex ;convert hi add
```

```
ld a,h
```

```
push hl
```

```
call sndchr ;send hi add
```

```
pop hl
```

```
ld a,l
```

```
call sndchr
```

```
ld hl,first+1 ;next convert lo address
```

```
ld a,(hl)
```

```
call bn2hex
```

```
ld a,h
```

```
push hl
```

```
call sndchr ;send lo add out
```

```
pop hl
```

```
ld a,l
```

```
call sndchr
```

```
ret
```

```
;
```

```
amap: .db cr,lf," 0 1 2 3 4 5 6 7 8 9 A B C D E F"
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
;
```

```

;*****
;send space to terminal
;*****
;next call
space4: call space3      ;send 4 space to terminal
space3: call space2      ;send 3 space to terminal
space2: call space1      ;send 2 space to terminal
space1: ld a,20h         ;send 1 space to terminal
        call sndchr
        ret
;
;*****
;send msssg to terminal,mssg point by hl
;*****
;
sndout: ld a,(hl)        ;get data
        cp 04h           ;eot
        ret z
        push bc
        push af
        ld b,00h
sout1:  ld c,05h
        in a,(c)
        and 02h
        jr z,sout1
        pop af
        ld c,07h
        out (c),a        ;send out

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

inc hl
jr sndout
;
;*****
;send one character to terminal
;data in acc
;*****
;
sndchr: push bc
        push af
        ld b,00h
sout2:  ld c,05h
        in a,(c)
        and 02h
        jr z,sout2
        pop af
        ld c,07h
        out (c),a ;send out
        pop bc
        ret
;
;
.end

```





เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
#include <dos.h>
#include <stdio.h>
#include <time.h>
#include <conio.h>
```

```
/**
```

Notes on latest VERSION:

Directions for creating an executable run file:

PRODUCTS USED

IBM PC DOS V3.10

IBM PC C V1.00

TURBO C++ V1.00 UP

TURBO ASM V1.00 UP

- 1) TERMINAL; terminal.cppuse turbo C++
- 2) SCRNI0; scrnio.cppuse turbo C++
- 3) LOGIC1; logic1.cppuse turbo C++
- 3) TASM KBDIO; kbdio.asmuse turbo assembly
- 4) TASM KTASYN; ktasync.asmuse turbo assembly
- 5) tlink \tc\lib\com terminal scrnio kbdio ktasync logic1,
terminal,mterminal,\tc\lib\graphics \tc\lib\cm

```
****
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

#define F1 59
#define F2 60
#define F3 61
#define F4 62
#define F563
#define F9 67
#define F10 68
#define CR 0x0D
#define BS 0x08
#define XOFF 0x13
#define EOFM 0x1A
#define FILLER 0xFF
#define BEL 0x07
#define ETX 0x03

void analyzer(void);
int term(int port,int argc);
int getline(char *s,int lim); /* get line into s, return length */
void setbaud(int port,int baudrate);
void commclean(int port,char c);
void endterm(int port,int base);
void dumpbin(int port);
void help(void);
void readasci(int port);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

int logo(int argc, char *argv[_]);

voideel(void);

intsavloc(void);

voidreloc(int oldloc);

extern"C" {charinpcnt(int port);
charcommin(int port);
voidset_xoff(int port, char c);
void commit(int port);
voiduninit(int port);
voidcommflush(int port);
voidcommout(int port, char c);
int charin(void);
charrcvd_xoff(int port);
charrcv_err(int port);
}

char scrn; /* Screen Output of Data During Transmissions toggle */
int cport; /* Global communication port integer value */

main(int argc, char *argv[_)
{
int x;

//int cport;no need extern

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

cport = 0;

cport = logo(argc,argv);

x = term(cport,argc);

    argc = 1;

    while (x == 1) { cport = logo(argc,argv); x = term(cport,argc); }

}

/*+++
logo(argc,argv) -- Prints Training logo and returns COM port --
*/

int logo(int argc,char *argv[_])
{
    char c, buf[3_];
    int x, baudrate, port;

    if (argc < 3)
        {

clrscr();

        if (cport == 0)
            {

gotoxy(13,1);

printf("*****");

gotoxy(13,2);

printf("*
*");

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

gotoxy(13,3);
printf("*                TAVON COMPUTER                *");
gotoxy(13,4);
printf("*          IBM PC/XT COMPATIBLE TRAINING KIT          *");
gotoxy(13,5);
printf("*                @ Copyright 1989, 1991                *");
gotoxy(13,6);
printf("*          Version 5.5, June 1, 1991          *");
gotoxy(13,7);
printf("*                *");
gotoxy(13,8);
printf("*****");
gotoxy(17,11);
printf("** PRESS F3 to display function keys **");
gotoxy(1,13);
printf( "Which port do you wish to use? [1_");
        buf[0_] = 48;
        while (*buf != 49 && *buf != 50)
        {

gotoxy(36,13);
x = getline(buf,3);
if (*buf == '\0')
{ *buf = '1'; break; }
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

๒

```

port = *buf - 48;
}
else port = cport;
gotoxy(1,16);
printf("Which baud rate do you wish to use? [ 9600_");
gotoxy(8,17);
printf("0) 300\n");
printf("\t1) 1200\n");
printf("\t2) 1800\n");
printf("\t3) 2400\n");
printf("\t4) 4800\n");
printf("\t5) 9600\n");
printf("\t6) 19200\n");
c = 47;
while ((c < 48) || (c > 54))
{
gotoxy(45,16);
printf(" \b\b");
getline(buf,2);
if (*buf != 0) c = *buf;
else { c = '5'; break; }
}
}
else { port = *argv[1_ - 48; c = *argv[2_]; } //assign port and baud
x = c; //from command line

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

switch (x)
{
    case '0': baudrate = 300; break;
    case '1': baudrate = 1200; break;
    case '2': baudrate = 1800; break;
    case '3': baudrate = 2400; break;
    case '4': baudrate = 4800; break;
    case '5': baudrate = 9600; break;
    case '6': baudrate = 19200;
}
setbaud(port,baudrate);
return(port);
}

/*+++
term(port,argc)    -- Terminal .. returns on F10 --
*/

int term(int port,int argc)
{
    char c, flag, tflag;

    int x,y,base,pchar;

    //char scrn;no need extern

    if (argc < 3) clrscr();

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

if (port == 1) base = 0x3F8;          /* COM1          */
else base = 0x2F8;                    /* COM2          */

outp(base+3,7);                       /* No Parity -> N,8,2 == 7 */
                                        /* Parity -> E,8,1 == 27   */

comminit(port);                       /* Init port     */

set_xoff(port,1);                     /* We want auto XON/XOFF protocol */

outp(base+4,11);                      /* DTR, RTS and OUT2 on */

scrn = 0;                             /* Screen output off */

y = c = tflag = flag = 0;

outp(base+1,0);                       /* Reset interrupts on 8250 */
outp(base+1,1);                       /* Set interrupts on 8250   */

while (inpcnt(port)) c = commin(port); //clear buffer
while (inpcnt(port) == 0)
{
    if (y == 25)
    {
delay(1000);

        outp(base+1,0);
        outp(base+1,1);

        while (inpcnt(port)) c = commin(port);

    }

    commout(port, ' ');

    y++;

    for (x = 1; x < 50; x++) printf(" \b");
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

if (y >= 50)
{
    printf("No response from Training kit.\n");
    printf("Retry? [<CR>=Yes_ ");
    while (((x = charin()) == -1) && (inpcnt(port) == 0)) ;
    if (!inpcnt(port))
        if (x != CR)
            { printf("No."); return(-1); }
        else {
            y = 0;
            printf("Yes.\n");
            outp(base+1,0); /* Reset INTs */
            outp(base+1,1); /* Set INTs */
            while (inpcnt(port)) c = commin(port);
        }
    }
}

for (;;)
{
    if ((pchar = charin()) != -1)
    {
        c = pchar;
        switch (flag)
        {

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        case 0: switch (c)
    {
        case '$': putchar(c); commout(port,c); tflag = 1;

                                if (inpent(port)) commclean(port,c);

                                break;

        case 0:   flag = 1; break;

        case XOFF: while ((pchar = charin()) == -1) ;

                                c = pchar;

                                if (c == '$')
                                {
putchar(c); commout(port,c);

                                tflag = 1;
                                commclean(port,c);

                                }

                                break;

        default: commout(port,c);

    }

        break;

    case 1: flag = 0;

        switch (c)

        {

        case F10: endterm(port,base); return(0);

                                case F9: commout(port,'z'); commout(port,CR);

endterm(port,base); return(1);

        case F1: dumpbin(port); break;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    case F2: readasci(port); break;

    case F3: help(); break;

    case F4: scrn = !scrn;

printf("\ndriver: Output ");

if (scrn) printf("On.");

    else printf("Off.");

commout(port,CR);

break;

    case F5: //endterm(port,base);
analyzer();
commit(port); //init port
set_xoff(port,1); //We want auto XON/XOFF protocol
outp(base+4,11); // DTR, RTS and OUT2 on
commflush(port);
commout(1,'\r');
break;
    }
}

}

if (inpent(port))
{

    c = commin(port);

if (c == '$') { if (!tflag) putchar(c); }

else { putchar(c); tflag = 0; }

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

if (c == BS) { putchar(' '); putchar(c); }
    }
}

/*
commclean(port,c)          -- Communicatio port cleanup procedure --
*/

void commclean(int port,char c)
{ delay(1000); commflush(port); commout(port,c); }

/*
endterm(port,base)        -- Ends terminal emulation --
*/

void endterm(int port,int base)
/* Disable DTR, RTS, OUT2 */
{ commflush(port); outp(base+4,0); uninit(port); }

/*+++
setbaud(port,baudrate)    -- Sets baud on port to baudrate --
*/

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

void setbaud(int port,int baudrate)
{
    int base;
    switch (port)
    {
        case 1: base = 0x3F8; break;
        case 2: base = 0x2F8; break;
        default: base = 0x3F8;
    }
    switch (baudrate)
    {
        /* Access baud rate divisor: LSB of divisor and then MSB of divisor */
        case 300: outp(base+3,0x80); outp(base,0x80); outp(base+1,1); break;
        case 1200: outp(base+3,0x80); outp(base,0x60); outp(base+1,0); break;
        case 1800: outp(base+3,0x80); outp(base,0x40); outp(base+1,0); break;
        case 2400: outp(base+3,0x80); outp(base,0x30); outp(base+1,0); break;
        case 4800: outp(base+3,0x80); outp(base,0x18); outp(base+1,0); break;
        case 9600: outp(base+3,0x80); outp(base,0x0C); outp(base+1,0); break;
        case 19200: outp(base+3,0x80); outp(base,0x06); outp(base+1,0); break;
        default: outp(base+3,0x80); outp(base,0x0C); outp(base+1,0);
    }
}
}

/*

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

getline(s,lim)          -- gets a line into s with limit lim
*/

int getline(char *s,int lim)      /* get line into s, return length */

{
    int i;
    char c;

    i = 0;
    while ((c = getchar()) != '\n' && i < lim)
    if (c == '\b' && i != 0) i--;
    else {*(s+i) = c; i++; }
    *(s+i) = '\0';
    return(i);
}

/*+++
dumpbin(port)          -- Dumps a file to programmer --
*/

void dumpbin(int port)
{
    char c, filename[64_], buf;
    FILE *fp;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

int ch, pchar, x, z;

//char scrn;no need extern

printf("\ndriver: Name of download file? ");

getline(filename,64);

if (*filename == 0)

{ printf("driver: no action taken"); commout(port,'$'); }

fp = fopen(filename,"rb");

if (fp == 0)

{ printf("driver: file not found"); commout(port,'$'); }

printf("driver: downloading..."); commflush(port); x = 0; z = 0;

for (;;)

{

if (!rcvd_xoff(port) && (inpcnt(port) == 0))

{

if (z == 0)

{

ch = fgetc(fp);

if (ch == EOF) { buf = FILLER; z = 1; }

else {

buf = ch;

if (scrn)

if (buf != EOFM) putchar(buf);

}

}

}

}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        commout(port,buf);
    }

    if (inpcnt(port))
        { if ((c = commin(port)) != BEL) x = 1; break; }

    if ((pchar = charin()) != -1)
        { c = pchar; if (c == '$' || c == ETX) { x = 2; break; } }

    }

    if (x != 0)
        if (x == 1)
            { printf("\ndriver: error during download"); putchar(c); }
        else
            {
                commout(port,'$');
                printf("\ndriver: download terminated by operator");
                printf("\ndriver: reset Training kit on a binary download.");
            }
        else { printf("\ndriver: download complete"); putchar(c); }

    fclose(fp);
}

/*+++
void readasci(int port)          -- copies data from prom to file --
*/

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

void readasci(int port)
{
    char c, filename[64], buf[2];
    FILE *fp;

    int count, ch, pchar, flag, copy, bytcnt, x, z, res;

    //char scrn;no need extern

    putchar(13); printf("driver: Name of file to copy to? ");
    getline(filename,64);
    if (*filename == 0)
{ printf("driver: no action taken"); commout(port,CR); }
    fp = fopen(filename,"rb");
    if (fp != 0)
    {
        fclose(fp);
        printf("driver: File exists! Overwrite it? (Y/N)? ");
        getline(buf,2);
        if ((*buf != 'Y') && (*buf != 'y'))
        { printf("driver: no action taken"); commout(port,CR); }
    }

    fp = fopen(filename,"w+b");
    if (fp == 0)
{ printf("driver: Can't open ", filename); commout(port,CR); }

    commout(port,'$');

    printf("driver: Copy will activate upon next <CR>...");
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

delay(1000); commflush(port); commout(port,CR);

flag = copy = bytcnt = z = res = 0;

for (;;)

    if (inpcnt(port))

        {

            if (copy && rcv_err(port))

                {

                    commout(port,'$');

                    printf("\ndriver: Reception error abort...");

                    printf("\ndriver: Buffer flushed.");

                    commflush(port);

                    break;

                }

            c = commin(port);

            if (scrn != copy)

                { putchar(c); if (c == BS) { putchar(' '); putchar(c); } }

            if (copy && c == '>')

                {

                    if ((z = fseek(fp,-1L,1)) != 0) break;

                    while (fgetc(fp) != 10)

                        {

                            if ((z = fseek(fp,-1L,1)) != 0) break;

                            if ((res = fputc(' ',fp)) == EOF)

                                { printf("\ndriver: Write Error"); break; }

                        }

                }

        }

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

        if ((z = fseek(fp,-2L,1)) != 0) break;
    }
    if (z == 0)
        if ((z = fseek(fp,0L,1)) == 0)
            if ((res = fputc(EOFM,fp)) == EOF)
                printf("\ndriver: Write Error");
            break;
    }
    if (copy) if ((res = fputc(c,fp)) == EOF)
        { printf("\ndriver: Write Error"); break; }
    bytcnt++;
    if (bytcnt % 100 == 0)
        if ((pchar = charin()) != -1)
            {
                c = pchar;
                if (c == CR && !flag)
                    {
                        commflush(port);
                        copy = 1;
                        if (!scrn) printf("...");
                        commout(port,CR);
                    }
            }
        else if (c == '$')
            {
                commout(port,c);
            }

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

printf("\ndriver: Copy aborted by operator...");

delay(1000);

commflush(port);

commout(port,CR);

break;

}

else if (flag) flag = 0;

else if (c == 0) flag = 1;

else commout(port,c);

}

}

else if ((pchar = charin()) != -1)

{

c = pchar;

if (c == CR && !flag)

{

commflush(port);

copy = 1;

if (!scrn) printf("...");

commout(port,CR);

}

else if (c == '$')

{

commout(port,c);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

printf("\ndriver: Copy aborted by operator...");

delay(1000);

commflush(port);

commout(port,CR);

break;

}

else if (flag) flag = 0;

else if (c == 0) flag = 1;

else commout(port,c);

}

if (z != 0 || c == '$' || res == EOF)

{

fclose(fp);

unlink(filename);

if ((z != 0 || res == EOF) && !scrn) commout(port,CR);

}

else fclose(fp);

if (!scrn) commout(port,CR);

}

/*+++

help()          -- prints help --

*/

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

void help(void)
{
    int x, oldloc;

    oldloc = savloc();

    gotoxy(0,0);

    eel();

    printf("Function Keys:\n");

    eel();

    putchar('\n');

    eel();

    printf("      F1 -- Download a file to Training kit");
    printf("\tF2 -- Copy data from Training kit to a file\n");

    eel();

    printf("      F3 -- List Function Keys      ");
    printf("\tF4 -- Toggle Screen Output of Data\n");

    eel();

    printf("      F9 -- Restart program      ");

    printf("\tF10 -- Exit to DOS\n");

    eel();

    putchar('\n');

    eel();

    for (x = 0; x < 7; x++) printf("-----");

    reloc(oldloc);
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
/*this program was written for logic analyzer machine*/
```

```
#include <graphics.h>
```

```
#include <stdio.h>
```

```
#include <stdlib.h>
```

```
#include <conio.h>
```

```
#include <dos.h>
```

```
#define F1 59
```

```
#define F2 60
```

```
#define F3 61
```

```
#define F4 62
```



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

/*this program was written for logic analyzer machine*/

#include <graphics.h>

#include <stdio.h>

#include <stdlib.h>

#include <conio.h>

#include <dos.h>

#define F1 59
#define F2 60
#define F3 61
#define F4 62
#define ESC27
#define R_ARROW77
#define LR_ARROW 116
#define L_ARROW75
#define LL_ARROW 115
#define U_ARROW0x48
#define D_ARROW 0x50
#define INDEX_RANGE 100
#define INDEX_SPACE10

//*****          prototype          *****

void analyzer(void);
void gr_init(void);
void new_color(void);

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

void disp_logic(unsigned int start_add, char page
, unsigned char data[2048_[4_]);
void write_ch(unsigned int space, char page);
void find_CR();
void draw_ref(unsigned int a, unsigned int b);
char pointer_manager(unsigned int x);
void show_add(unsigned int x, unsigned char data[2048_[4_]);
void set_baud(int port, int baudrate);
void read_data(unsigned char data[2048_[4_]);
void send_comm(void);
char hi_lo(unsigned char chan
, unsigned char new_data, unsigned char old_data);
unsigned char receive_comm(void);
unsigned char which_byte(unsigned char chan);

extern "C" {
char inpcnt(int port);
char commin(int port);
void commflush(int port);
void commout(int port, char c);
void set_xoff(int port, char c);
}

/***** main program *****/

/*void main(void)
{

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    analyzer();

} use here for stand alone logic analyzer only*/

/*****

void    analyzer(void)//logic analyzer function
//dump data from trainer kit and display as
//logic diagram
{
unsigned char data[2048][4];
unsigned int size,address=0,index_pos=0;
void *index;
charch=0,page=0,flag=1,second_key=0;

setbau(0,0); //set com1 as 9600,n,8,1
printf("Please wait ... \n");
read_data(data); //read data from trainer kit into data[_][_ array
gr_init();//initial graphic
//----- grab index line -----
line(0,0,0,getmaxy()-20); //line for grab
size = imagesize(0,0,0,getmaxy()-20); //get memory size for image
index = malloc(size); //allocate memory
getimage(0,0,0,getmaxy()-20,index); //grab line
putimage(0,0,index,XOR_PUT);//erase index line

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

new_color(); //set new palette

for(;ch!=0xf; ) //exit when press 'ESC'
{
if (flag)//draw new page of logic data
{
cleardevice();//clear graphics screen
disp_logic(address,page,data);//display logic of (address,page)
putimage(52+index_pos*5,0, index,XOR_PUT);
}
flag = 0;//clear redraw status
show_add(address+index_pos,data);//display index address' value
second_key=0; //status for double byte key
if (!(ch = getch()))//check double byte key
{ch = getch();second_key=1;}
if (second_key) switch(ch)//is double byte key
{
case LR_ARROW:index_pos = INDEX_RANGE;//long right arrow
case R_ARROW:if (pointer_manager(index_pos)!=1)
{
putimage(52+index_pos*5,0, index,XOR_PUT);//erase
index_pos++; //move to next address
putimage(52+index_pos*5,0, index,XOR_PUT);//draw line
}
else
{

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

if (address<0x7b0) address += INDEX_RANGE-INDEX_SPACE;

index_pos = INDEX_SPACE;//offset of page

flag=1;//draw new page
}

break;

case LL_ARROW:index_pos = 0;flag=1;//long left arrow

case L_ARROW:if (pointer_manager(index_pos)!=-1)//left arrow
{
putimage(52+index_pos*5,0,index,XOR_PUT);//erase
index_pos--; //move to previous address
putimage(52+index_pos*5,0,index,XOR_PUT);
}

else if (address>=INDEX_RANGE-INDEX_SPACE)//address is out
{
//of page
address -= INDEX_RANGE-INDEX_SPACE;
flag=1; //draw new page
index_pos = INDEX_RANGE-INDEX_SPACE;
}

break;

case D_ARROW:page=1;//down arrow show ch16 - ch31

cleardevice();

flag=1;

break;

case U_ARROW:page=0;//up arrow show ch0 - ch15

cleardevice();

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

flag=1;

break;

}

else switch(ch)//is not double byte key
{

case ESC:ch=0xf;break;//quit program

}

}

outp(0x3f9,1); //restore 8250 interrupt
closegraph(); //close graphic screen
}

void disp_logic(unsigned int start_add,char page//display logic on screen
,unsigned char data[2048_[4_])
{
unsigned char offset,chan;
unsigned char new_data[4_],old_data[4_];

unsigned int space_y,gen_pur;
char up=-10,down=10,transition,byte_num;

space_y=getmaxy()/18; //space of Y-axis
write_ch(space_y,page);//write ch number on screen
draw_ref(50,space_y+textheight("c"));//draw reference logic
for (offset=0;offset<117;offset++)

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
for (gen_pur=0;gen_pur<=3;gen_pur++)
{
new_data[gen_pur_ = data[offset+start_add_[gen_pur_;//give new data
if (offset==0) old_data[gen_pur_=new_data[gen_pur_;
}
for (chan=0;chan<=15;chan++)
{
byte_num = which_byte(chan)+(page*2);
moveto(50+(offset*5),(chan+2)*space_y+textheight("c"));
switch(transition = hi_lo(chan,new_data[byte_num_
,old_data[byte_num_))
{
case -2: break;// do nothing low to low
case -1: linerel(0,up);moverel(0,down);break;//high to low
case 1: linerel(0,up);break; //low to high
case 2: moverel(0,up);break; //high to high
}
linerel(5,0);
}
for (gen_pur=0;gen_pur<=3;gen_pur++)
old_data[gen_pur_ = new_data[gen_pur_;//give new old_data
}
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

void show_add(unsigned int x, unsigned char data[2048_[4_]

//display address and data at the index line
{
char screen_out[80_];

setviewport(0, getmaxy()-10, getmaxx(), getmaxy(), 1); //set new viewport
clearviewport(); //clear old data
sprintf(screen_out, "address %04x = %02x %02x %02x %02x",
x, data[x_[3_], data[x_[2_], data[x_[1_], data[x_[0_];
outtextxy(0, 0, screen_out); //display text
setviewport(0, 0, getmaxx(), getmaxy(), 1); //restore view port
}

void read_data(unsigned char data[2048_[4_] //get data from trainer kit
{
int x, y;
unsigned char temp, temp1;
div_t test;
#define LINE 512 //this num cannot exceed 512

delay(1000); //make sure that 8250 has already init itself
send_comm(); //send command to emulator

for (x=0; x<=(4*LINE)-1; x++) //one line equal to 4*x-1
{

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

test = div(x,4);

if (!test.rem) find_CR();//find carriage return

for (y=0;y<=3;y++)
{
do temp = receive_comm();

while(temp==0x20);

if (temp<0x40) temp -= 0x30; else temp -= 0x37;//convert
temp1 = receive_comm();

if (temp1<0x40) temp1 -= 0x30; else temp1 -= 0x37;//convert
data[x[_y_ = (temp<<4) + temp1;//combine to get data value
}
}
}

voidsend_comm(void)
{
charoutput[50_ = {"\rd8000 9fff\r\n"};// \r is <carriage return>
chartemp; // 1 line eq to 0f byte

temp=0;

do{

if ((inportb(0x3fd) & 0x20)!=0x20) //check status
delay(100);

outp(0x3f8,output[temp_);//send command to emulator

temp++;
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

}while(output[temp]!='\n');

}

void find_CR()
{
unsigned char x,in,temp[3]={0x0d,0x0a,0x30};

for (x=0;x<=2;x++)//compare with temp which is carriage return
{
in=receive_comm();
if (x<2) {if (in != temp[x_]) x=0;} else {if (in < temp[x_]) x=0;}
}
for (x=1;x<=3;x++) receive_comm();//to skip unused data
}

// combine logic2 here

//-----

void setbaud(int port,int baudrate)//set baud rate and port
{
int base;

switch (port)
{
case 1: base = 0x3F8; break;

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

    case 2: base = 0x2F8; break;

    default: base = 0x3F8;

}

switch (baudrate)
{
    /* Access baud rate divisor: LSB of divisor and then MSB of divisor */
    case 300: outp(base+3,0x80); outp(base,0x80); outp(base+1,1); break;
    case 1200: outp(base+3,0x80); outp(base,0x60); outp(base+1,0); break;
    case 1800: outp(base+3,0x80); outp(base,0x40); outp(base+1,0); break;
    case 2400: outp(base+3,0x80); outp(base,0x30); outp(base+1,0); break;
    case 4800: outp(base+3,0x80); outp(base,0x18); outp(base+1,0); break;
    case 9600: outp(base+3,0x80); outp(base,0x0C); outp(base+1,0); break;
    case 19200: outp(base+3,0x80); outp(base,0x06); outp(base+1,0); break;
    default: outp(base+3,0x80); outp(base,0x0C); outp(base+1,0);

}

outp(base+3,7); //no parity 8 bit 2 stop

outp(base+4,11);

//outp(base+1,0);

}

unsigned charreceive_comm(void)//com receive macro
{
    chartemp;

do{

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

temp = inport(0x3fd);

}while((temp & 0x1) != 0x1 );//check status

return(inportb(0x3f8));

}

void draw_ref(unsigned int a,unsigned int b)//draw reference line
{
charx;

moveto(a,b);
for (x=0;x<59;x++)
{
linere1(5,0);
linere1(0,-10);//up
linere1(5,0);
linere1(0,10);//down
}
}

charpointer_manager(unsigned int x)//to indicate is at the end
{//or at the end of disp range

switch(x)
{

case INDEX_RANGE:return(1);

case 0:return(-1);
}
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
default:return(0);
```

```
}
```

```
}
```

```
unsigned char which_byte(unsigned char chan)//for indicate byte to disp
```

```
{
```

```
div_tx;
```

```
x = div(chan,8);
```

```
return(x.quot);
```

```
}
```

```
charhi_lo(unsigned char chan//for indicate transition
,unsigned char new_data,unsigned char old_data)
```

```
{
```

```
div_tx; //x.quot mean which byte x.rem mean which bit
```

```
//x.rem mean which bit
```

```
x = div(chan,8);
```

```
if (((old_data ^ new_data) >> x.rem) & 0x01) //change
```

```
{
```

```
if ((old_data >> x.rem) & 0x01) return(-1);
```

```
else return(1); //-1 = high to low , 1= low to high
```

```
}
```

```
else //unchange
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

{
if ((old_data >> x.rem) & 0x01) return(2);
else return(-2); //-2 = low to low , 2 = high to high
}
}

void gr_init(void)//init graphic mode
{
int gdriver = VGA, gmode = VGAHI, errorcode;

/* initialize graphics mode */
initgraph(&gdriver, &gmode, "");

/* read result of initialization */
errorcode = graphresult();

if (errorcode != grOk) /* an error occurred */
{
printf("Graphics error: %s\n", grapherrormsg(errorcode));
printf("Press any key to halt:");
getch();
exit(1); /* return with error code */
}
}
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```

void new_color(void)
{
    unsigned char i,j,k,l;

    for (i=0;i<=3;i++) for (j=0;j<=3;j++) setpalette(k++,i+j*4);
}

```

```

void write_ch(unsigned int space,char page)//disp ch number
{
    char x;
    charscreen_out[80];

    for (x=0;x<=15;x++)//assign ch number to screen
    {
        if (page) sprintf(screen_out,"ch %d",x+16);
        else sprintf(screen_out,"ch %d",x);
        outtextxy(0,(x+2)*space,screen_out);
    }
}

```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การประยุกต์ ไอบีเอ็ม พีซี สำหรับ เป็นคาค้าแอนะไลเซอร์ชนิดข้อมูลแบบอนุกรม

วิจัยด ตั้งสูขนิรันตร

คร. ว้ลลภ สุระกำพลธร

ภาควิชาอิ เล็คตรอนิกส์

คณะวิศวกรรมศาสตร์

สถาบัน เทคโนโลยีพระจอมเกล้า

เจ้าคุณทหารลาดกระบัง

บทคัดย่อ

บทความนี้เสนอผลงานวิจัยเกี่ยวกับการประยุกต์ ไอบีเอ็ม พีซี (IBM. PC) มาใช้ทำหน้าที่ เป็น คาค้าแอนะไลเซอร์ (DATA ANALYZER) ซึ่งคาค้าแอนะไลเซอร์ตัวนี้จะสามารถใช้ตรวจสอบ- ข้อมูลได้ทั้งแบบอนุกรม และ แบบขนาน แต่บทความนี้จะขอกกล่าวถึงแบบอนุกรมเพียงอย่างเดียว ซึ่งมีความ สะดวกในการใช้งาน โดยมีฟังก์ชันการใช้งานที่ครบถ้วน ทำให้ประหยัดรายจ่ายที่ต้องไปซื้อคาค้าแอนะ- ไลเซอร์ พร้อมกันนั้นยังเป็นการขยายขีดความสามารถของ ไอบีเอ็ม พีซีออกไปอีก

Abstract

In this paper, a modification of the IBM PC to work as DATA - ANALYZER is presented. This DATA ANALYZER can detect in serial mode. It has complete functions in serial mode, easy to use and low cost.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

1. บทนำ

ในยุคนี้อย่างนี้ ดังที่ท่านทั้งหลายได้ทราบอยู่แล้วว่า การติดต่อสื่อสารข้อมูลระหว่างอุปกรณ์ต่าง ๆ กับคอมพิวเตอร์ หรือระหว่างอุปกรณ์กับอุปกรณ์ ได้มีบทบาทและมีความสำคัญเพิ่มมากขึ้นตลอดเวลา ในการติดต่อสื่อสารข้อมูลของอุปกรณ์เหล่านี้ อาจเกิดความผิดพลาดขึ้นได้ จึงจำเป็นต้องมีอุปกรณ์ในการตรวจสอบและวิเคราะห์ข้อมูล ที่จะใช้ในการติดต่อสื่อสารกันนี้ เพื่อแก้ปัญหาค่าผิดพลาดนี้ อุปกรณ์สำหรับตรวจสอบและวิเคราะห์ข้อมูลก็คือ คาค้า แอนนะไลเซอร์ (DATA ANALYZER) นั้นเอง แต่การที่จะจัดซื้อหรือสร้าง คาค้า แอนนะไลเซอร์ เฉพาะอย่างเดียวนั้นก็เป็นการสิ้นเปลืองเงินมาก ดังนั้นถ้าสามารถนำ ไอบีเอ็ม พีซี (IBM PC) ซึ่งเป็นอุปกรณ์ที่ใช้กันแพร่หลายอยู่แล้วมาประยุกต์ใช้งานเป็น คาค้า แอนนะไลเซอร์ อีกหน้าที่หนึ่ง ก็จะเป็นการประหยัดกว่า และรวมถึงทำให้สามารถขยายขีดความสามารถในการใช้งาน ไอบีเอ็ม พีซี ให้กว้างขวางหลายหน้าที่เพิ่มขึ้นไปอีก

คาค้า แอนนะไลเซอร์ ตัวนี้สามารถใช้ตรวจสอบหรือวิเคราะห์ข้อมูลได้ทั้งแบบอนุกรม และแบบขนาน แต่ในบทความชุดนี้จะขอกล่าวถึงแบบอนุกรมเพียงอย่างเดียว ซึ่งการประยุกต์ก็ไม่ยากโดยเพียงมีโปรแกรมเพิ่มขึ้นมาอีกชุดเดียว ก็สามารถใช้งาน ไอบีเอ็ม พีซี เป็น คาค้า แอนนะไลเซอร์ ที่ใช้ตรวจสอบและวิเคราะห์ข้อมูลแบบอนุกรมได้แล้ว และในบทความชุดนี้จะมีผลการทดสอบของการทำงานในแบบอนุกรมให้ดูด้วย


2. คาค้า แอนนะไลเซอร์ ที่ใช้งานในแบบอนุกรม

โดยปกติการติดต่อสื่อสารข้อมูลระหว่างอุปกรณ์ต่าง ๆ กับคอมพิวเตอร์ หรืออุปกรณ์กับอุปกรณ์ใด ๆ ในแบบอนุกรมจะเป็นการติดต่อสื่อสารแบบ อซิงโครนัส (ASYNCHRONOUS COMMUNICATION) โดยมีมาตรฐานการต่อเป็นแบบ RS-232-C หรือ EIA STANDARD รูปแบบของข้อมูลขึ้นอยู่กับว่าจะติดต่อกันเป็นแบบ ASCII CODE, BINARY CODE หรือ EBCDIC CODE ก็ขึ้นอยู่กับข้อกำหนดขึ้นมาใช้งานของแต่ละอุปกรณ์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปภาพที่ 1. เป็นภาพที่แสดงรูปของบล็อกไดอะแกรมในการเอาค่า แอนนะไลเซอร์
 เข้าไปตรวจสอบหรือวิเคราะห์อุปกรณ์ที่เราสนใจ กล่าวคือเมื่ออุปกรณ์ตัวที่ 1 และตัวที่ 2 มีการติดต่อ
 สื่อสารข้อมูลกันโดยผ่านทางคอมมิวนิเคชันพอร์ท(COMMUNICATION PORT OF INSTRUMENT) แล้วเกิดปัญหา
 ขึ้น เราจำเป็นต้องใช้ค่าแอนนะไลเซอร์เข้าไปตรวจสอบ หรือวิเคราะห์ข้อมูลดูว่าความผิดพลาดเกิด
 ขึ้นที่อุปกรณ์ตัวที่ 1 หรือตัวที่ 2 เพื่อจะได้แก้ปัญหาได้อย่างถูกต้องและลุล่วงไป



รูปภาพที่ 1 เป็นบล็อกไดอะแกรมของการใช้ค่าแอนนะไลเซอร์

ดังที่ได้กล่าวมาแล้วว่ามาตรฐานการต่อกันเป็นแบบ RS-232-C และกำหนดข้อต่อแบบ DB-25 (DB-25 CONANECTOR) ซึ่งแต่ละขาของข้อต่อกำหนดไว้ดังรูปภาพที่ 2 แต่ในการใช้งานในการวิจัยนี้จะใช้ขาของข้อต่อเพียงขาที่ 2,3,4,5,6,7, และ 20, เท่านั้น ซึ่งแต่ละขาของข้อต่อมีหน้าที่
 ดังนี้ คือ.-
 ไม่ว่าการณีใดๆ ทั้งสิ้น อีกทั้งยังมีให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- ขาที่ 2 (Transmit Data) เป็นขาที่ส่งสัญญาณข้อมูลออกจากตัวคอมพิวเตอร์ ไปยังอุปกรณ์ตัวที่ต่อด้วย
- ขาที่ 3 (Receive Data) เป็นขาที่รับสัญญาณข้อมูล เข้ามายังตัวคอมพิวเตอร์
- ขาที่ 4 (Request To Send) เป็นขาที่ใช้สำหรับส่งสัญญาณควบคุมจากคอมพิวเตอร์ ไปยังอุปกรณ์ใด ๆ เพื่อตรวจสอบว่าอุปกรณ์ พร้อมจะรับสัญญาณข้อมูลได้หรือยัง
- ขาที่ 5 (Clear To Send) เป็นขาที่ใช้สำหรับรับสัญญาณควบคุมจากอุปกรณ์ใด ๆ เมื่ออุปกรณ์รับกำลังบอกว่าพร้อมที่จะรับสัญญาณข้อมูลแล้ว
- ขาที่ 6 (Data Set Ready) เป็นขาที่ส่งสัญญาณควบคุมซึ่งเป็นการบอกตัวคอมพิวเตอร์ ว่าตัวอุปกรณ์เรียบร้อยแล้ว และพร้อมที่จะส่งสัญญาณข้อมูลได้แล้ว
- ขาที่ 7 (Signal Ground) เป็นขาที่ทำหน้าที่เป็นระดับแรงดันสัญญาณอ้างอิง สำหรับทุก ๆ สายของสัญญาณจะมีแรงดันเป็น "0" เมื่อเทียบกับสัญญาณตัวอื่น
- ขาที่ 20(Data Terminal Ready) เป็นขาที่ส่งสัญญาณควบคุมซึ่งตัวคอมพิวเตอร์ เปิดให้กับอุปกรณ์เมื่อพร้อมที่จะติดต่อกับอุปกรณ์ใด ๆ




DTE = Data terminal Equipment
 DCE = Data Communication Equipment (Modem)

รูปภาพที่ 2 การกำหนดของขั้วต่อแบบ RS-232-C

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. การใช้งาน ไอบีเอ็ม พีซี เป็นคาค้าแอนนะไลเซอร์ และ ผลการทดสอบ

โดยที่เราใช้งาน ไอบีเอ็ม พีซี เป็นคาค้าแอนนะไลเซอร์ เป็นเพียงตัวรับข้อมูลแบบอนุกรม จากอุปกรณ์ที่เราต้องการตรวจสอบและวิเคราะห์เพียงอย่างเดียว ดังนั้นเราจึงกำหนด RS-232-C PIN ASSIGNMENT ที่คอมมูนิเคชันพอร์ตที่ 1 (COMMUNICATON PORT # 1) ของ ไอบีเอ็ม พีซี ดังรูปภาพที่ 3 ซึ่งบล็อกไดอะแกรมในรูปภาพที่ 3 นี้เป็นการใช้งานตัวคาค้าแอนนะไลเซอร์ เข้าไปตรวจสอบวิเคราะห์ ข้อมูลแบบอนุกรมของอุปกรณ์ใด ๆ ซึ่งในการทดสอบของเราจะใช้ ไอบีเอ็ม พีซี อีกตัวหนึ่งทำตัวเหมือน- อุปกรณ์ที่ต้องการให้ตรวจสอบและวิเคราะห์ข้อมูลแบบอนุกรม



รูปภาพที่ 3 แสดงบล็อกไดอะแกรมของการต่อเพื่อใช้งานตรวจสอบของคาค้าแอนนะไลเซอร์

ดังกล่าวมาแล้วว่าการประยุกต์ใช้งานในแบบอนุกรมนี้ เพียงแค่ใช้โปรแกรมเพียงชุดเดียวก็สามารถใช้งานได้ดี ซึ่งโปรแกรมชุดนี้เขียนขึ้นด้วยภาษาเบสิก (BASIC) ซึ่งเป็นภาษาที่เข้าใจง่ายไม่สลับซับซ้อน ซึ่งโปรแกรมชุดนี้มีไฟล์ชาร์ท ดังแสดงในรูปภาพที่ 4 ดังจะขออธิบายหลักการของโปรแกรมตามไฟล์ชาร์ทดังนี้

1. เริ่มต้นด้วยการกำหนดค่าเริ่มต้น (INITIALIZE) ของตัวแปร (VARIABLE) และค่าคงที่ (CONSTANT) ต่าง ๆ โดยที่เราจะเก็บข้อมูลที่รับเข้ามาในรูปของ STRING VARIABLE
 2. กำหนดค่าเริ่มต้นของคอมมูนีเคชันพอร์ต (COMM. PORT) ตั้ง (SET) ตัวซับรูทีน (SUBROUTINE) อินเทอร์รูทีน (INTERUPT ROUTINE) เมื่อมีข้อมูลเข้ามาที่คอมมูนีเคชันบัฟเฟอร์ (COMM. BUFFER)
 3. ตั้ง (SET) ตารางของ ASCII & EBCDIC CODE ซึ่งเป็นการตั้งค่าของ ASCII & EBCDIC CODE ว่าค่า ๆ ตัวนี้มีเป็นตัวอะไรนั่นเอง
 4. เป็นการตรวจภาพของตาราง MAIN MENU บนจอภาพ ซึ่งเป็นภาพของตารางคำสั่งและข้อมูลที่รับเข้ามา
 5. พิมพ์ วันที่, เวลา และจำนวนของข้อมูลที่รับเข้ามา และแปลง CODE เสร็จเรียบร้อยแล้ว
 6. รับข้อมูลจากคีย์บอร์ด (KEYBOARD) เก็บไว้ใน STRING VARIABLE ซึ่งเป็นข้อมูลประเภท ฟังก์ชันคีย์ (FUNCTION KEY) หรือ คอนโทรลคีย์ (CONTROL KEY)
 7. เป็นการตรวจสอบไปตามรูทีน (ROUTINE) ที่เป็น ฟังก์ชันคีย์, คอนโทรลคีย์ต่าง ๆ ว่าเป็นประเภทใด
 8. ถ้าตรวจสอบว่าเป็นฟังก์ชันคีย์ก็จะไปทำรูทีนต่าง ๆ ของฟังก์ชันคีย์ ซึ่งมีอยู่ 8 รูทีน คือ QUIT, DATA, SEARCH, START, STOP, TEST, PRINT, และ EXTENDED MENU เมื่อโปรแกรมทำตามรูทีนของฟังก์ชันคีย์เสร็จแล้วก็จะกลับไป (ก) เพื่อรับข้อมูลใหม่
 9. ถ้าตรวจสอบว่าไม่ใช่ฟังก์ชันคีย์ ก็จะตรวจสอบต่อมาว่าเป็นคอนโทรลคีย์ใช่หรือไม่ ถ้าใช่ ก็จะไปทำรูทีนต่าง ๆ ของคอนโทรลคีย์ ซึ่งมีอยู่ 4 รูทีน คือ HOME, END, PgUp และ PgDn
- เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และไปแสดงผลบนจอภาพ จากนั้นก็จะไปที่ (ก) เพื่อรอรับข้อมูลใหม่

10. ในกรณีที่ตรวจสอบแล้วว่าไม่มีรูทีนเป็นฟังก์ชันคีย์ หรือ คอนโทรลคีย์ก็จะทำในลำดับต่อไป คือ ตรวจสอบว่ามีข้อมูลเพิ่ม และยังไม่ได้แปลงข้อมูลเข้ามาหรือไม่ ซึ่งถ้าไม่มีข้อมูลเพิ่มก็จะกลับไป (ก) เพื่อรอรับข้อมูลใหม่


11. แต่ถ้ามีข้อมูลใหม่เพิ่มและยังไม่ได้แปลงข้อมูลเข้ามาก็จะผ่านโปรแกรมที่ทำการแปลงข้อมูลให้อยู่ในรูปของ DEC, HEX, OCTAL, ASCII & EBCDIC CODE และขั้นสุดท้ายก็จะแสดงข้อมูลทั้งหมดให้เป็น BINARY CODE และเก็บข้อมูลที่แปลงได้ไว้ใน STRING VARIABLE ย่อย ๆ


12. ขั้นตอนถัดมาก็จะนำข้อมูลที่แปลงแล้วที่อยู่ใน STRING VARIABLE ย่อย ๆ เหล่านี้ไปเก็บไว้ใน STRING VARIABLE ใหญ่เพื่อจะนำออกไปแสดงผลบนจอภาพต่อไป

13. ตรวจสอบว่าข้อมูลที่รับเข้าและแปลงข้อมูล เรียบร้อยแล้วมีข้อมูลถึง 254 ตัวหรือยัง ถ้าข้อมูลมีถึง 254 ตัว แล้ว (แสดงว่า STRING VARIABLE ตัวที่ใช้เก็บข้อมูลเต็มแล้ว) ก็จะนำข้อมูลชุดนี้ออกแสดงผลบนจอภาพ


14. ถ้าข้อมูลยังไม่ถึง 254 ตัว ก็จะตรวจสอบว่ายังมีข้อมูลที่รับเข้ามาแล้วยังไม่ได้แปลงอีกหรือไม่ ถ้ามีก็จะกลับไปยัง (ข) เพื่อแปลงข้อมูลเหล่านี้ หรือ ถ้าไม่มีข้อมูลเหล่านี้ก็จะไปแสดงผลบนจอภาพและต่อจากนั้นก็กลับไป (ก) เพื่อรอรับข้อมูลใหม่

ซึ่งลำดับขั้นตอนทั้ง 14 ขั้นตอนที่กล่าวมาแล้วนี้ก็คือหลักการของโปรแกรมที่เขียนขึ้นมานั้นเอง






เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



- หมายเลข 3. SEARCH เป็นการให้หาข้อมูลที่เราสนใจว่าอยู่ที่ใบบ้าง และมีกี่ตัวในข้อมูลที่กำลังตรวจสอบอยู่ โดยเครื่องคาค้าแอนนะโลเซอร์จะใส่เครื่องหมายบีกกากำกับบอกกับเราว่าข้อมูลนั้น ๆ อยู่ที่ใดและมีจำนวนกี่ตัว
- หมายเลข 4. START ใช้ในกรณีให้เริ่มตรวจสอบข้อมูลที่รับเข้ามา
- หมายเลข 5. STOP หยุดตรวจสอบข้อมูล
- หมายเลข 7. TEST เป็นฟังก์ชันที่ใช้ทดสอบว่าข้อมูลที่มีค่า 0-254 นั้น เป็นอย่างไรในรูปแบบของ HEX CODE, BINARY CODE, DECIMAL, OCTAL, ASCII CODE, และ EBCDIC CODE ตามลำดับทั้งประโยชน์ก็เป็น TEST FUNCTION และยังเป็นตารางมาตรฐานเพื่อเทียบค่าต่าง ๆ ที่กล่าวมาแล้ว โดยไม่ต้องไปค้นหาที่อื่น
- หมายเลข 9. PRINT ให้พิมพ์ข้อมูลที่แสดงผลออกมาที่เครื่องพิมพ์
- หมายเลข 0. EXTENDED MENU เป็นเมนูซึ่งให้เราเลือกรูปแบบของข้อมูลที่เราสนใจ เช่น BAUD RATE, WORD SIZE, STOP BITS และอื่น ๆ ดังแสดงในตารางที่ 2

Extended Serial Interface Menu									Comm Port#1
Baud rate:	75	110	150	300	600	1200	2400	4800	9600
Word size:	5	6	7	8					
Stop bits:	1	1½	2						
Parity:	No parity	Odd	Even						
Input logic:	Negative	Positive							
Search format:	Hex	Dec	Oct	Bin					

Cursor movement keys are as shown on the keypad. You may only use the 8, 2, 4, and 6 keys for cursor movement. (Note: Keypad should be in numeric mode.)



When you have finished, press the RETURN key

ตารางที่ 2 แสดงผลของ EXTENDED MENU

ตารางที่ 3. แสดงผลของการรับข้อมูลที่ทดสอบส่งมาจาก ไอเอ็มเอ็ม ทีซี อีกตัวหนึ่ง(กำหนดให้เป็นเสมือนตัวอุปกรณ์ที่ต้องการทดสอบ) มายังเครื่องตาต้าแอนนะไลเซอร์ โดยการส่งข้อมูลในรูปของ QUICK BROWN FOX JUMP OVER THE LAZY DOS'S BACK 1234567890 ซึ่งเป็น ASCII CODE เป็นข้อมูลทดสอบว่าผลการตรวจสอบของเครื่องตาต้าแอนนะไลเซอร์เป็นอย่างไร ซึ่งผลการทดสอบให้เห็นว่าสามารถตรวจรับได้ทุกตัวอักษร (โดยการกดฟังก์ชันหมายเลข 4 START เมื่อเริ่มรับข้อมูล และกดฟังก์ชันหมายเลข 5 STOP เมื่อต้องบอกให้เครื่องหยุดรับข้อมูล)

ตารางที่ 4. เมื่อเครื่องตาต้าแอนนะไลเซอร์แสดงผลของการตรวจสอบข้อมูลได้ดังในตารางที่ 3 แล้ว ลองให้เครื่องวิเคราะห์หาข้อมูลที่มีค่า 61 (HEX) ดูว่าเป็นอย่างไร ซึ่งก็สามารถวิเคราะห์หาได้ดังในตารางที่ 4 นี้ ซึ่งมีข้อมูล 61 (HEX) อยู่ 2 ตัว และเมื่อพบข้อมูลที่ต้องการหาแล้วจะใส่เครื่องหมายปีกกาให้ เพื่อเป็นตัวบ่งชี้ให้เห็นว่าอยู่ที่ใดนั่นเอง(โดยการกดฟังก์ชันหมายเลข 3 SEARCH และกดค่า 61 (HEX) เพื่อบอกเครื่องตาต้าแอนนะไลเซอร์ให้หาข้อมูล 61 (HEX))

ตารางที่ 5 แสดงถึงการทดสอบในกรณีรับข้อมูลแบบที่มีเงื่อนไขว่าจะต้องตรวจสอบข้อมูลตัวที่ 1 (DATA 1 = 102) ซึ่งเป็น 102 (DEC) และข้อมูลตัวที่ 2 (DATA 2 = 111)ซึ่งเป็น 111 (DEC) เสียก่อนจึงจะตรวจรับข้อมูลตัวถัดไปเข้ามา ซึ่งประโยชน์ใช้ในการส่งข้อมูลที่เรารู้ว่ามี SYNC. WORD หรือ START WORD ว่ามีค่าเป็นอะไร (กดฟังก์ชันหมายเลข 2 DATA และตั้งข้อมูลที่ เป็นเงื่อนไขทั้งสองตัว)

ตารางที่ 6 แสดงถึงการทดสอบที่ต่อเนื่องจากตารางที่ 5 โดยกรณีรับข้อมูลอย่างมีเงื่อนไขมาได้แล้ว และให้เครื่องตาต้าแอนนะไลเซอร์ตรวจสอบข้อมูลค่า 6F (HEX) ดู ซึ่งเครื่องสามารถตรวจตรวจพบแล้วก็ใส่เครื่องหมายปีกกา เพื่อเป็นตัวบ่งชี้ให้เห็น ดังในตารางนี้ (กดฟังก์ชันหมายเลข 3 SEARCH และกดข้อมูลค่า 6F (HEX) ค่อม)

4. สรุปและวิจารณ์

การประยุกต์ใช้ ไอเอ็มเอ็ม ทีซี มาใช้งานในหน้าที่ของตาต้า แอนนะไลเซอร์ ในแบบอนุกรมนี้ได้ประโยชน์อย่างยิ่ง และยังสามารถเพิ่มฟังก์ชันของการทำงานออกไปได้อีก โดยอาศัยการเขียนโปรแกรมเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แกรมเพิ่มเติมเข้าไป ส่วนในกรณีที่จะใช้ตรวจสอบข้อมูลแบบขนานนั้น จำเป็นที่จะต้องมีการสร้างฮาร์ด-
แวร์ (HARDWARE) และเขียนโปรแกรมเพิ่มเติมขึ้นมา ซึ่งอยู่ในระหว่างการค้นคว้าเพิ่มเติมต่อไป

เอกสารอ้างอิง

1. Technical Reference, IBM personal computer XT hardware reference library, revised edition, IBM corp, 1983
2. Lewis C. Eggebrecht, Interfacing to the IBM personal computer, Howard W. Sams & Co., In., Indiana, 1983.
3. Lyle J. Graham, Your IBM PC, Osborne / Mc Graw-Hill 2600 Tenth Street Berkeley, California 94710.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3

Serial State Menu							<Data Entry in Dec>	
Data1 = 000							<Search in Hex> #=> 0	
Data2 = 000							Search = XX	
NO.	HEX	76543210	DEC	OCT	ASCII	EBCDIC		
1	71	01110001	113	161	q			
2	75	01110101	117	165	u			
3	69	01101001	105	151	i			
4	63	01100011	099	143	c			
5	6B	01101011	107	153	k			
6	20	00100000	032	040	SP	DS		
7	62	01100010	098	142	b			
8	72	01110010	114	162	r			
9	6F	01101111	111	157	o		?	
10	77	01110111	119	167	w			
11	6E	01101110	110	156	n		>	
12	20	00100000	032	040	SP	DS		
13	66	01100110	102	146	f			
14	6F	01101111	111	157	o		?	

07-28-1988 14:36:49

Received = 57 chrs.
Received Error

1 => Quit
 2 => Data=
 3 => Search
 4 => Start
 5 => Stop
 7 => Test
 9 => Print
 0 => Extended Menu

Home => Go To Top
 End => Go To Bottom
 PgUp => Next Page
 PgDn => Prev. Page

Serial State Menu							<Data Entry in Dec>	
Data1 = 000							<Search in Hex> #=> 0	
Data2 = 000							Search = XX	
NO.	HEX	76543210	DEC	OCT	ASCII	EBCDIC		
14	6F	01101111	111	157	o		?	
15	78	01111000	120	170	x			
16	20	00100000	032	040	SP	DS		
17	6A	01101010	106	152	j			
18	75	01110101	117	165	u			
19	6D	01101101	109	155	m		-	
20	70	01110000	112	160	p			
21	20	00100000	032	040	SP	DS		
22	6F	01101111	111	157	o		?	
23	76	01110110	118	166	v			
24	65	01100101	101	145	e			
25	72	01110010	114	162	r			
26	20	00100000	032	040	SP	DS		
27	74	01110100	116	164	t			

07-28-1988 14:36:28

Received = 57 chrs.
Received Error

1 => Quit
 2 => Data=
 3 => Search
 4 => Start
 5 => Stop
 7 => Test
 9 => Print
 0 => Extended Menu

Home => Go To Top
 End => Go To Bottom
 PgUp => Next Page
 PgDn => Prev. Page

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Serial State Menu		<Data Entry in Dec>				
Data1 = 000		<Search in Hex> #=> 0				
Data2 = 000		Search = XX				
NO.	HEX	76543210	DEC	OCT	ASCII	EBCDIC
27	74	01110100	116	164	t	
28	68	01101000	104	150	h	
29	65	01100101	101	145	e	
30	20	00100000	032	040	SP	DS
31	6C	01101100	108	154	l	%
32	61	01100001	097	141	a	/
33	7A	01111010	122	172	z	:
34	79	01111001	121	171	y	
35	20	00100000	032	040	SP	DS
36	64	01100100	100	144	d	
37	6F	01101111	111	157	o	?
38	67	01100111	103	147	g	
39	27	00100111	039	047		FRE
40	73	01110011	115	163	s	

07-28-1988 14:40:21

Received = 57 chrs.
Received Error

1 => Quit
 2 => Data=
 3 => Search
 4 => Start
 5 => Stop
 7 => Test
 9 => Print
 0 => Extended Menu

Home => Go To Top
 End => Go To Bottom
 PgUp => Next Page
 PgDn => Prev. Page

Serial State Menu		<Data Entry in Dec>				
Data1 = 000		<Search in Hex> #=> 0				
Data2 = 000		Search = XX				
NO.	HEX	76543210	DEC	OCT	ASCII	EBCDIC
40	73	01110011	115	163	s	
41	20	00100000	032	040	SP	DS
42	62	01100010	098	142	b	
43	61	01100001	097	141	a	
44	63	01100011	099	143	c	
45	68	01101011	107	153	k	
46	20	00100000	032	040	SP	DS
47	31	00110001	049	061	1	
48	32	00110010	050	062	2	SYN
49	33	00110011	051	063	3	
50	34	00110100	052	064	4	FN
51	35	00110101	053	065	5	RS
52	36	00110110	054	066	6	UC
53	37	00110111	055	067	7	EOT

07-28-1988 14:42:05

Received = 57 chrs.
Received Error

1 => Quit
 2 => Data=
 3 => Search
 4 => Start
 5 => Stop

7 => Test
 9 => Print
 0 => Extended Menu

Home => Go To Top
 End => Go To Bottom
 PgUp => Next Page
 PgDn => Prev. Page

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Serial State Menu							<Data Entry in Dec>	
Data1 = 000							<Search in Hex> #=> 0	
Data2 = 000							Search = XX	
NO.	HEX	76543210	DEC	OCT	ASCII	EBCDIC		
53	37	00110111	055	067	7	EOT		
54	38	00111000	056	070	8			
55	39	00111001	057	071	9			
56	30	00110000	048	060	0			
57	0D	00001101	013	015	CR	CR		
							07-28-1988 14:43:58	
							Received = 57 chrs. Received Error	
							1 => Quit	
							2 => Data=	
							3 => Search	
							4 => Start	
							5 => Stop	
							7 => Test	
							9 => Print	
							0 => Extended Menu	
							Home => Go To Top	
							End => Go To Bottom	
							PgUp => Next Page	
							PgDn => Prev. Page	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Serial State Menu		<Data Entry in Dec>					
Data1 = 000		<Search in Hex> #=> 2					
Data2 = 000		Search = 61					
NO.	HEX	74543210	DEC	OCT	ASCII	EBCDIC	
27	74	01110100	116	164	t		
28	68	01101000	104	150	h		
29	65	01100101	101	145	e		
30	20	00100000	032	040	SP	DS	
31	6C	01101100	108	154	l	Z	
32	{61}	01100001	097	141	a	/	
33	7A	01111010	122	172	z	:	
34	79	01111001	121	171	y		
35	20	00100000	032	040	SP	DS	
36	64	01100100	100	144	d		
37	6F	01101111	111	157	o	?	
38	67	01100111	103	147	g		
39	27	00100111	039	047		PRE	
40	73	01110011	115	163	s		

07-28-1988	14:46:01
Received = 57	chrs.
Received Error	
1 =>	Quit
2 =>	Data=
3 =>	Search
4 =>	Start
5 =>	Stop
7 =>	Test
9 =>	Print
0 =>	Extended Menu
Home =>	Go To Top
End =>	Go To Bottom
PgUp =>	Next Page
PgDn =>	Prev. Page

Serial State Menu		<Data Entry in Dec>					
Data1 = 000		<Search in Hex> #=> 2					
Data2 = 000		Search = 61					
NO.	HEX	74543210	DEC	OCT	ASCII	EBCDIC	
40	73	01110011	115	163	s		
41	20	00100000	032	040	SP	DS	
42	62	01100010	098	142	b		
43	{61}	01100001	097	141	a	/	
44	63	01100011	099	143	c		
45	6B	01101011	107	153	k		
46	20	00100000	032	040	SP	DS	
47	31	00110001	049	061	1		
48	32	00110010	050	062	2	SYN	
49	33	00110011	051	063	3		
50	34	00110100	052	064	4	FN	
51	35	00110101	053	065	5	RS	
52	36	00110110	054	066	6	UC	
53	37	00110111	055	067	7	EDT	

07-28-1988	14:48:00
Received = 57	chrs.
Received Error	
1 =>	Quit
2 =>	Data=
3 =>	Search
4 =>	Start
5 =>	Stop
7 =>	Test
9 =>	Print
0 =>	Extended Menu
Home =>	Go To Top
End =>	Go To Bottom
PgUp =>	Next Page
PgDn =>	Prev. Page

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 5

Serial State Menu							<Data Entry in Dec>	
Data1 = 102							<Search in Hex> #=> 2	
Data2 = 111							Search = 61	
NO.	HEX	76543210	DEC	OCT	ASCII	EBCDIC	07-28-1988 14:51:55	
1	66	01100110	102	146	f		Received = 45 chrs.	
2	6F	01101111	111	157	o	?	Received Error	
3	78	01111000	120	170	x		1 => Quit	
4	20	00100000	032	040		SF DS	2 => Data=	
5	6A	01101010	106	152	j		3 => Search	
6	75	01110101	117	165	u		4 => Start	
7	6D	01101101	109	155	m	-	5 => Stop	
8	70	01110000	112	160	p		7 => Test	
9	20	00100000	032	040		SF DS	9 => Print	
10	6F	01101111	111	157	o	?	0 => Extended Menu	
11	76	01110110	118	166	v		Home => Go To Top	
12	65	01100101	101	145	e		End => Go To Bottom	
13	72	01110010	114	162	r		PgUp => Next Page	
14	20	00100000	032	040		SF DS	PgDn => Prev. Page	

Serial State Menu							<Data Entry in Dec>	
Data1 = 102							<Search in Hex> #=>0	
Data2 = 111							Search = XX	
NO.	HEX	76543210	DEC	OCT	ASCII	EBCDIC	07-28-1988 14:53:51	
1	66	01100110	102	146	f		Received = 45 chrs.	
2	6F	01101111	111	157	o	?	Received Error	
3	78	01111000	120	170	x		1 => Quit	
4	20	00100000	032	040		SF DS	2 => Data=	
5	6A	01101010	106	152	j		3 => Search	
6	75	01110101	117	165	u		4 => Start	
7	6D	01101101	109	155	m	-	5 => Stop	
8	70	01110000	112	160	p		7 => Test	
9	20	00100000	032	040		SF DS	9 => Print	
10	6F	01101111	111	157	o	?	0 => Extended Menu	
11	76	01110110	118	166	v		Home => Go To Top	
12	65	01100101	101	145	e		End => Go To Bottom	
13	72	01110010	114	162	r		PgUp => Next Page	
14	20	00100000	032	040		SF DS	PgDn => Prev. Page	

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Serial State Menu 07-28-1988 14:56:23						
Data1 = 102			Received 45 chrs.			
Data2 = 111			--Search = 6F			
NO.	HEX	76543210	DEC	OCT	ASCII	EBCDIC
1	66	01100110	102	146	f	
2	{6F}	01101111	111	157	o	?
3	78	01111000	120	170	x	
4	20	00100000	032	040	SP	DS
5	6A	01101010	106	152	j	
6	75	01110101	117	145	u	
7	6D	01101101	109	155	m	
8	70	01110000	112	160	p	
9	20	00100000	032	040	SP	DS
10	{6F}	01101111	111	157	o	?
11	76	01110110	118	166	v	
12	65	01100101	101	145	e	
13	72	01110010	114	162	r	
14	20	00100000	032	040	SP	DS
15	74	01110100	116	164	t	
16	68	01101000	104	150	h	
17	65	01100101	101	145	e	
18	20	00100000	032	040	SP	DS
19	60	01101100	108	154	l	%
20	61	01100001	097	141	a	/
21	7A	01111010	122	172	z	
22	79	01111001	121	171	y	
23	20	00100000	032	040	SP	DS
24	64	01100100	100	144	d	
25	{6F}	01101111	111	157	o	?
26	67	01100111	103	147	g	
27	27	00100111	039	047		FRE
28	73	01110011	115	163	s	
29	20	00100000	032	040	SP	DS
30	62	01100010	098	142	b	
31	61	01100001	097	141	a	/
32	63	01100011	099	143	c	
33	6B	01101011	107	153	k	
34	20	00100000	032	040	SP	DS
35	31	00110001	049	061	1	
36	32	00110010	050	062	2	SYN
37	33	00110011	051	063	3	
38	34	00110100	052	064	4	FN
39	35	00110101	053	065	5	RS
40	36	00110110	054	066	6	UC
41	37	00110111	055	067	7	EOT
42	38	00111000	056	070	8	
43	39	00111001	057	071	9	
44	30	00110000	048	060	0	
45	0D	00001101	013	015	CR	CR

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆ ทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้