

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การออกแบบวงจร A/D ขนาดหนึ่งบิตโดยใช้วงจรไม่เป็นเชิงเส้น

ONE BIT A/D CONVERTER BASED ON NONLINEAR CIRCUIT

หนังสืออ้างอิง
ห้ามนำออกนอกห้องสมุด



มุกดา เทพธรณินทรา

MUKDA TEPTORANINTRA



วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตร

ปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2537

ISBN 974-621-150-1

ลิขสิทธิ์ของบัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้เพื่อใช้ในการอ้างอิงเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดไปจำหน่ายหรือทำซ้ำโดยไม่ได้รับอนุญาตจากเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เลขหมู่.....
เลขทะเบียน.....21429
วันที่..... 11 ต.ค. 2537

ONE BIT A/D CONVERTER BASED ON NONLINEAR CIRCUIT



A THESIS SUBMITTED IN PARTIAL FULFILLMENT
OF THE REQUIREMENTS FOR THE DEGREE
MASTER OF ENGINEERING IN ELECTRICAL ENGINEERING
GRADUATE SCHOOL
KING MONGKUT'S INSTITUTE OF TECHNOLOGY
LADKRABANG

1994

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ ISBN 974-621-150-1 ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์	การออกแบบวงจร A/D ขนาดหนึ่งบิตโดยใช้วงจรไม่เป็นเชิงเส้น
นักศึกษา	มุกดา เทพรณินทรา
อาจารย์ผู้ควบคุมวิทยานิพนธ์	ศ. ดร. วัลลภ สุระกำพลธร
ระดับการศึกษา	วิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า
ภาควิชา	วิศวกรรมไฟฟ้า สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหาร ลาดกระบัง
ปีการศึกษา	2537

บทคัดย่อ

วัตถุประสงค์ของวิทยานิพนธ์นี้เป็นการนำเสนอหลักการออกแบบวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (analog to digital converter : A/D) ที่มีการทำงานอยู่ในรูปของกระแส การออกแบบได้พัฒนาวงจรไม่เป็นเชิงเส้นที่มีคุณสมบัติของวงจรเป็นรูปฟันเลื่อย เพื่อสังเคราะห์วงจร A/D ขนาดหนึ่งบิตขึ้น ซึ่งวงจรนี้สามารถกำหนดจุดการทำงานได้โดยการควบคุมจากกระแสภายนอก เป็นผลให้วงจรนี้สามารถทำงานได้อย่างมีประสิทธิภาพ วงจร A/D ที่นำเสนอนี้สามารถประยุกต์ใช้งานเป็นวงจร A/D ที่มีความละเอียดในการทำงานสูงขึ้นได้ โดยการเพิ่มจำนวนการต่อวงจร A/D ขนาดหนึ่งบิตอนุกรมกันตามจำนวนบิตที่ต้องการ วงจร A/D ที่พัฒนาขึ้นนี้ใช้หลักการของวงจรรวมเป็นหลักในการออกแบบ สมรรถนะการทำงาน ช่วงปฏิบัติการ ความแม่นยำ และความเที่ยงตรงของวงจรสามารถที่จะยืนยันได้ด้วยผลการเลียนแบบการทำงานด้วยโปรแกรม PSPICE และจากการทดสอบจากการต่อวงจรจริง

Thesis Title One bit A/D converter based on nonlinear circuit

Student Mukda Teptoranintra

Thesis Advisor Prof. Dr. Wanlop Surakamponorn

Level of Study Master of Engineering in Electrical Engineering

Department Electrical Engineering King Mongkut's Institute of Technology
Ladkrabang

Year 1994

Abstract

An Integrable current mode one bit A/D converter based on nonlinear circuit is proposed in this thesis. The nonlinear circuits used have a sawtooth characteristic, that can be accurately assigned the break point current by external current control. An A/D with N-bit resolution can be constructed by cascading of the proposed one bit A/D. Simulation and experimental results demonstrate the performance of the proposed one bit A/D are also presented.

กิติกรรมประกาศ

ผู้เขียนขอขอบพระคุณอย่างสูงต่อ ศาสตราจารย์ ดร. วัลลภ สุระคำพลธร อาจารย์ที่ปรึกษา ซึ่งท่านได้เป็นผู้ริเริ่มเสนอแนวความคิดในงานวิจัยเรื่องนี้ อีกทั้งท่านยังได้ให้คำปรึกษาและทุ่มเทสติปัญญา ความคิดอย่างเต็มกำลังให้กับผู้เขียนมาโดยตลอดตั้งแต่ต้นจนจบการศึกษา และขอขอบพระคุณ อาจารย์ ดร. วันชัย ธีรรุจา ที่ได้ให้คำปรึกษาชี้แนะแนวทางในการแก้ปัญหาต่าง ๆ ที่เกิดขึ้นทั้งทางด้านทฤษฎีและปฏิบัติอย่างเต็มกำลังความสามารถตลอดมา นอกจากนี้ผู้เขียนขอขอบพระคุณคณาจารย์ที่คอยเป็นกำลังใจในการศึกษาวิจัยครั้งนี้ งานวิจัยฉบับนี้จึงสามารถสำเร็จลงได้ด้วยแรงสนับสนุนจากทุกท่านที่ผู้เขียนได้กล่าวมาข้างต้น

มุกดา เทพรณินทรา

สารบัญ

บทคัดย่อ (ภาษาไทย)	I
บทคัดย่อ (ภาษาอังกฤษ)	II
กิตติกรรมประกาศ	III
บทที่ 1 อารัมภบท	1
1.1 กล่าวนำ	1
1.2 วัตถุประสงค์ในการทำวิทยานิพนธ์	1
1.3 รายละเอียดของวิทยานิพนธ์	2
1.4 บทสรุป	2
บทที่ 2 การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล	3
2.1 บทนำ	3
2.2 หลักการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล	3
2.3 วงจร A/D ความเร็วต่ำ	4
2.3.1 Single Slope A/D converter	5
2.3.2 Dual Slope A/D converter	7
2.4 วงจร A/D ความเร็วปานกลาง	10
2.4.1 Successive Approximation A/D	10
2.4.2 Algorithmic A/D	13
2.5 วงจร A/D ความเร็วสูง	15
2.5.1 Parallel A/D หรือ Flash A/D	15
2.6 บทสรุป	17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3	วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลโดยใช้วงจรไม่เป็นเชิงเส้น	18
3.1	บทนำ	18
3.2	หลักการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลขนาดหนึ่งบิต	18
3.3	วงจรไม่เป็นเชิงเส้นที่ใช้ในการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลชนิด	20
ทำงานด้วยกระแส		
3.3.1	วงจรรขยายกระแส	20
3.3.2	วงจรเปรียบเทียบกระแสหรือวงจรถ้ากักระแส	23
3.3.3	วงจรสวิทช์อิล็คทรอนิกส์	25
3.3.4	วงจรถบกระแส	28
3.4	วงจรและการทำงานของวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลขนาด	29
หนึ่งบิต		
3.5	ผลการเลียนแบบวงจรถบด้วยโปรแกรม Pspice	31
3.6	บทสรุป	31
บทที่ 4	การประยุกต์ใช้งาน	33
4.1	บทนำ	33
4.2	หลักการของวงจรแปลงสัญญาณอนาลอกเป็นดิจิทัลขนาดหลายบิต	33
4.3	เวลาที่ใช้ในการแปลงสัญญาณและจำนวนบิตสูงสุด	34
4.4	ผลการเลียนแบบวงจรถบด้วยโปรแกรม Pspice	40
4.5	ผลการทดลอง	42
4.6	บทสรุป	45
บทที่ 5	บทส่งท้ายและข้อเสนอแนะแนวทางในการทำวิจัย	46

5.2	ข้อเสนอแนะแนวทางในการทำวิจัย	46
	เอกสารอ้างอิง	47
ภาคผนวก	ก. บทความการประชุมวิชาการวิศวกรรมไฟฟ้า	48
ภาคผนวก	ข. โปรแกรมเขียนแบบการทำงานของวงจร A/D หนึ่งบิต	52
ภาคผนวก	ค. โปรแกรมเขียนแบบการทำงานของวงจร A/D ขนาด 3 บิต	54



บทที่ 1

อารัมภบท

1.1 กล่าวนำ

ปัจจุบันวิทยาการทางด้านดิจิทัลเข้ามามีบทบาทในการออกแบบอุปกรณ์ทางด้านอิเล็กทรอนิกส์ต่าง ๆ มากขึ้น ดังนั้นอุปกรณ์แปลงสัญญาณทั้งจากสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (A/D) และจากสัญญาณดิจิทัลเป็นสัญญาณอนาลอก (D/A) นั้นจึงเป็นสิ่งที่จำเป็น การทำงานของอุปกรณ์อิเล็กทรอนิกส์จะดีหรือไม่นั้นก็ขึ้นกับคุณสมบัติของอุปกรณ์แปลงสัญญาณด้วย คุณลักษณะของอุปกรณ์แปลงสัญญาณที่ดีจะต้องทำการแปลงสัญญาณโดยให้มีค่าใกล้เคียงกับสัญญาณเดิมมากที่สุด มีความผิดเพี้ยนของสัญญาณน้อยที่สุด และมีอัตราการแปลงสัญญาณที่สามารถตอบสนองความต้องการของวงจรได้ดี จากความสำคัญของอุปกรณ์แปลงสัญญาณดังกล่าวข้างต้น จึงเป็นที่มาของวิทยานิพนธ์เรื่องการออกแบบวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลฉบับนี้ โดยได้คิดพัฒนางจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลที่มีประสิทธิภาพการทำงานที่ดี และมีความเร็วในการแปลงสัญญาณที่สูง

1.2 วัตถุประสงค์ในการทำวิทยานิพนธ์

วัตถุประสงค์ในการทำวิทยานิพนธ์ เรื่อง " การออกแบบวงจร A/D ขนาดหนึ่งบิต โดยใช้วงจรไม่เป็นเชิงเส้น " มีด้วยกันอยู่ 3 ประการหลัก ๆ กล่าวคือ

1. เพื่อพัฒนางจร A/D ที่มีประสิทธิภาพในการแปลงสัญญาณที่ดี มีความสามารถในการแปลงสัญญาณได้ด้วยความเร็วสูง มีความผิดเพี้ยนของสัญญาณต่ำ และมีความคล่องตัวในการนำไปประยุกต์ใช้งาน

2. เพื่อนำเสนอหลักการทำงานของ A/D ที่ใช้วงจรไม่เป็นเชิงเส้นและทำงานภายใต้โหมดกระแส ซึ่งการทำงานของวงจรโดยใช้กระแสจะเร็วกว่าการทำงานด้วยศักดาไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. เพื่อพัฒนาวงจร A/D ที่มีขนาดเล็ก มีจำนวนอุปกรณ์ในวงจรมีน้อย และอุปกรณ์ส่วนใหญ่เป็น อุปกรณ์แอคทีฟ (Active Device)

1.3 รายละเอียดของวิทยานิพนธ์

วิทยานิพนธ์ฉบับนี้แบ่งเนื้อหาออกเป็น 4 บท โดยในบทที่หนึ่งจะเป็นการกล่าวนำและวัตถุประสงค์ในการทำวิทยานิพนธ์ สำหรับเนื้อหาในบทอื่น ๆ มีรายละเอียดดังต่อไปนี้

บทที่ 2 จะกล่าวถึงหลักการเบื้องต้นของวงจร A/D ประเภทของวงจร A/D และรายละเอียดการทำงานของ A/D ประเภทต่าง ๆ

บทที่ 3 จะกล่าวถึงหลักการของวงจร A/D ขนาดหนึ่งบิตที่ได้พัฒนาขึ้น รายละเอียดการออกแบบวงจร รวมทั้งผลการทดลองเขียนแบบการทำงานของวงจรด้วยโปรแกรม PSpice

บทที่ 4 จะกล่าวถึงการประยุกต์ใช้งานวงจร A/D ขนาดหนึ่งบิตให้เป็นวงจร A/D ขนาดหลายบิต โดยจะทำการเขียนแบบผลการทำงานของวงจรด้วยโปรแกรม PSpice นอกจากนั้นยังทำการทดลองต่อวงจรเพื่อเปรียบเทียบกับผลทางด้านทฤษฎีและผลทางด้านปฏิบัติ

1.4 บทสรุป

ในบทนี้เป็นการกล่าวถึงจุดประสงค์ในการทำวิทยานิพนธ์ และหัวข้อเนื้อหาในแต่ละบทซึ่งประกอบด้วยเนื้อหาสำคัญ ๆ 2 ประการ คือ 1. การออกแบบวงจร A/D ขนาดหนึ่งบิตที่ใช้วงจรไม่เป็นเชิงเส้นทำงานภายใต้โหมดกระแส โดยมีขนาดของวงจรที่เล็ก และ 2. การนำเอาวงจร A/D ขนาดหนึ่งบิตที่พัฒนาขึ้นมาประยุกต์ใช้งานเป็นวงจร A/D ขนาดหลายบิต โดยไม่จำเป็นต้องมีการปรับปรุวงจร A/D ขนาดหนึ่งบิตแต่ประการใด จากเนื้อหาดังกล่าวข้างต้นจะเห็นได้ว่าวงจร A/D ขนาดหนึ่งบิตที่น่าเสนอนี้เป็นวงจร A/D ที่นำหลักการแบบใหม่มาประยุกต์ใช้งาน เพื่อเพิ่มความคล่องตัวในการใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล

2.1 บทนำ

โดยปกติสัญญาณข้อมูลต่าง ๆ ตามธรรมชาติ เช่น สักดาไฟฟ้า, กระแสไฟฟ้า, ประจุไฟฟ้า, อุณหภูมิ, ความดัน และเวลา จะอยู่ในรูปของสัญญาณต่อเนื่องหรือสัญญาณอนาลอก แต่ในปัจจุบันอุปกรณ์อิเล็กทรอนิกส์มีการนำเอารูปแบบของสัญญาณดิจิทัลมาใช้ในการทำงานมากขึ้น ตัวอย่างเช่น วงจรประมวลสัญญาณดิจิทัล (DSP), วงจรเครื่องบันทึกและเล่นกลับในเครื่องเสียงแบบดิจิทัล, วงจรด้านการสื่อสารข้อมูลแบบพัลส์โค้ดมอดูเลเตอร์ (PCM), วงจรสังเคราะห์ภาพ, มัลติมิเตอร์แบบดิจิทัล เป็นต้น วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (A/D) จึงเข้ามาเป็นส่วนหนึ่งของอุปกรณ์ต่าง ๆ อย่างหลีกเลี่ยงไม่ได้ ดังนั้นวงจร A/D จะเป็นส่วนหนึ่งที่มีผลต่อการทำงานของวงจร ดังนั้นวงจร A/D จะต้องมีประสิทธิภาพในการทำงานที่ดี สามารถแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลโดยมีความผิดเพี้ยนของสัญญาณต่ำ และมีความเที่ยงตรงในการทำงานสูง


ประเภทของวงจร A/D สามารถแบ่งได้หลายลักษณะ เช่น แบ่งตามความเร็วในการแปลงสัญญาณ หรือแบ่งตามสมรรถนะการทำงานของวงจร เป็นต้น ในวิทยานิพนธ์ฉบับนี้จะกล่าวถึงประเภทของวงจร A/D ตามความเร็วในการแปลงสัญญาณ โดยสามารถแบ่งเป็นประเภทใหญ่ ๆ ได้ 3 ประเภท คือ 1. วงจร A/D ความเร็วต่ำ 2. วงจร A/D ความเร็วปานกลาง 3. วงจร A/D ความเร็วสูง ซึ่งแต่ละประเภทเหมาะกับลักษณะของงานที่แตกต่างกัน สำหรับหลักการและรายละเอียดของวงจร A/D แต่ละประเภทจะได้กล่าวถึงในหัวข้อถัดไป

2.2 หลักการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล

หลักการของวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล (A/D converter) คือการเปลี่ยนรูปแบบของสัญญาณต่อเนื่องค่าหนึ่ง ๆ เป็นสัญญาณดิจิทัลที่มีค่าสอดคล้องกัน ประเภทของวงจรแบ่งตามความเร็วในการแปลงสัญญาณจะแตกต่างกันไป ซึ่งขึ้นอยู่กับลักษณะของงานที่ต้องการจะแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลเป็นการดำเนินการที่ค่อนข้างซับซ้อนและต้องอาศัยความรู้ทางด้านอิเล็กทรอนิกส์และวิทยาการคอมพิวเตอร์ในการดำเนินการคำนวณและจัดการกับข้อมูลที่ได้รับมา นอกจากนี้ยังต้องอาศัยความรู้ทางด้านวิศวกรรมไฟฟ้าในการดำเนินการคำนวณและจัดการกับข้อมูลที่ได้รับมาอีกด้วย

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตามความเร็วในการแปลงสัญญาณได้เป็น 3 ประเภทใหญ่ ๆ คือ วงจร A/D ความเร็วต่ำ, วงจร A/D ความเร็วปานกลาง และวงจร A/D ความเร็วสูง วิธีการแปลงสัญญาณ การประยุกต์ใช้งาน และข้อดีข้อเสียของแต่ละประเภทจะแตกต่างกันไป




รูปที่ 2.1 หลักการเบื้องต้นของวงจร A/D converter

หลักการเบื้องต้นของวงจร A/D [1] แสดงได้ดังรูปที่ 2.1 สามารถอธิบายการทำงานได้ดังนี้ สัญญาณต่อเนื่องจุดเข้า V_{IA} จะป้อนเข้าสู่วงจรเปรียบเทียบสัญญาณจำนวน $N+1$ วงจรที่ต่อขนานกัน โดยแต่ละวงจรมีระดับของสัญญาณอ้างอิง V_i แตกต่างกัน โดยที่ i เป็นค่าใด ๆ ตั้งแต่ 0 ถึง N ค่าสัญญาณจุดออก X_i จากแต่ละวงจรเปรียบเทียบสัญญาณจะนำไปทำการเข้ารหัสโดยวงจรเข้ารหัส (Coder) เพื่อเปลี่ยนค่าสัญญาณจุดออกเหล่านั้นให้เป็นสัญญาณดิจิทัลที่สอดคล้องกับสัญญาณต่อเนื่องจุดเข้า ความสัมพันธ์ระหว่างสัญญาณต่อเนื่อง V_{IA} และสัญญาณดิจิทัล D_o แสดงได้ดังรูปที่ 2.2 สำหรับรายละเอียดและหลักการของวงจร A/D แต่ละประเภทจะกล่าวในหัวข้อถัดไป

2.3 วงจร A/D ความเร็วต่ำ

วงจร A/D ความเร็วต่ำ เป็นวงจร A/D ที่มีขนาดเล็ก ลักษณะการทำงานของวงจรไม่ซับซ้อน เวลาที่ใช้ในการแปลงสัญญาณขึ้นอยู่กับค่าระดับสัญญาณต่อเนื่องที่ป้อนเข้าสู่วงจร ขนาดของวงจรไม่ขึ้นกับจำนวนบิตที่ต้องการไม่ว่าสามารถแปลงสัญญาณที่ต้องการความละเอียดสูงได้ก็คือจำนวนบิตมาก การคำนวณว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร A/D ที่จัดอยู่ในประเภทนี้ได้แก่ วงจร Single slope A/D converter และวงจร Dual slope A/D converter ซึ่งมีรายละเอียดดังต่อไปนี้



รูปที่ 2.2 กราฟความสัมพันธ์ระหว่างสัญญาณต่อเนื่องและสัญญาณดิจิทัล

2.3.1 Single slope A/D converter หรือ Pulse width modulator A/D converter

วงจร A/D แบบนี้มีหลักการทำงานแปลงสัญญาณต่อเนื่องให้อยู่ในรูปของพัลส์ที่ขนาดความกว้างแปรตามเวลาซึ่งเป็นฟังก์ชันของระดับสัญญาณต่อเนื่องที่ต้องการแปลงค่า และสัญญาณดิจิทัลจะได้จากการนับสัญญาณความถี่อ้างอิงที่เกิดขึ้นในช่วงตั้งแต่เริ่มต้นจนกระทั่งสิ้นสุดสัญญาณพัลส์ [2] วงจรพื้นฐานแสดงได้ดังรูปที่ 2.3 วงจรประกอบด้วย วงจรสร้างสัญญาณ ramp G_1 , วงจรเปรียบเทียบสัญญาณ C_1 , วงจรแอนด์เกต (AND gate) A_1 , วงจรนับแบบไบนารี CT_1 และวงจรควบคุมการทำงาน การทำงานของวงจรอธิบายได้ดังนี้ เมื่อสัญญาณต่อเนื่องจุดเข้า V_{IA} ถูกป้อนเข้าสู่ขาบวก (+) ของวงจรเปรียบเทียบ

เทียบ C_1 วงจรควบคุมการทำงานจะทำการส่งสัญญาณรีเซทไปทำการรีเซทวงจรสร้างสัญญาณ G_1 เพื่อเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้วงจร G_1 สร้างสัญญาณ ramp จาก 0 โวลต์ โดยการอินทิเกรตสัญญาณกระแสอ้างอิง I ได้ศักดาจุดออกของวงจร V_{G1} ซึ่งมีค่าแปรตามเวลา ตามสมการที่ (2.1)

$$V_{G1}(t) = K \int_0^{t_s} I_{ref} dt \quad (2.1)$$


โดยที่ K เป็นค่าคงที่ และ t_s เป็นเวลาที่ค่าสัญญาณจุดออก $V_{G1}(t)$ เท่ากับ V_{IA}

จุดออกของวงจรสร้างสัญญาณ G_1 จะต่อกับขาลบ (-) ของวงจรเปรียบเทียบ C_1 ณ เวลา t ใดๆ ถ้าสัญญาณต่อเนื่องจุดเข้า $V_{IA} > V_{G1}(t)$ สัญญาณจุดออกของวงจรเปรียบเทียบ C_1 จะเป็น "1" ซึ่งทำให้วงจรแอนด์เกต (AND gate) A_1 ทำงาน ส่งสัญญาณนาฬิกาความถี่ F ซึ่งเท่ากับ $1/T_{clk}$ เข้าสู่วงจรนับ CT_1 และเมื่อ $V_{G1}(t) = V_{IA}$ ให้เวลา ณ ขณะนั้นเป็น t_s สัญญาณจุดออกจากวงจรเปรียบเทียบ C_1 จะเปลี่ยนเป็น "0" ค่าดังกล่าวจะทำให้แอนด์เกต A_1 ไม่สามารถส่งสัญญาณนาฬิกาไปยังวงจรนับ CT_1 ได้ ทำให้การนับสิ้นสุด จำนวนสัญญาณนาฬิกาที่ CT_1 นับได้ในช่วงคาบเวลา T_s วงจรควบคุมการทำงานจะทำการแปลงเป็นสัญญาณดิจิทัลที่มีค่าเทียบเท่ากับสัญญาณต่อเนื่อง V_{IA}

ข้อเสียของวงจรนี้คือคาบเวลาที่ใช้ในการแปลงสัญญาณ T_s แปรตามระดับของสัญญาณต่อเนื่องจุดเข้า V_{IA} ทั้งนี้เนื่องจากวงจร A/D นี้ใช้การนับจำนวนสัญญาณนาฬิกาในช่วงคาบเวลาที่ระดับสัญญาณเปรียบเทียบ $V_{G1}(t)$ มีการเปลี่ยนแปลงค่าจาก 0 โวลต์ไปจนกระทั่งมีค่าเท่ากับสัญญาณจุดเข้า V_{IA} ดังนั้นจึงจับการเปลี่ยนระดับสัญญาณได้ที่ละ 1 พัลส์ของสัญญาณนาฬิกาหรือที่ละ 1 ระดับสัญญาณดิจิทัล LSB เท่านั้น นอกจากนั้นเสถียรภาพและความแม่นยำของวงจรขึ้นอยู่กับความผิดพลาดของวงจรสร้างสัญญาณ ramp และวงจรสร้างสัญญาณนาฬิกา

2.3.2 Dual slope A/D converter หรือ Up-down integrator A/D converter

วงจรนี้เป็นวงจรอีกรูปแบบหนึ่งของวงจร Pulse width modulator A/D converter โดยจะมีความซับซ้อนและความเที่ยงตรงในการทำงานของวงจรเพิ่มขึ้น หลักการทำงานพื้นฐานของวงจรคือการเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 2.3 วงจรพื้นฐานของ Single slope A/D converter

สร้างพัลส์ขึ้นมาหนึ่งลูกในหนึ่งรอบการแปลงสัญญาณ ความกว้างของพัลส์ถูกคำนวณจากเวลาที่ใช้ในการ อินทิเกรตสัญญาณที่แตกต่างกัน 2 ค่า คือสัญญาณต่อเนื่องจุดเข้าและสัญญาณอ้างอิง ซึ่งอธิบายได้ดังนี้ การอินทิเกรตครั้งแรกเป็นการอินทิเกรตสัญญาณต่อเนื่องจุดเข้าภายในระยะเวลาที่กำหนดแน่นอนค่าหนึ่งให้เป็น t_1 ซึ่งจะได้อัตราสัญญาณจุดออกของวงจรอินทิเกรต ณ เวลานั้นแตกต่างกันตามขนาดสัญญาณต่อเนื่องจุดเข้า หลังจากนั้นวงจรจะสร้างพัลส์เพื่อคำนวณหาค่าสัญญาณดิจิตอลโดยการทำการอินทิเกรตสัญญาณอ้างอิงในทิศทางลบ จนกระทั่งสัญญาณจุดออกของวงจรอินทิเกรตมีค่าเท่ากับระดับสัญญาณที่ถูกกำหนดแน่นอนค่าหนึ่งให้มีค่าเท่ากับ V_{th} และระยะเวลาที่ใช้ในการอินทิเกรตครั้งที่ 2 มีค่าเท่ากับ t_2 กรณีที่สัญญาณต่อเนื่องจุดเข้าต่างกัน ค่าเวลา t_2 ของการทำงานก็จะแตกต่างกันด้วย จำนวนสัญญาณนาฬิกาที่เกิดขึ้นภายในช่วงเวลาพัลส์ t_2 วงจรควบคุมการทำงานจะแปลงค่าเป็นสัญญาณดิจิตอลที่เทียบเท่ากับสัญญาณต่อเนื่องจุดเข้า

วงจรพื้นฐานแสดงได้ดังรูปที่ 2.4 วงจรประกอบด้วยวงจรอินทิเกรต I_1 , วงจรเปรียบเทียบสัญญาณ C_1 , วงจรควบคุมการทำงาน, วงจรนับแบบไบนารี CT_1 , สวิตช์ S_1 และสวิตช์ S_2 โดยที่สวิตช์ S_1 และสวิตช์ S_2 จะทำงานตรงข้ามกันตลอด การทำงานอธิบายได้ดังนี้ เมื่อสัญญาณต่อเนื่องจุดเข้า V_{IA}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 วงจรพื้นฐานของ Dual slope A/D converter

ป้อนเข้าสู่วงจร วงจรควบคุมการทำงานจะส่งสัญญาณรีเซต ไปทำการรีเซตค่าสัปดาห์ออก V_{int} ของวงจรรวมอินทิเกรต I_1 จาก 0 โวลต์ ให้มีค่าเท่ากับ V_{th} ซึ่งเป็นระดับสัปดาห์ threshold ของ C_1 หลังจากนั้น วงจรควบคุมการทำงานจะส่งสัญญาณไปเปิดสวิตช์ S_1 เพื่อส่งผ่านสัญญาณต่อเนื่องจุดเข้า V_{IA} ไปยังวงจรรวมอินทิเกรต I_1 เพื่อทำการอินทิเกรตสัญญาณเป็นระยะเวลาเท่ากับ $N_{ref}T$ (t_1) ซึ่งเป็นระยะเวลาอ้างอิงที่กำหนด โดยที่ T เป็นคาบเวลาของสัญญาณนาฬิกามาตรฐานของวงจร และ N_{ref} เป็นจำนวนสัญญาณนาฬิกาอ้างอิง ได้สัญญาณจุดออกจากวงจรรวมอินทิเกรต I_1 เป็น V_{int} ความสัมพันธ์ระหว่าง V_{IA} กับ V_{int} แสดงได้ดังสมการที่ (2.2)

$$\begin{aligned}
 V_{int}(t) &= K \int_0^{N_{ref}T} V_{IA} dt + V_{int}(0) \\
 &= KN_{ref}TV_{IA} + V_{th}
 \end{aligned}
 \tag{2.2}$$

โดยที่ K เป็นค่าคงที่

หลังจากนั้นวงจรควบคุมจะเปิดสวิตช์ S_1 และปิดสวิตช์ S_2 เพื่อส่งผ่านค่าสัปดาห์อ้างอิง ($-V_{ref}$) เข้าสู่วงจรรวมอินทิเกรต I_1 ซึ่งวงจรรวมอินทิเกรตโดยมี slope การทำงานของวงจรรวมอินทิเกรตเป็นลบ (-) ในขณะเดียวกันนั้นวงจรรวม CT_1 จะเริ่มทำการนับจำนวนสัญญาณนาฬิกาไปจนกระทั่ง V_{int} มีค่าเท่ากับ V_{th} ซึ่งเป็นค่าระดับสัปดาห์ที่กำหนด วงจรรวม CT_1 จะหยุดทำการนับ ให้ระยะเวลาที่วงจรรวม CT_1 ทำงานเท่ากับ

$N_{out}T$ (t_2) วงจรควบคุมการทำงานจะแปลงจำนวนสัญญาณนาฬิกา N_{out} ที่นับได้เป็นสัญญาณดิจิทัลที่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เทียบกับสัญญาณต่อเนื่องจุดเข้า V_{IA} สมการความสัมพันธ์ในช่วง slope ขาลงระหว่าง $(-V_{ref})$ กับ V_{int} แสดงได้ดังสมการที่ (2.3)

$$V_{int}(t) = V_{int}(0) + K \int_0^{N_{out}T} (-V_{ref}) dt \quad (2.3)$$

เมื่อ $t = N_{out}T$ จะได้ว่า

$$V_{int}(N_{out}T) = V_{int}(0) - K N_{out}T V_{ref} \quad (2.4)$$

จาก $V_{int}(0) = KN_{ref}TV_{IA} + V_{th}$ ดังนั้น

$$V_{int}(N_{out}T) = [KN_{ref}TV_{IA} + V_{th}] - K N_{out}T V_{ref} \quad (2.5)$$

เนื่องจาก $V_{int}(N_{out}T) = V_{th}$ ดังนั้นจะได้ว่า

$$V_{ref}N_{out} = V_{IA}N_{ref} \quad (2.6)$$


หรือ

$$N_{out} = N_{ref} \left[\frac{V_{IA}}{V_{ref}} \right] \quad (2.7)$$

กราฟแสดงความสัมพันธ์ระหว่างค่าศักดาจุดออกของวงจรอินทิเกรต V_{int} และเวลา t เป็นดังรูปที่ 2.5 และจากสมการที่ (2.7) จะเห็นได้ว่าการทำงานของวงจรไม่ขึ้นกับค่าศักดา threshold ของวงจร เปรียบเทียบสัญญาณ, slope ของวงจรอินทิเกรต หรือสัญญาณนาฬิกา แต่การทำงานของวงจรจะขึ้นกับระดับของศักดาจุดเข้าเท่านั้น ทำให้การทำงานของวงจรมีความเที่ยงตรงและแม่นยำ สำหรับในกรณีที่สัญญาณต่อเนื่องจุดเข้ามีค่าเต็มสเกล (ระดับศักดาจุดเข้าสูงสุด) เวลาที่ใช้ในการแปลงสัญญาณจะมีค่ามากที่สุดคือ $2^{N+1}T$ วินาที โดยที่ N เป็นจำนวนบิตที่ต้องการ

2.4 วงจร A/D ความเร็วปานกลาง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
 ไม่ว่ากรณีใดๆก็ตาม หากมีข้อผิดพลาดประการใด ขออภัยไว้ล่วงหน้า



รูปที่ 2.5 กราฟความสัมพันธ์ระหว่างค่าศักดาจุดออกของวงจรอินทิเกรต V_{int} กับเวลา t

สัญญาณหนึ่งครั้งจะได้สัญญาณดิจิทัลหนึ่งบิต เมื่อเปรียบเทียบกับวงจร A/D ความเร็วต่ำ วงจร A/D ประเภทนี้จะมีความซับซ้อนมากขึ้น เวลาที่ใช้ในการแปลงสัญญาณไม่ขึ้นกับค่าระดับสัญญาณต่อเนื่องที่ป้อนเข้าสู่วงจรแต่ขึ้นกับจำนวนบิตที่ต้องการ วงจร A/D ที่จัดอยู่ในประเภทนี้ได้แก่ วงจร Successive approximation A/D converter และวงจร Algorithmic A/D converter ซึ่งมีรายละเอียดดังต่อไปนี้

2.4.1 Successive approximation A/D converter

วงจรนี้มีหลักการพื้นฐานคือ วงจรจะทำการแปลงสัญญาณต่อเนื่องให้เป็นสัญญาณดิจิทัลทีละหนึ่งบิต เริ่มต้นจากบิตสูงสุด (M.S.B.) ไปยังบิตต่ำสุด (L.S.B.) นั่นคือสัญญาณต่อเนื่องจุดเข้าจะทำการเปรียบเทียบกับสัญญาณเปรียบเทียบค่าหนึ่ง ๆ โดยในแต่ละรอบการเปรียบเทียบสัญญาณที่เข้าทำการเปรียบเทียบจะมีค่าแตกต่างกัน ในรอบแรกค่าสัญญาณเปรียบเทียบจะมีค่าเท่ากับครึ่งหนึ่งของสัญญาณเต็มสเกลที่วงจรสามารถยอมรับได้ ในกรณีที่สัญญาณต่อเนื่องจุดเข้ามากกว่าสัญญาณเปรียบเทียบ

สัญญาณดิจิทัลบิตสูงสุดจะมีค่าเป็น "1" แต่ถ้าสัญญาณต่อเนื่องมีค่าน้อยกว่าสัญญาณเปรียบเทียบ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า สัญญาณดิจิทัลบิตสูงสุดจะมีค่าเป็น "0" หลังจากนั้นวงจรจะทำการเปรียบเทียบเพื่อหาค่าสัญญาณ


ดิจิตอลบิตถัดไป โดยการเพิ่มหรือลดค่าสัญญาณเปรียบเทียบกับค่าเดิมอีกครั้งหนึ่ง ซึ่งขึ้นกับว่าสัญญาณจูดออกของวงจรเปรียบเทียบมีค่าเป็นอะไร ถ้าสัญญาณมีค่าเป็น "1" วงจรจะเพิ่มค่าสัญญาณเปรียบเทียบกับแต่ถ้าสัญญาณนั้นมีค่าเป็น "0" วงจรจะลดค่าสัญญาณเปรียบเทียบกับลง การทำงานของวงจรสำหรับบิตถัดไปก็จะปฏิบัติตามขั้นตอนเหมือนที่กล่าวมาข้างต้นจนกว่าจะครบตามจำนวนบิตที่ต้องการ รูปแบบการเปรียบเทียบสัญญาณต่อเนื่องกับสัญญาณเปรียบเทียบแสดงได้ดังรูปที่ 2.6

จากหลักการที่กล่าวมาข้างต้นสามารถนำมาประยุกต์เป็นวงจรดังแสดงในรูปที่ 2.7 วงจรประกอบไปด้วย วงจรเปรียบเทียบสัญญาณ C_1 , วงจรเกท G_1 , วงจรควบคุมการทำงาน, วงจร D/A และแหล่งจ่ายศักดาอ้างอิง การทำงานของวงจรอธิบายได้ดังนี้ เมื่อสัญญาณต่อเนื่องจูดเข้า V_{IA} ป้อนเข้าสู่วงจรเปรียบเทียบ C_1 วงจรควบคุมการทำงานจะกำหนดค่าเริ่มต้นของสัญญาณจูดเข้าบิตสูงสุดของวงจร D/A ให้เป็น "1" และค่าบิตอื่น ๆ ให้เป็น "0" วงจร D/A จะทำการแปลงสัญญาณดังกล่าวเป็นสัญญาณต่อเนื่องจูดออก V_{OA} ซึ่งต่อเข้าไปยังวงจรเปรียบเทียบ C_1 เพื่อเปรียบเทียบกับสัญญาณจูดเข้า V_{IA} ถ้า $V_{IA} > V_{OA}$ สัญญาณจูดออกของวงจรเปรียบเทียบ C_1 จะเป็น "1" แต่ถ้า $V_{IA} < V_{OA}$ สัญญาณขาออกของ C_1 จะเป็น "0" ค่าสัญญาณจูดออกจากวงจร C_1 นี้จะส่งไปยังวงจรควบคุมการทำงาน เพื่อที่จะนำไปใช้ในการกำหนดค่าสัญญาณเปรียบเทียบในครั้งต่อไป และสำหรับสัญญาณดิจิตอลของบิตนั้นจะส่งไปยังวงจรถัดไปผ่านทางวงจรเกท G_1 ซึ่งการทำงานของเกท G_1 จะถูกควบคุมโดยจังหวะสัญญาณนาฬิกา หลังจากนั้นวงจรจะเริ่มดำเนินการทำงานเพื่อหาบิตถัดไปตามขั้นตอนที่กล่าวมาข้างต้น โดยวงจรควบคุมการทำงานจะกำหนดบิต ที่จะถูกพิจารณาต่อไปให้มีค่าเป็น "1" สำหรับบิตที่เปรียบเทียบไปแล้วจะมีค่าไม่เปลี่ยนแปลง ป้อนเข้าสู่วงจร D/A วงจรจะสิ้นสุดการทำงานในการแปลงสัญญาณต่อเนื่องหนึ่งค่าเมื่อวงจรได้ทำการแปลงสัญญาณจนครบตามจำนวนบิตที่ต้องการ ตัวอย่างความสัมพันธ์ของสัญญาณต่อเนื่องจูดออก V_{OA} จาก D/A กับสัญญาณต่อเนื่องขาเข้า V_{IA} แสดงได้ดังกราฟรูปที่ 2.8


ข้อดีของวงจรชนิดนี้คือใช้ขั้นตอนในการแปลงสัญญาณเพียง N ขั้นตอนเท่านั้น โดยที่ N เป็นจำนวนบิตที่ต้องการ ทำให้ความเร็วในการแปลงสัญญาณดีกว่าวงจร A/D ความเร็วค่า 2 แบบที่กล่าวมา

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ข้างต้น แต่ความเที่ยงตรงและแม่นยำของวงจรขึ้นอยู่กับวงจร D/A ที่ใช้ในวงจร ซึ่งจะต้องมีความผิดพลาดไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผิดพลาดในการทำงานไม่เกิน $\pm 1/2$ LSB มิฉะนั้นจะทำให้สัญญาณของวงจร A/D มีความผิดพลาดมากขึ้น



รูปที่ 2.6 รูปแบบการเปรียบเทียบสัญญาณต่อเนื่องกับสัญญาณเปรียบเทียบ Successive approximation A/D converter




รูปที่ 2.7 วงจรพื้นฐานของ Successive approximation A/D converter

2.4.2 Algorithmic A/D converter

หลักการแปลงสัญญาณของวงจรจะเริ่มค้นจากบิตสูงสุด (M.S.B.) ไปหาบิตต่ำสุด (L.S.B.)

เอกสารนี้เป็นเอกสารที่ส่วนได้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า วงจรประกอบด้วยวงจรย่อยหรือวงจร A/D ขนาดหนึ่งบิตจำนวนเท่ากับจำนวนบิตที่ต้องการต่ออนุกรม ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กัน โดยวงจรย่อยแต่ละวงจรมีหลักการทำงานดังนี้คือ วงจรจะทำการขยายสัญญาณต่อเนื่องจุดเข้าเป็นสองเท่า แล้วนำสัญญาณที่ได้ไปบวกหรือลบกับสัญญาณอ้างอิงของวงจร ผลลัพธ์ที่ได้จะส่งผ่านเป็นสัญญาณจุดเข้าสำหรับวงจรย่อยถัดไป การบวกหรือลบสัญญาณที่กล่าวข้างต้นขึ้นอยู่กับเครื่องหมายของสัญญาณจุดเข้าของวงจรย่อยนั้น ถ้าสัญญาณจุดเข้าเป็นบวก (+) วงจรจะลบสัญญาณอ้างอิงจากสัญญาณจุดเข้า และสัญญาณดิจิทัลสำหรับบิตนั้นจะมีค่าเป็น "1" แต่ถ้าสัญญาณจุดเข้าเป็นลบ (-) วงจรจะสั่งให้ทำการบวกสัญญาณทั้งสองเข้าด้วยกัน สัญญาณดิจิทัลที่ได้จะมีค่าเป็น "0"



รูปที่ 2.8 ตัวอย่างความสัมพันธ์ระหว่างสัญญาณต่อเนื่องจุดออก V_{OA} จาก D/A กับสัญญาณต่อเนื่องจุดเข้า V_{IA}

รายละเอียดพื้นฐานของวงจรแสดงได้ดังรูปที่ 2.9 วงจรย่อยแต่ละวงจรถูกประกอบด้วย วงจรเปรียบเทียบสัญญาณ C_1 , วงจรขยายสัญญาณขนาดสองเท่า A_1 , วงจรบวก D_1 , วงจรควบคุมการทำงานและสวิตช์ S_1 เมื่อสัญญาณต่อเนื่องจุดเข้า V_{IA} ป้อนเข้าสู่วงจรย่อยวงจรแรก สัญญาณจุดเข้า V_{IA} จะเปรียบเทียบกับระดับศักดาติน (0 โวลต์) ถ้าสัญญาณจุดเข้า $V_{IA} > 0$ สัญญาณจุดออกจากวงจรเปรียบเทียบ C_1 จะมีค่าเป็น "1" วงจรจะควบคุมสวิตช์ S_1 ให้ส่งผ่านค่าสัญญาณอ้างอิง ($-V_{ref}$) ไปทำการบวกกับสัญญาณจุดเข้าที่ผ่านวงจรขยายคือ $2V_{IA}$ แต่ถ้า $V_{IA} < 0$ สัญญาณจุดออกจากวงจรเปรียบเทียบ C_1 จะมีค่าเป็น "0" วงจรจะควบคุมสวิตช์ S_1 ให้ผ่านค่าสัญญาณอ้างอิง V_{ref} ไปบวกกับสัญญาณ


$2V_{IA}$ ผลลัพธ์จากวงจรบวก D_1 จะเป็นสัญญาณจุดเข้าสำหรับวงจรย่อยบิตถัดไป ความสัมพันธ์

ระหว่างสัญญาณต่อเนื่องจุดเข้า V_{IA} กับสัญญาณดิจิทัล D_0 สามารถแสดงได้ดังสมการที่ (2.8)


$$V_{IA} = V_{ref} \sum_{i=1}^N b_i 2^{-i} \quad (2.8)$$

โดยที่ $b_i = 1$; ถ้าบิตนั้นมีค่าเป็น "1"

และ $b_i = -1$; ถ้าบิตนั้นมีค่าเป็น "0"



ตัวอย่างเช่น ต้องการแปลงสัญญาณต่อเนื่องเป็นสัญญาณดิจิทัลจำนวน 3 บิต สมมติให้ $V_{IA} = 2$ โวลต์และ $V_{ref} = 3$ โวลต์ ดังนั้นจะได้สัญญาณดิจิทัลมีค่าเท่ากับ "110" เมื่อทำการคำนวณกลับเพื่อหาระดับสัญญาณต่อเนื่องจุดเข้าจะได้



รูปที่ 2.9 หลักการทำงานและวงจรพื้นฐานของ Algorithmic A/D converter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{IA} = 3 \left(\frac{1}{2} + \frac{1}{4} - \frac{1}{8} \right) \text{ หรือเท่ากับ } 1.875 \text{ โวลต์}$$

จะเห็นได้ว่าสัญญาณที่ได้จากการแปลงกลับจะมีค่าใกล้เคียงกับสัญญาณต่อเนื่องจุดเข้า ซึ่งถ้าจำนวนบิตยิ่งมากค่าสัญญาณดิจิตอลก็จะมีใกล้เคียงกับสัญญาณต่อเนื่องจุดเข้ามากขึ้น

วงจรชนิดนี้มีข้อดีคือ สัญญาณต่อเนื่องจุดเข้าสามารถเป็นสัญญาณที่เป็นได้ทั้งสัญญาณบวกหรือสัญญาณลบ (bipolar signal) โดยบิตแรกสามารถชี้ให้เห็นถึงทิศทางของสัญญาณ นอกจากนั้นเวลาที่ใช้ในการแปลงสัญญาณใช้เพียง N รอบสัญญาณนาฬิกาเท่านั้น โดยที่ N เป็นจำนวนบิตที่ต้องการ และการเพิ่มหรือลดจำนวนบิตของวงจรทำได้ง่าย

2.5 วงจร A/D ความเร็วสูง

วงจร A/D ความเร็วสูงเป็นวงจรที่ทำการแปลงสัญญาณโดยใช้เวลาน้อยกว่า N รอบสัญญาณนาฬิกา แต่วงจรจะมีความซับซ้อนมาก และขนาดของวงจรจะแปรตามจำนวนบิตที่ต้องการ ทำให้วงจรมีขนาดใหญ่ กินพื้นที่มาก วงจรที่จะกล่าวถึงในประเภทนี้ก็คือ วงจร Parallel A/D converter


2.5.1 Parallel A/D converter หรือ Flash A/D converter

หลักการของวงจรคือการแปลงสัญญาณต่อเนื่องจุดเข้าให้เป็นสัญญาณดิจิตอลทุก ๆ บิตพร้อมกัน โดยทำการเปรียบเทียบสัญญาณต่อเนื่องจุดเข้ากับสัญญาณเปรียบเทียบที่มีค่าแตกต่างกันขึ้นละหนึ่งระดับสัญญาณพร้อม ๆ กัน ดังนั้นจำนวนสัญญาณเปรียบเทียบจึงมีจำนวนเท่ากับ $2^N - 1$ ค่า โดยที่ N เป็นจำนวนบิตที่ต้องการ สัญญาณจุดออกที่ได้จากการเปรียบเทียบจะนำมาทำการเข้ารหัสเพื่อให้ได้ค่าสัญญาณดิจิตอลที่เทียบเท่ากับสัญญาณต่อเนื่องจุดเข้า ซึ่งหลักการข้างต้นสามารถเขียนเป็นแผนผังได้ดังรูปที่ 2.10

จากหลักการสามารถนำมาพัฒนาเป็นวงจรแสดงดังรูปที่ 2.11 วงจรประกอบไปด้วยสัญญาณเปรียบเทียบจำนวน $2^N - 1$ ค่า, วงจรเปรียบเทียบสัญญาณจำนวน $2^N - 1$ วงจร และวงจรถอดรหัส

สัญญาณ สัญญาณต่อเนื่องจุดเข้า V_{IA} จะทำการเปรียบเทียบกับ V_{refi} ถ้า $V_{IA} > V_{refi}$ สัญญาณจุดออกจะขึ้นเป็น 1 ถ้า $V_{IA} < V_{refi}$ สัญญาณจุดออกจะขึ้นเป็น 0 ไม่วารกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ออกจากวงจรเปรียบเทียบที่ i จะมีค่าเป็น "1" แต่ถ้า $V_{IA} < V_{refi}$ สัญญาณจุดออกจากวงจรเปรียบเทียบที่ i นั้นจะมีค่าเป็น "0" โดยที่ i เป็นวงจรใด ๆ มีค่าตั้งแต่ 1 ถึง 2^N-1 และจากค่าสัญญาณจุดออกทั้งหมด 2^N-1 ค่า จะนำมาเข้ารหัสเพื่อหาค่าสัญญาณดิจิทัล



รูปที่ 2.10 หลักการทำงานของ Parallel A/D converter

ซึ่งจะเห็นได้ว่าการทำงานประกอบด้วยขั้นตอนเพียง 2 ขั้นตอนเท่านั้น คือ ขั้นตอนเปรียบเทียบและขั้นตอนเข้ารหัส ทำให้การแปลงสัญญาณ N บิตสามารถทำได้ในหนึ่งสัญญาณนาฬิกาเท่านั้น แต่วงจร A/D ชนิดนี้ถ้าต้องการเพิ่มความละเอียดในการแปลงสัญญาณ (resolution) จำนวนอุปกรณ์ในวงจรจะเพิ่มขึ้นเป็น 2 เท่า ทำให้วงจรมีขนาดใหญ่ วงจร A/D ชนิดนี้เหมาะที่จะใช้กับการแปลงสัญญาณที่ไม่ต้องการความละเอียดมากนัก ซึ่งโดยปกติจะอยู่ระหว่าง 3-6 บิต นอกจากนั้นความผิดพลาดของวงจรยังขึ้นกับวงจรเปรียบเทียบและค่าสัญญาณเปรียบเทียบอีกด้วย


2.6 บทสรุป

เนื้อหาในบทนี้จะเป็นการกล่าวแนะนำเพื่อให้เข้าใจถึงหลักการพื้นฐาน การนำวงจรไปประยุกต์

ใช้งานให้เหมาะสม รวมทั้งข้อดีและข้อเสียของวงจร A/D ประเภทต่าง ๆ ซึ่งแบ่งประเภทตามความเร็ว เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

ในการแปลงสัญญาณ หลักการของวงจร A/D แต่ละประเภทที่กล่าวถึงนั้นสามารถพัฒนาวงจร โดยอาศัยหลักการหรือเทคโนโลยีใหม่ ๆ หรือนำหลักการเหล่านี้มาประยุกต์รวมกันเพื่อให้เกิดวงจรใหม่ที่มีประสิทธิภาพดีขึ้น



รูปที่ 2.11 วงจรพื้นฐานของ Parallel A/D converter

บทที่ 3

วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลโดยใช้วงจรไม่เป็นเชิงเส้น

3.1 บทนำ


โดยทั่วไปวงจร A/D ชนิดความเร็วสูงที่เป็นที่รู้จักกันดีก็คือ วงจร Flash A/D ซึ่ง A/D ชนิดนี้จะใช้วงจรเปรียบเทียบถึง 2^N-1 วงจร คู่ร่วมกับวงจรถอดรหัส เมื่อ N คือจำนวนบิตที่ต้องการ เป็นผลให้ A/D ชนิดนี้มีราคาแพง เนื่องจากมีขนาดวงจรที่ใหญ่ โดยเฉพาะถ้าต้องการความละเอียดสูงหรือจำนวนบิตที่มากขึ้น ส่วน A/D อีกกลุ่มหนึ่งที่ใช้หลักการแปลงสัญญาณต่อเนื่องเป็นสัญญาณดิจิทัลแบบ single slope, แบบ dual slope และแบบ successive approximation จะเป็น A/D ที่มีความเร็วในการแปลงสัญญาณที่ช้า ซึ่งไม่สามารถที่จะใช้ได้กับสัญญาณต่อเนื่องที่มีความถี่สูงได้ แต่ A/D ชนิดนี้มีราคาถูกกว่า A/D แบบขนานมาก จากข้อดีและข้อเสียของวงจร A/D แบบต่าง ๆ ข้างต้นจึงทำให้เกิดพัฒนาวงจร A/D ที่มีขนาดเล็กแต่มีความเร็วในการแปลงสัญญาณที่สูง นอกจากนั้นยังสามารถกำหนดจำนวนบิตได้ตามต้องการ โดยหลักการทำงานของวงจรที่พัฒนาขึ้นจะเป็นวงจร A/D ที่มีขนาดหนึ่งบิต หลักการทำงานของวงจรจะอาศัยวงจรที่มีการทำงานแบบไม่เป็นเชิงเส้นที่มีคุณสมบัติของวงจรเป็นรูปฟันเลื่อย และทำงานด้วยกระแส ความเร็วในการทำงานของวงจรจะสูง และในการเพิ่มจำนวนบิตของการแปลงสัญญาณจะอาศัยการต่ออนุกรมของวงจร A/D ขนาดหนึ่งบิตที่ได้พัฒนาขึ้นหลาย ๆ วงจรตามจำนวนบิตที่ต้องการ

3.2 หลักการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลขนาดหนึ่งบิต

หลักการวงจร A/D ที่นำเสนอthisจะเป็น A/D ขนาดหนึ่งบิตที่มีฟังก์ชันการทำงานไม่เป็นเชิงเส้น การทำงานจะอยู่ในรูปของกระแส หลักการของ A/D ขนาดหนึ่งบิตแสดงในรูปที่ 3.1 โดยมี A_1 เป็นวงจรขยายกระแสที่มีค่าเท่ากับ 2, C_1 เป็นวงจรเปรียบเทียบกระแส, D_1 เป็นวงจรลบกระแส และ S_1 เป็นสวิตช์อิเล็กทรอนิกส์ที่ถูกควบคุมด้วยสัญญาณจาก C_1 , กระแส I_{ref} เป็นกระแสอ้างอิง และกระแส I_{in} เป็นกระแสจุดเข้า การทำงานสามารถอธิบายได้ดังนี้ กระแส I_{in} จะถูกขยายเป็น 2 เท่าด้วยวงจร A_1

เป็นกระแสจุดเข้า การทำงานสามารถอธิบายได้ดังนี้ กระแส I_{in} จะถูกขยายเป็น 2 เท่าด้วยวงจร A_1

และ




รูปที่ 3.1 หลักการของวงจร A/D ขนาดหนึ่งบิต

นำไปเปรียบเทียบกับกระแส I_{ref} ด้วยวงจรเปรียบเทียบ C_1 ถ้า $2I_{in} > I_{ref}$ สัญญาณจุดออก digital output ของวงจรเปรียบเทียบ C_1 จะมีค่าเป็น "1" และสวิตช์ S_1 จะค่อไปยังจุด 1 ซึ่งจะได้สัญญาณที่จุดออก I_{out} มีค่าเท่ากับ $2I_{in} - I_{ref}$ ในทำนองเดียวกัน ถ้า $2I_{in} < I_{ref}$ สัญญาณจุดออก digital output ของ C_1 จะมีค่าเท่ากับ "0" เป็นผลให้สวิตช์ S_1 ค่อไปยังจุด 2 ซึ่งจะได้สัญญาณจุดออก I_{out} มีค่าเท่ากับ $2I_{in}$ จากการทำงานในรูปที่ 3.1 สามารถที่จะเขียนเป็นสมการได้ดังสมการที่ (3.1)

$$I_{out} = \begin{cases} 2I_{in} - I_{ref} & : 2I_{in} \geq I_{ref} \\ 2I_{in} & : 2I_{in} < I_{ref} \end{cases} \quad (3.1)$$

จากสมการที่ (3.1) สามารถเขียนเป็นกราฟได้ดังในรูปที่ 3.2




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
รูปที่ 3.2 กราฟคุณสมบัติการทำงานของวงจร
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 วงจรไม่เป็นเชิงเส้นที่ใช้ในการแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลทำงานด้วยกระแส

จากหลักการของวงจรที่กล่าวมาข้างต้นจะเห็นได้ว่าวงจรจะประกอบไปด้วยวงจรย่อย 4 วงจรด้วยกัน คือ วงจรขยายกระแส, วงจรเปรียบเทียบกระแส, วงจรสวิตช์อิลีคทรอนิกส์ และวงจรลบกระแส ซึ่งทั้ง 4 วงจรจะประกอบเข้าด้วยกันเป็นวงจรไม่เป็นเชิงเส้นที่มีคุณสมบัติของวงจรเป็นรูปฟันเลื่อย ซึ่งรายละเอียดของแต่ละวงจรมีดังนี้


3.3.1 วงจรขยายกระแส

วงจรขยายกระแสที่ใช้ในวงจร A/D ที่พัฒนาขึ้นนี้เป็นวงจรขยายกระแสที่มีจุดออก 2 จุด และอัตราขยายมีค่าเท่ากับ 2 รายละเอียดของวงจรแสดงได้ดังรูปที่ 3.3 วงจรประกอบไปด้วย ทรานซิสเตอร์ Q_1 ซึ่งทำหน้าที่กำหนดศักดาที่จุด A ให้มีค่าคงที่ประมาณศักดาอินพุต เพื่อให้กระแส I_{in} สามารถป้อนเข้ามายังจุด A ได้อย่างถูกต้อง ทรานซิสเตอร์ Q_2 ถึง Q_{10} และแหล่งจ่ายกระแสคงที่ I_1 ถึง I_3 ทำหน้าที่เป็นวงจรขยายกระแส โดยที่ I_1 มีค่าเท่ากับ I ส่วน I_2 และ I_3 มีค่าเท่ากับ $2I$ ทำให้กระแสจุดออก I_{out1} และ I_{out2} จะมีค่าเท่ากับ $2I_{in}$



รูปที่ 3.3 วงจรขยายกระแสขนาด 2 เท้า

จากวงจรจะเห็นได้ว่าประกอบด้วยวงจรหลักคือวงจรสะท้อนกระแส ทั้งวงจรสะท้อนกระแสแบบลบและวงจรสะท้อนกระแสแบบบวกชนิดหลายจุดออก โดยวงจรสะท้อนกระแสทั้งสองแบบจะใช้หลักการเดียวกัน ดังนั้นจะทำการวิเคราะห์ทั้งวงจรสะท้อนกระแสแบบลบชนิดหลายจุดออกดังรูปที่ 3.4 กำหนดให้ทรานซิสเตอร์ทุกตัวมีความสมพียงกันทุกประการ ความสัมพันธ์ระหว่างกระแสจุดเข้า I_{ref} และกระแสจุดออก I_{oi} เมื่อ i คือลำดับที่ของจุดออกสามารถแสดงได้ดังนี้



รูปที่ 3.4 วงจรสะท้อนกระแสชนิดหลายจุดออก

กำหนดให้ n เป็นจำนวนจุดออกของวงจรสะท้อนกระแส

จากจุด X

$$I_X = I_{ref} - \frac{I_Y}{\beta + 1} \quad (3.2)$$

จากจุด Y

$$I_Y = \frac{I_X}{\beta} + \frac{1}{\beta} \sum_{i=1}^n I_{oi} \quad (3.3)$$

และจากวงจร

$$I_X = I_{oi} \quad (3.4)$$

ดังนั้นจะได้ว่า

$$I_Y = \left[\frac{n+1}{\beta} \right] I_{oi} \quad (3.5)$$

แทนค่าสมการที่ (3.5) ลงในสมการที่ (3.2) จะได้

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับสถาบันวิจัยและพัฒนาเทคโนโลยีสารสนเทศและการสื่อสาร ไม่อนุญาตให้นำไปใช้โดยไม่ขออนุญาตจากเจ้าของลิขสิทธิ์ (3.6) ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้คัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรขยายกระแส กำหนดให้อัตราขยายกระแสของทรานซิสเตอร์ npn มีค่าเท่ากับ β_1 และของทรานซิสเตอร์ pnp มีค่าเท่ากับ β_2 พิจารณาความสัมพันธ์ระหว่างกระแสจุดเข้า I_{in} กับกระแสจุดออกของวงจรสะท้อนกระแสแบบลบ I_{C4} ที่จุด B จะได้ว่า

$$I_{ref} = \left[\frac{\beta_2}{\beta_2 + 1} \right] (I_{in} + I) \tag{3.7}$$

และ

$$I_{C4} = \left[1 - \frac{2}{\beta_1^2 + \beta_1 + 2} \right] I_{ref} \tag{3.8}$$

แทนค่าสมการที่ (3.7) ลงในสมการที่ (3.8) จะได้ว่า

$$I_{C4} = \left[1 - \frac{2}{\beta_1^2 + \beta_1 + 2} \right] \left[\frac{\beta_2}{\beta_2 + 1} \right] (I_{in} + I) \tag{3.9}$$

พิจารณากระแสจุดออก I_{oi} ของวงจรสะท้อนกระแสแบบบวกชนิดหลายจุดออก โดยที่ i คือลำดับที่ของจุดออกและมีค่าตั้งแต่ 1 ถึง 4 จะได้

$$I_{oi} = \left[1 - \frac{5}{\beta_2^2 + \beta_2 + 5} \right] I_{C4} \tag{3.10}$$

หรือ

$$I_{oi} = \left[1 - \frac{5}{\beta_2^2 + \beta_2 + 5} \right] \left[1 - \frac{2}{\beta_1^2 + \beta_1 + 2} \right] \left[\frac{\beta_2}{\beta_2 + 1} \right] (I_{in} + I) \tag{3.11}$$

ให้ I_{outi} เป็นกระแสจุดออกที่จุด C และ D โดยที่ i มีค่าตั้งแต่ 1 และ 2 จะได้

$$I_{outi} = 2 \left[1 - \frac{5}{\beta_2^2 + \beta_2 + 5} \right] \left[1 - \frac{2}{\beta_1^2 + \beta_1 + 2} \right] \left[\frac{\beta_2}{\beta_2 + 1} \right] (I_{in} + I) - 2I \tag{3.12}$$

หรือ

$$I_{outi} = 2I_{in} - 2x(I_{in} + I) \tag{3.13}$$

โดยที่

$$x = \frac{\beta_1^2 \beta_2 + 5\beta_1^2 + 2\beta_2^2 + \beta_1 \beta_2 + 5\beta_1 + 2\beta_2 + 10}{\beta_1^2 \beta_2^2 + \beta_1^2 \beta_2 + \beta_1 \beta_2^2 + 5\beta_1^2 + 2\beta_2^2 + \beta_1 \beta_2 + 5\beta_1 + 2\beta_2 + 10}$$

เมื่อเปรียบเทียบกระแสจุดออกจริงกับกระแสจุดออกที่ต้องการคือ $2I_{in}$ ความผิดพลาดที่เกิดขึ้นจะเท่ากับเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกข้อห้ามมิให้คัดลอกลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$= 2x(I_{in} + I) \tag{3.14}$$

ถ้าต้องการให้วงจรมีการทำงานที่ถูกต้อง ต้องมีการปรับแต่งค่ากระแสของแหล่งจ่ายกระแสที่ I_2 และ I_3 ให้มีค่าลดลงเพื่อชดเชยความผิดพลาดที่เกิดขึ้น นอกจากนั้นค่าความผิดพลาดยังขึ้นอยู่กับอัตราขยายกระแส (β) ของทรานซิสเตอร์ ถ้าอัตราขยายกระแสมีค่ามากขึ้น ความผิดพลาดจะมีค่าลดลง

3.3.2 วงจรเปรียบเทียบกระแสหรือวงจรจำกัดกระแส

วงจรเปรียบเทียบกระแสได้นำเอาหลักการของวงจรจำกัดกระแสมาประยุกต์ใช้งาน [3] วงจรจำกัดกระแสเป็นวงจรที่มีลักษณะการทำงานดังรูปที่ 3.5 คือวงจรจะให้กระแสจุดออกก็ต่อเมื่อกระแสจุดเข้ามีค่ามากกว่ากระแสอ้างอิง และกระแสจุดออกที่ได้จะมีค่าเท่ากับผลต่างระหว่างกระแสจุดเข้ากับกระแสอ้างอิง วงจรพื้นฐานแสดงได้ดังรูปที่ 3.6 วงจรประกอบด้วย ทรานซิสเตอร์ Q_1 ถึง Q_5 ไดโอด D_1 และ D_2 และแหล่งจ่ายกระแสที่ I_1 , I_2 และ I_3 ให้ I_1 และ I_3 มีค่าเท่ากับ I และ I_2 มีค่าเท่ากับ $I + I_B$ โดยที่ I_B เป็นกระแส break-point ทรานซิสเตอร์ Q_2 ถึง Q_4 ทำหน้าที่เป็นวงจรสะท้อนกระแสทำให้กระแส I_{B1} มีค่าเท่ากับ I_{B2} ทรานซิสเตอร์ Q_1 และ Q_5 ทำหน้าที่เป็นวงจรตามกระแสและกำหนดศักดาไบอัสที่จุด X และ Z ให้มีค่าคงที่ประมาณศักดาดิน ไดโอด D_1 เป็นตัวส่งผ่านกระแสย้อนกลับจากจุด Y ไปยังจุด X ส่วนไดโอด D_2 เป็นตัวส่งผ่านกระแสจากจุด Z ไปยังจุด Y พิจารณาการทำงานของวงจร ให้ I_{in} เป็นกระแสจุดเข้า

จากจุด X

$$I + I_B = I_{in} + I_{D1} + I_{B1} \tag{3.15}$$

จากจุด Y

$$I = I_{B2} + I_O - I_{D1} \tag{3.16}$$

เนื่องจากวงจรสะท้อนกระแสส่งผลให้ $I_{B1} = I_{B2}$ ดังนั้นจะได้ว่า

$$I_{D1} = \frac{(I_B - I_{in})}{2} \tag{3.17}$$

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$I_O = I_{in} - I_B + 2I_{D1} \tag{3.18}$$

ในกรณีที่ $I_{in} \leq I_B$ ไดโอด D_1 จะอยู่ในสถานะนำกระแส ส่วนไดโอด D_2 จะอยู่ในสถานะหยุดนำกระแส จากสมการที่ (3.17) และ (3.18) จะได้ว่า

$$I_O = 0 \tag{3.19}$$

แต่ถ้าในกรณีที่ $I_{in} > I_B$ ไดโอด D_1 จะหยุดนำกระแส ส่วนไดโอด D_2 จะอยู่ในสถานะนำกระแส จากสมการที่ (3.18) จะได้ว่า

$$I_O = I_{in} - I_B \tag{3.20}$$



รูปที่ 3.5 กราฟคุณสมบัติของวงจรจำกัดกระแส


จากการทำงานของวงจรจำกัดกระแสที่กล่าวมาข้างต้น เมื่อนำมาประยุกต์ใช้งานเป็นวงจรเปรียบเทียบกระแสสำหรับวงจร A/D ขนาดหนึ่งบิตนี้ สัญญาณจุดออกที่จะนำไปใช้งานจะไม่อยู่ในของกระแส I_O แต่จะอยู่ในรูปของศักดาไฟฟ้า เมื่อพิจารณาการทำงานของไดโอด D_1 และ D_2 เทียบกับค่ากระแสจุดเข้า จะเห็นได้ว่าศักดาที่จุด Y จะมีค่าที่แตกต่างกันในแต่ละช่วงของค่ากระแสจุดเข้า ดังนั้นศักดาจุดออกที่ต้องการจะเป็นค่าศักดาเปรียบเทียบ (ΔV) ระหว่างศักดาที่จุด Y และศักดาที่จุด X โดยค่าศักดาที่จุด X จะคงที่ประมาณ -0.7 โวลต์ ในทุกช่วงของกระแสจุดเข้า เขียนเป็นสมการความสัมพันธ์จะได้

$$\Delta V = V_Y - V_X$$

หรือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\Delta V = \begin{cases} 0.7 \text{ V} & : I_{in} \leq I_B \\ -0.7 \text{ V} & : I_{in} > I_B \end{cases} \quad (3.21)$$




รูปที่ 3.6 วงจรจำกัดกระแส

3.3.3 วงจรสวิชชีอิเล็กทรอนิกส์

วงจรสวิชชีอิเล็กทรอนิกส์เป็นวงจรที่ทำหน้าที่ส่งผ่านกระแสจุดออกตามระดับศักดาที่ป้อนเข้าสู่ ส่วนดิฟเฟอเรนเชียล วงจรแสดงได้ดังรูปที่ 3.7 วงจรประกอบด้วยทรานซิสเตอร์ Q_1 ถึง Q_4 แหล่ง จ่ายกระแสคงที่ I_1 ให้มีค่าเท่ากับ I และความต้านทาน R_0 ทรานซิสเตอร์ Q_1 และ Q_2 จะทำงานสลับ กับทรานซิสเตอร์ Q_3 และ Q_4 ซึ่งแต่ละทรานซิสเตอร์จะต่อกันในลักษณะของคู่คาร์ลิงตัน ผลต่าง ของศักดาจุดเข้าจะทำให้ทรานซิสเตอร์ทำงานสวิทช์ซึ่งอยู่ในโหมดอิมิตัว เมื่อศักดาจุดเข้า $\Delta V_{in} \geq 0$ คู่ คาร์ลิงตัน Q_1 และ Q_2 จะอยู่เข้าสู่สถานะอิมิตัว ศักดาตกคร่อมระหว่างคอลเลคเตอร์และอิมิตเตอร์จะมี ค่าเท่ากับ 0 โวลต์ กระแสค่าเท่ากับ I_{ref} จะไหลผ่านความต้านทาน R_0 ในขณะที่เดียวกันคู่คาร์ลิงตัน Q_3 และ Q_4 จะเข้าสู่สถานะหยุดนำกระแส ศักดาตกคร่อมระหว่างคอลเลคเตอร์และอิมิตเตอร์จะมีค่าเป็น อนันต์ ดังนั้นกระแสจุดออก I_o จะมีค่าเท่ากับ 0 แอมแปร์ ในทางตรงกันข้ามเมื่อศักดาจุดเข้า $\Delta V_{in} < 0$ คู่คาร์ลิงตัน Q_1 และ Q_2 จะเข้าสู่สถานะหยุดนำกระแส ศักดาตกคร่อมระหว่างคอลเลคเตอร์และอิมิต-เตอร์จะมีค่าเป็นอนันต์ จะไม่มีกระแสไหลผ่านความต้านทาน R_0 ในขณะที่เดียวกันทรานซิสเตอร์ Q_3 และ Q_4 จะเข้าสู่สถานะอิมิตัว ศักดาตกคร่อมระหว่างคอลเลคเตอร์และอิมิตเตอร์จะมีค่าเป็น 0 โวลต์

Q_4 จะเข้าสู่สถานะอิ่มตัว คัทคาตกร่อมระหว่างคอลเลกเตอร์และอิมิตเตอร์จะมีค่าเป็น 0 โวลต์ กระแส I_o ค่าเท่ากับ I_{ref} จะถูกดึงเข้าสู่วงจร จากหลักการทำงานข้างต้นสามารถเขียนเป็นสมการความสัมพันธ์ระหว่างคัทคาตจเข้า V_{in} กับกระแสจูดออก I_o ได้ดังนี้

$$I_o = \begin{cases} 0 & : \Delta V_{in} \geq 0 \\ I & : \Delta V_{in} < 0 \end{cases} \quad (3.22)$$



รูปที่ 3.7 วงจรสวิทช์อิล็คทรอนิกส์

การไบอัสเพื่อให้ทรานซิสเตอร์เข้าสู่สถานะอิ่มตัว กระแสไบอัสจะต้องมีค่ามากพอถึงค่า β หนึ่ง พิจารณาความสัมพันธ์ระหว่างกระแสไบอัส I_B กับอัตราขยายกระแส β จากรูปที่ 3.8 จะเห็นได้ว่า ถ้าทรานซิสเตอร์มีค่า β มากขึ้นจะทำให้ใช้กระแสไบอัสน้อยลง ดังนั้นวงจรสวิทช์นี้จึงนำเอาทรานซิสเตอร์ที่ต่ออยู่ในลักษณะของคาร์ลิงตันมาใช้งาน จากทรานซิสเตอร์คาร์ลิงตันรูปที่ 3.9 จะได้

$$I_{E1} = (\beta_1 + 1) I_{B1} \quad (3.23)$$

$$I_{C1} = \beta_1 I_{B1} \quad (3.24)$$

$$I_{C2} \cong \beta_2 I_{B2} \quad (3.25)$$

$$I_{B2} = I_{E1} \quad (3.26)$$


จะได้ว่า เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_{C2} = \beta_2 (\beta_1 + 1) I_{B1} \quad (3.27)$$

ดังนั้นกระแสขุดออก I_C มีค่าเท่ากับ


$$I_C = I_{C1} + I_{C2}$$

$$I_C = (\beta_1 + \beta_1\beta_2 + \beta_2) I_B \quad (3.28)$$



รูปที่ 3.8 กราฟความสัมพันธ์โดยทั่วไประหว่างกระแสไบอัส I_B กับอัตราขยายกระแส β

จะเห็นว่าอัตราขยายกระแสของทรานซิสเตอร์แบบคาร์ลิงตันมีค่าเท่ากับ $(\beta_1 + \beta_1\beta_2 + \beta_2)$ เมื่ออัตราขยายกระแสมากขึ้นทำให้วงจรใช้กระแสไบอัสน้อยลง




รูปที่ 3.9 ทรานซิสเตอร์คาร์ลิงตัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.4 วงจรลบกระแส

วงจรลบกระแส [5] มีรายละเอียดวงจรแสดงได้ดังรูปที่ 3.10 วงจรหลัก ๆ ประกอบด้วยวงจรสะท้อนกระแส Wilson แบบบวกประกอบด้วยทรานซิสเตอร์ Q_1 ถึง Q_3 วงจรสะท้อนกระแส Wilson แบบลบ ประกอบด้วยทรานซิสเตอร์ Q_4 ถึง Q_6 และความต้านทาน R_1 เป็นตัวกำหนดค่ากระแสไบอัส ในวงจร กำหนดให้ทรานซิสเตอร์ทุกตัวมีความสมพียงกัน จะได้

$$I_B = \frac{(V_{CC} - V_{EE} + 2V_{BE_{pnp}} - 2V_{BE_{npn}})}{R_1} \quad (3.29)$$



รูปที่ 3.10 วงจรลบกระแส

ในสภาวะสมดุล กระแสไบอัสที่ไหลผ่านความต้านทาน R_1 และกระแสที่ไหลระหว่างจุดออกของวงจรสะท้อนกระแสแบบบวกและลบจะมีค่าเท่ากันคือ $I_{C3} = I_{C6} = I_B$ แต่เมื่อมีกระแสจุดเข้า I_{in1} ที่เป็น quiescent current ป้อนเข้าสู่วงจรที่ขาคอลเล็กเตอร์ของทรานซิสเตอร์ Q_5 เนื่องจากวงจรสะท้อนกระแสแบบ Wilson เป็นวงจรที่มีส่วนป้อนกลับ (Feedback) ดังนั้นกระแสส่วนเกินดังกล่าวจะส่งผลให้กระแส I_{C6} มีค่าเปลี่ยนแปลงไปเท่ากับ $I_B - I_{in1}$ ในขณะที่กระแสที่ไหลในขาคอลเล็กเตอร์ของ Q_3 จะมีค่าเท่าเดิมคือ I_B ดังนั้นกระแสจุดออก I_o จะมีค่าเท่ากับ I_{in1} และในกรณีเดียวกันถ้าทำการดึงกระแส I_{in2} ที่เป็น quiescent current ออกจากขาคอลเล็กเตอร์ของ Q_2 ด้วยเหตุผลเดียวกับที่กล่าวข้างต้นไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต้น กระแสส่วนที่ลดลงไปจะส่งผลให้กระแส I_{C3} มีค่าเปลี่ยนแปลงไปเท่ากับ $I_B - I_{in2}$ ในขณะที่กระแสที่ไหลในขาคอลเลกเตอร์ของ Q_6 จะยังคงมีค่าเท่าเดิมคือ I_B ดังนั้นกระแสจุดออก I_O จะมีค่าเท่ากับ $I_{in1} - I_{in2}$ จากหลักการทำงานข้างต้นเขียนสมการความสัมพันธ์ระหว่างกระแสจุดเข้า I_{in1} และ I_{in2} กับกระแสจุดออก I_O ได้ดังสมการที่ (3.28)


จากจุด A จะได้

$$\begin{aligned} I_O &= I_{C3} - I_{C6} \\ &= I_{in1} - I_{in2} \end{aligned} \tag{3.30}$$

3.4 วงจรและการทำงานของวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัลขนาดหนึ่งบิต

จากหลักการของ A/D ขนาดหนึ่งบิตในหัวข้อ 3.2 สามารถที่จะนำมาพัฒนาเป็นวงจรดังในรูปที่ 3.11 วงจรจะประกอบด้วยวงจรย่อย 4 วงจร ดังรายละเอียดในหัวข้อ 3.3 วงจรในส่วนแรกจะเป็นวงจรถ่ายกระแสขนาด 2 เท่าที่มีจุดออก 2 จุด วงจรประกอบด้วยทรานซิสเตอร์ Q_1 ถึง Q_{10} และแหล่งจ่ายกระแสคงที่ I_1, I_2 และ I_3 เมื่อ I_1 มีค่าเท่ากับ I_F ส่วน I_2 และ I_3 มีค่าเท่ากับ $2I_F$ กระแสจุดเข้า I_{in} จะป้อนเข้าสู่วงจรที่จุด A ได้กระแสจุดออกที่จุด B และ C เป็น I_{CL} และ I_{SUB} ซึ่งมีค่าเท่ากับ $2I_{in}$ วงจรส่วนที่ 2 เป็นวงจรจำกัดกระแสหรือวงจรเปรียบเทียบกระแส วงจรประกอบด้วยทรานซิสเตอร์ Q_{11} ถึง Q_{15} ไดโอด D_1 และ D_2 และแหล่งจ่ายกระแสคงที่ I_4, I_5 และ I_6 เมื่อ I_4 และ I_6 มีค่าเท่ากับ I และ I_5 มีค่าเท่ากับ $I + I_{ref}$ เมื่อกระแสจุดเข้า $I_{CL} > I_{ref}$ ไดโอด D_1 จะหยุดนำกระแส ส่วนไดโอด D_2 จะนำกระแส จากลักษณะการทำงานของไดโอดทั้งสองทำให้ศักดาที่จุด Y มีการเปลี่ยนแปลง ศักดา V_Y และ V_B จะนำมาใช้ในการควบคุมวงจรสวิตช์อิเล็กทรอนิกส์ ซึ่งวงจรประกอบด้วยทรานซิสเตอร์ Q_{16} ถึง Q_{19} และแหล่งจ่ายกระแส I_7 ซึ่งมีค่าเท่ากับ I_{ref} โดยสัญญาณจุดเข้า V_{in1} จะต่ออยู่กับจุด Y และสัญญาณจุดเข้า V_{in2} จะต่ออยู่กับจุด B ซึ่งมีระดับศักดาเท่ากับ -0.7 โวลต์ และในส่วนสุดท้ายจะเป็นวงจรถ่ายกระแสซึ่งประกอบด้วยทรานซิสเตอร์ Q_{20} ถึง Q_{25} และความต้านทาน R_1

สัญญาณจุดออกของวงจร สวิตช์อิเล็กทรอนิกส์ I_S จะเป็นกระแสจุดเข้าที่วงจรสะท้อนกระแสแบบบวก และกระแส I_{SUB} จะเป็นกระแสจุดเข้าที่วงจรสะท้อนกระแสแบบลบของวงจรลบกระแส



รูปที่ 3.11 วงจร A/D ขนาดหนึ่งบิต

การทำงานของวงจรโดยรวมอธิบายได้ดังนี้ กระแส I_{in} จะถูกขยายเป็น 2 เท่าด้วยวงจรขยายกระแส (I_{CL}) และส่งผ่านมายังวงจรจำกัดกระแส กรณีที่กระแส $I_{CL} \geq I_{ref}$ จะส่งผลให้ไดโอด D_1 หยุดนำกระแส ศักดาที่จุด Y มีการเปลี่ยนระดับจาก 0 โวลต์ เป็น -1.4 โวลต์ ทำให้ศักดาจุดเข้า ΔV_{in} ของวง-จรสวิตช์อิเล็กทรอนิกส์มีค่าเท่ากับ -0.7 โวลต์ ทรานซิสเตอร์ Q_{16} และ Q_{17} จะหยุดนำกระแส และศักดาที่จุด D_0 ซึ่งเป็นสัญญาณดิจิทัลจุดออกของวงจรจะมีค่าเป็น "1" ส่วน Q_{18} และ Q_{19} จะนำกระแสเต็มที่ ได้กระแส I_S มีค่าเท่ากับ I_{ref} กระแส I_S นี้จะเป็นกระแสที่ดึงออกจากขาคอลเล็กเตอร์ของ Q_{21} ส่งผลให้กระแส I_{C22} มีค่าเท่ากับ $I_B - I_S$ เมื่อ I_B คือกระแสไบอัส ในขณะที่เดียวกันกระแส I_{SUB} จากอีกจุดออกของวงจรขยายกระแสจะถูกส่งมายังขาคอลเล็กเตอร์ของ Q_{24} เป็นผลให้กระแส I_{C25} มีค่าเท่ากับ $I_B - 2I_{in}$ ดังนั้นกระแสจุดออก I_O จะมีค่าเท่ากับ $I_{C22} - I_{C25} = 2I_{in} - I_S - I_{ref}$ ซึ่งกระแส I_O จะเป็นกระแสจุดออกของวงจร สำหรับกรณีที่กระแส $I_{CL} < I_{ref}$ ไดโอด D_1 จะนำกระแส ศักดาที่จุด Y จะมีค่าเท่ากับ 0 โวลต์ เป็นผลให้ Q_{16} และ Q_{17} นำกระแสเต็มที่ ส่วน Q_{18} และ Q_{19} จะหยุดนำกระแส สัญญาณจุดออกที่จุด D_0 มีค่าเป็น "0" และสำหรับกระแส I_S จะเท่ากับ $0 \mu A$ ดังนั้นกระแสจุดออก I_O จะมีค่าเท่ากับ $2I_{in}$ ซึ่งกราฟคุณสมบัติการทำงานของวงจรจะเหมือนกับรูปที่

3.5 ผลการเลียนแบบวงจรด้วยโปรแกรม PSPICE

เพื่อเป็นการยืนยันการทำงานของวงจรที่ได้พัฒนาขึ้นในรูปที่ 3.11 ได้ทำการวิเคราะห์การทำงานของวงจรดังกล่าวด้วยโปรแกรม PSpice กำหนดให้ทรานซิสเตอร์ทุกตัวมีค่าสมพจน์กัน อัตราขยายกระแส (β) ของทรานซิสเตอร์ NPN และทรานซิสเตอร์ PNP มีค่าเท่ากับ 400 ค่าของแหล่งจ่ายกระแสคงที่ $I_1 = 300 \mu A$, I_2 และ $I_3 = 600 \mu A$ กระแสอ้างอิง $I_{ref} = 100 \mu A$ ดังนั้น $I_4 = 100 \mu A$, $I_5 = 200 \mu A$ และ $I_6 = 100 \mu A$ ความต้านทานที่ใช้ในวงจรสวิทช์อิเล็กทรอนิกส์ $R_O = 10 k\Omega$ ความต้านทานไบอัสของวงจรลบกระแส $R_1 = 100 k\Omega$ ระดับศักดาแหล่งจ่าย V_{CC} และ V_{EE} มีค่าเท่ากับ +15 โวลต์ และ -15 โวลต์ ตามลำดับ สัญญาณจุดเข้าที่ใช้ทำการทดสอบวงจรเป็นสัญญาณพัลส์ของกระแสที่มีช่วงเวลา rise time = 10 ns ระดับสัญญาณแปรจาก 0 - 100 μA ทำการวิเคราะห์วงจรโดยใช้โหมด Transient รายละเอียดของวงจรทั้งหมดแสดงในโปรแกรมที่ 3.1


ผลการเลียนแบบการทำงานแสดงได้ดังรูปที่ 3.12 จะเห็นได้ว่าในช่วงที่กระแส $2I_{in}$ มีค่าน้อยกว่าหรือเท่ากับกระแส I_{ref} นั่นคือ I_{in} มีค่าระหว่าง 0-50 μA จะได้กระแสจุดออก I_O มีค่าเท่ากับ $2I_{in}$ หรือมีค่าแปรจาก 0-100 μA แต่เมื่อกระแส $2I_{in}$ มีค่ามากกว่ากระแส I_{ref} หรือกระแส I_{in} มีค่าตั้งแต่ 50-100 μA กระแส I_O จะมีค่าเท่ากับ $2I_{in} - I_{ref}$ นั่นคือมีค่าแปรระหว่าง 0-100 μA จะเห็นได้ว่าผลการเลียนแบบการทำงานที่ได้เป็นไปตามหลักการที่น่าเสนอ

3.6 บทสรุป

วงจร A/D ขนาดหนึ่งบิตที่ได้พัฒนาขึ้นเป็นวงจร A/D ที่ทำงานภายใต้หลักการของ Algorithmic A/D ลักษณะการทำงานของวงจรเป็นการประยุกต์ใช้วงจรอนาล็อกที่มีฟังก์ชันการทำงานเป็นแบบไม่เป็นเชิงเส้น คุณสมบัติการทำงานของวงจรเป็นรูปฟันเลื่อยและทำงานด้วยกระแส สัญญาณจุดออกของวงจรการทำงานของวงจรไม่ถูกควบคุมโดยความถี่ของสัญญาณนาฬิกาเหมือนวงจร A/D อื่น ๆ

วงจรที่น่าเสนอสามารถยืนยันหลักการการทำงานได้โดยการเลียนแบบการทำงานด้วยโปรแกรม PSpice

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



โดยที่ $i(ri)$ = กระแสจุดเข้า และ $i(r1)$ = กระแสจุดออก

รูปที่ 3.12 ผลการเลียนแบบการทำงานของวงจร A/D ขนาดหนึ่งบิต

บทที่ 4

การประยุกต์ใช้งาน

4.1 บทนำ

ปกติในการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลจำนวนบิตของวงจร A/D เป็นตัวกำหนด ความใกล้เคียงในการทำงาน ถ้าจำนวนบิตมากค่าสัญญาณดิจิทัลจะมีความใกล้เคียงกับสัญญาณอนาลอกมากขึ้น สำหรับกรณีวงจร A/D แบบขนานหรือ Flash A/D การเพิ่มความละเอียดของการทำงานขึ้นอีกหนึ่งบิตจะต้องเพิ่มจำนวนวงจรเปรียบเทียบสัญญาณขึ้นอีกเป็นสองเท่า ทั้งนี้เนื่องจากจำนวนวงจรเปรียบเทียบเท่ากับ $2^N - 1$ โดยที่ N เป็นจำนวนบิตที่ต้องการ นอกจากนั้นอาจจะต้องทำการปรับปรุงหรือเปลี่ยนแปลงในส่วนของวงจรเข้ารหัสอีกด้วย และสำหรับวงจร Successive Approximation A/D วงจรจะประกอบด้วยวงจร D/A ซึ่งใช้ในการแปลงค่าสัญญาณดิจิทัลเป็นสัญญาณอนาลอก ค่าดังกล่าวเป็นค่าสัญญาณเปรียบเทียบที่ถูกกำหนดโดยวงจรควบคุมการทำงาน ถ้าจำนวนบิตที่ต้องการเพิ่มขึ้นและมากกว่าจำนวนบิตของวงจร D/A ก็จำเป็นต้องทำการออกแบบวงจร D/A ใหม่ จะเห็นได้ว่าการเพิ่มจำนวนบิตทำให้การปรับปรุงวงจรมีความยุ่งยากซับซ้อน แต่สำหรับวงจร A/D ขนาดหนึ่งบิตที่ได้พัฒนาขึ้นสามารถที่จะพัฒนาให้เป็นวงจร A/D ขนาดหลายบิตได้ โดยทำการต่อวงจร A/D ขนาดหนึ่งบิตอนุกรมกันเท่ากับจำนวนบิตที่ต้องการ โดยไม่ต้องเปลี่ยนแปลงวงจรแค่ประการใด ทำให้วงจรมีความคล่องตัวในการใช้งาน และขนาดของวงจรจะเป็นสัดส่วนกับจำนวนบิตที่ต้องการ


4.2 หลักการของวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัลขนาดหลายบิต

การประยุกต์ใช้งานวงจร A/D ขนาดหนึ่งบิตให้เป็นวงจร A/D ขนาดหลายบิตนั้น จะอาศัยหลักการต่อวงจรแบบอนุกรม ซึ่งแสดงได้ดังรูปที่ 4.1 สัญญาณกระแสจุดเข้า I_{in1} จะผ่านเข้า A/D₁ และส่งผ่านสัญญาณ I_{o1} ไปยังจุดเข้า I_{in2} ของ A/D₂ เช่นนี้ต่อไปจนถึง A/D_N โดยที่ N เป็นจำนวนบิตที่ต้องการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พิจารณาจากหลักการออกแบบวงจรจะเห็นว่าสัญญาณกระแสจุดเข้าจะถูกขยายเป็น 2 เท่า ซึ่งการขยายกระแสเป็น 2 เท่า หรือเป็น 2^n เท่า โดยที่ n เป็นจำนวนเต็มบวกใด ๆ มีค่าตั้งแต่ 1 ขึ้นไป จะส่งผลให้สัญญาณกระแสอ้างอิงเมื่อนำวงจร A/D ขนาดหนึ่งบิตมาต่อเป็นวงจร A/D ขนาดหลายบิตมีค่าเท่ากันทุกบิต แต่ถ้าอัตราขยายกระแสมีค่ามาก ค่ากระแสอ้างอิงจะต้องมีค่ามากตามไปด้วยในอัตรา 2^{n-1} เท่าเมื่อเทียบกับจากอัตราขยายกระแส 2 เท่า ถ้ากระแสโดยรวมของวงจรยิ่งมากวงจรจะยิ่งมีค่า power dissipation มากด้วย รวมทั้งแหล่งจ่ายศักดาแรงที่นำมาใช้งานต้องสามารถจ่ายกระแสได้ตามที่วงจรต้องการ สำหรับในกรณีที่อัตราขยายกระแสมีค่าเป็น $(1/2)^n$ เท่า โดยที่ n เป็นจำนวนเต็มบวกใด ๆ มีค่าตั้งแต่ 0 ขึ้นไป จะส่งผลให้สัญญาณกระแสอ้างอิงเมื่อนำวงจร A/D ขนาดหนึ่งบิตมาต่อเป็นวงจร A/D ขนาดหลายบิตมีค่าลดลงโดยลำดับในอัตรา $(1/2)^{n+1}$ เท่าเมื่อเทียบกับจากอัตราขยายกระแส 2 เท่า ทำให้เกิดความไม่คล่องตัวในนำไปประยุกต์ใช้งาน รวมทั้งสัญญาณกระแสที่ส่งออกไปยังบิตถัดไปจะมีค่าลดลงเร็วกว่าในกรณีที่ใช้อัตราขยายกระแสในแบบแรก ทำให้จำนวนบิตที่ต่อไปใช้งานได้มีจำนวนลดลง

จากเหตุผลดังกล่าวข้างต้นหลักการทำงานของวงจรจึงได้นำค่าอัตราขยายกระแสค่า 2 เท่ามาใช้ ซึ่งเป็นค่าน้อยที่สุดที่ทำให้กระแสอ้างอิงของทุกบิตมีค่าเท่ากัน และทำให้ค่า power dissipation มีค่าเหมาะสมที่สุด การเพิ่มหรือลดบิตทำได้ง่ายโดยไม่จำเป็นต้องดัดแปลงวงจรแต่ประการใด




รูปที่ 4.1 การต่อวงจรแบบอนุกรม

4.3 เวลาที่ใช้ในการแปลงสัญญาณและจำนวนบิตสูงสุด

ช่วงเวลาในการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิทัล t_{c1} ของ A/D ขนาดหนึ่งบิตจะขึ้นอยู่กับเวลาในการสวิตช์ซึ่งของทรานซิสเตอร์ Q_{17} ถึง Q_{20} ในวงจรสวิตช์อิเล็กทรอนิกส์ โดยปกติไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทรานซิสเตอร์จะมีความเร็วในการสวิตช์ซึ่งอยู่ในหน่วยของ 10^{-9} วินาที ซึ่งขึ้นอยู่กับคุณสมบัติเฉพาะตัวของทรานซิสเตอร์นั้น ๆ การทำงานในลักษณะของสวิตช์ซึ่งจะมีค่าของเวลาที่เป็นตัวจำกัดความเร็วในการทำงานอยู่ด้วยกัน 4 ค่า คือ

1. t_d (delay time) เป็นเวลาล่าช้าเนื่องจากผลของการตอบสนองการทำงานของวงจร คือช่วงเวลาตั้งแต่เริ่มพัลส์ของสัญญาณจุดเข้าจนกระทั่งวงจรเริ่มตอบสนองการทำงานให้สัญญาณจุดออก
2. t_r (rise time) เป็นเวลาที่วงจรใช้ในการตอบสนองการเปลี่ยนแปลงของระดับสัญญาณจุดเข้าในช่วงขอบขาขึ้น (Transient Response) เป็นช่วงเวลานับจากการเปลี่ยนแปลงระดับของสัญญาณจุดออกจาก 10 % ถึง 90 %
3. t_s (storage time) เป็นเวลาที่วงจรยังจ่ายสัญญาณจุดออกอยู่ในขณะที่สิ้นสุดพัลส์ของสัญญาณจุดเข้า
4. t_f (fall time) เป็นเวลาที่วงจรใช้ในการตอบสนองการเปลี่ยนแปลงของระดับสัญญาณจุดเข้าในช่วงขอบขาลง (Transient Response) นับจากการเปลี่ยนแปลงระดับสัญญาณจุดออกจากรั้งแต่ 10% ถึง 90%



รูปที่ 4.2 กราฟความสัมพันธ์ระหว่างสัญญาณจุดเข้าและสัญญาณจุดออกกับเวลาค่าต่าง ๆ

ความสัมพันธ์ข้างต้นแสดงได้ดังรูปที่ 4.2 จากวงจรสวิตช์อิเล็กทรอนิกส์รูปที่ 3.8 แยก

พิจารณาทรานซิสเตอร์คาร์ลิงตันในแต่ละข้างจะเห็นว่าทรานซิสเตอร์คาร์ลิงตันต่ออยู่ในลักษณะของ

common emitter ระดับสัญญาณสัปดาห์จุดเข้าที่จ่ายให้กับวงจรทำให้ทรานซิสเตอร์ทำงานสวิตช์ซึ่งอยู่ใน เอกสารนี้เป็นเอกสารทูลงวนเวลาสำหรับการใช้เพื่อการศึกษาเท่านั้น ไม่นอญญาติให้หาไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โมเดลอิมิตัว [4] วงจรเทียบเท่า (equivalent circuit) สามารถแสดงได้ดังรูปที่ 4.3 และความสัมพันธ์ระหว่างเวลาค่าต่าง ๆ กับช่วงการทำงานของทรานซิสเตอร์แสดงได้ดังรูปที่ 4.4

พิจารณาการทำงานของวงจรเมื่อป้อนสัญญาณจุดเข้า $V_{in} = V_{in1}$ ที่ทำให้ทรานซิสเตอร์เปลี่ยนการทำงานจากสถานะหยุดนำกระแสไปอยู่ในสถานะอิมิตัว โดยไม่พิจารณาผลของ R_L กับ C_{DC} รวมทั้งกระแส leakage จะได้ความสัมพันธ์ของกระแสคอลเลกเตอร์ที่แปรตามเวลาเป็น

$$i_C(t) = \frac{\beta_0 V_{in1}}{(1 + \beta_0) r_E + R_B + r_{BB'}} (1 - e^{-t/\tau}) \quad (4.1)$$

โดยที่


$$\tau = (\beta_0 + 1) r_E C_{DE} \frac{R_B + r_{BB'}}{(\beta_0 + 1) r_E + R_B + r_{BB'}} \quad (4.2)$$

จากสมการที่ (4.1) และ (4.2) ถ้า $R_B + r_{BB'} \gg (\beta_0 + 1) r_E$ สมการจะลดรูปเป็น

$$i_C(t) = \frac{\beta_0 V_{in1}}{R_B} (1 - e^{-t/\tau_\beta}) \quad (4.3)$$


โดยที่

$$\tau_\beta = (\beta_0 + 1) r_E C_{DE} \quad (4.4)$$



โดยที่ $\tau_\alpha = r_E C_{DE}$, $\tau_{\alpha I} = r_C C_{DC}$ และ $\tau_\beta = (1 + \beta_0) \tau_\alpha$

รูปที่ 4.3 วงจรเทียบเท่าของทรานซิสเตอร์ในสถานะอิมิตัว



รูปที่ 4.4 ความสัมพันธ์ระหว่างเวลาต่าง ๆ กับช่วงการทำงานของทรานซิสเตอร์ในโหมดสวิตซ์ซึ่ง

เมื่อทรานซิสเตอร์เข้าสู่สถานะอิ่มตัว จะได้ $V_{CE} = V_{BE}$ และ $V_{CB} = 0$ และกระแสคอลเลกเตอร์จะมีค่าคงที่ (steady state) เท่ากับ

$$I_{CS} \approx \frac{(V_{CC} - V_{CES})}{R_L} \approx \frac{V_{CC}}{R_L} \quad (4.5)$$

โดยที่ V_{CES} เป็นศักดาตกคร่อมระหว่างขาคอลเลกเตอร์และอีมีตเตอร์ในขณะที่ทรานซิสเตอร์อยู่ในสถานะอิ่มตัว ซึ่งจะมีค่าประมาณเท่ากับ 0 โวลต์

จากสมการที่ (4.3) และ (4.5) สามารถคำนวณหาค่า t_r ได้ดังนี้

$$0.9I_{CS} = \beta_o I_{in1} - (\beta_o I_{in1} - 0.9I_{CS}) e^{-t_r/\tau_\beta} \quad (4.6)$$

จะได้

$$t_r = \tau_\beta \ln \left[\frac{\beta_o I_{in1} - 0.9I_{CS}}{\beta_o I_{in1} - 0.1I_{CS}} \right] \quad (4.7)$$

โดยที่

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้สำหรับใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ (4.8) ขณดำเนินการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และเมื่อสัญญาณจุดเข้าเปลี่ยนแปลงจาก V_{in1} เป็น V_{in2} เพื่อเปลี่ยนสถานะการทำงานของทรานซิสเตอร์ให้เข้าสู่สถานะหยุดนำกระแส จะได้ความสัมพันธ์ของกระแสคอลเลคเตอร์ที่แปรตามเวลาเป็น

$$i_C(t) = \beta_o I_{in2} + (\beta_o I_{CS} - \beta_o I_{in2}) e^{-t/\tau_\beta} \quad (4.9)$$

จากสมการที่ (4.9) คำนวณหาค่า t_f ได้ดังนี้

$$t_f = \tau_\beta \ln \left[\frac{0.9 I_{CS} - \beta_o I_{in2}}{0.1 I_{CS} - \beta_o I_{in2}} \right] \quad (4.10)$$

โดยที่

$$I_{in2} = \frac{V_{in2}}{R_B} \quad (4.11)$$

เมื่อมีการเปลี่ยนแปลงระดับของสัญญาณจุดเข้า เพื่อให้ทรานซิสเตอร์เปลี่ยนจากสถานะอิ่มตัวเป็นสถานะหยุดนำกระแส (reverse voltage) วงจรจะยังคงจ่ายกระแสจุดออก i_C ซึ่งมีค่าคงที่เท่ากับ I_{CS} ต่อไปอีกช่วงเวลาหนึ่ง และในขณะที่เดียวกันจะมีกระแสไหลย้อนกลับ (reverse current) ไหลผ่านขาเบส เนื่องจากเมื่อทรานซิสเตอร์เข้าสู่สถานะอิ่มตัว junction ระหว่างเบสกับคอลเลคเตอร์จะอยู่ในสภาวะ forward bias ประจุ minority carrier จะสะสมอยู่ใน base region วงจรจะต้องคายประจุส่วนที่สะสมใน base junction เพื่อกลับเข้าสู่สภาวะปกติ นั่นคือ junction ระหว่างเบสกับคอลเลคเตอร์จะอยู่ในสภาวะ reverse bias ช่วงเวลาดังกล่าวที่ใช้ในการเปลี่ยนสถานะการทำงาน สามารถวิเคราะห์ในรูปแบบสมการความสัมพันธ์ระหว่างกระแส i_C ที่เกิดจากการคายประจุกับเวลาจากรูปที่ 4.4 ได้ดังนี้

$$i_C(t) = \beta_o I_{in2} - (\beta_o I_{in2} - \beta_o I_{in1}) e^{-t/\tau_s} \quad (4.12)$$

ที่เวลา $t = \tau_s$ จะได้

$$i_C(\tau_s) = I_{CS} \quad (4.13)$$

ดังนั้นจะได้ว่า

$$\tau_s = \tau_s \ln \left[\frac{I_{in2} - I_{in1}}{I_{in2} - (I_{CS}/\beta_o)} \right] \quad (4.14)$$

โดยที่

$$\tau_s = \frac{\tau_\alpha + \tau_{\alpha I}}{1 - \alpha_o \alpha_{oI}} \quad (4.15)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้ภายในของนักศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งค่า τ_s คำนวณจากสมการของ Moll [4] ซึ่งจะเห็นได้ว่า τ_s ขึ้นอยู่กับคุณสมบัติเฉพาะตัวของทรานซิสเตอร์นั้น ๆ

ในขณะที่สัญญาณจุดเข้ามีการเปลี่ยนแปลงในช่วงขอบขาขึ้น เพื่อเปลี่ยนสถานะจากหยุดนำกระแสไปสู่สถานะอิ่มตัว จะมีช่วงเวลาของการหน่วงสัญญาณจุดออก ซึ่งเป็นช่วงเวลาที่ตัวเก็บประจุของทั้งสอง junction จะทำการคายประจุที่สะสมอยู่เนื่องจากการที่ junction ถูก reverse bias พิจารณาจากวงจรรูปที่ 4.5 ให้ $R_B \gg r_{BB}$ และพิจารณาเฉพาะ C_{DE} และ R_B เมื่อสัญญาณจุดเข้าเปลี่ยนจาก V_{in1} เป็น V_{in2} ตัวเก็บประจุ C_{DE} จะคายประจุที่สะสมจนค่าศักดาที่ตกคร่อมมีค่าเท่ากับ 0 โวลต์ ทำให้ junction ระหว่างเบสกับอีมิเตอร์เข้าสู่สถานะนำกระแส (forward bias) เขียนความสัมพันธ์ระหว่างศักดาที่ตกคร่อม C_{DE} กับเวลาได้ดังสมการที่ (4.16)

$$V_{C_{DE}}(t) = V_{in2} - (V_{in2} + V_{in1})e^{-t/\tau_d} \quad (4.16)$$

โดยที่ τ_d มีค่าเท่ากับ

$$\tau_d = R_B C_{DE} \quad (4.17)$$

เมื่อศักดาที่ C_{DE} มีค่าเท่ากับ 0 โวลต์ จะได้ t_d มีค่าเท่ากับ

$$t_d = (R_B C_{DE}) \ln \left(1 + \frac{V_{in1}}{V_{in2}} \right) \quad (4.18)$$

และถ้าพิจารณาตัวเก็บประจุ C_{DC} ในขณะที่ C_{DE} คายประจุ C_{DC} ก็จะคายประจุที่สะสมไว้จนกระทั่งศักดาที่ตกคร่อมมาค่าลดลงเป็น V_{in1} เมื่อคำนวณอย่างคร่าว ๆ จะได้ว่า τ_d มีค่าเพิ่มขึ้นโดยประมาณดังสมการที่ (4.19) และ t_d มีค่าโดยประมาณดังสมการที่ (4.20)


$$\tau_d = R_B(C_{DE} + C_{DC}) + R_L C_{DC} \quad (4.19)$$

และ

$$t_d = [R_B(C_{DE} + C_{DC}) + R_L C_{DC}] \ln \left(1 + \frac{V_{in1}}{V_{in2}} \right) \quad (4.20)$$

ในกรณีที่ทรานซิสเตอร์ถูกขับเต็มที่ (overdrive) ค่า t_d จะมีผลในการหน่วงเวลาการทำงานของวงจร จะเห็นได้ว่าเวลาที่ใช้ในการสวิตช์ on ของทรานซิสเตอร์จะมีค่าเท่ากับ $t_d + t_r$ และเวลาที่ใช้ในเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสวิตช์ off ของทรานซิสเตอร์จะมีค่าเท่ากับ $t_s + t_f$ จากวงจรสวิตช์อิเล็กทรอนิกส์รูปที่ 3.8 วงจรซึ่งต่ออยู่ในลักษณะของคิฟเฟอร์เนเชี่ยล ช่วงเวลา $t_d + t_r$ ของทรานซิสเตอร์คู่ที่หนึ่งจะทับกับเวลาช่วง $t_s + t_f$ ของทรานซิสเตอร์คู่ที่ 2 และในทางกลับกันช่วงเวลา $t_d + t_r$ ของทรานซิสเตอร์คู่ที่สองจะทับกับเวลาช่วง $t_s + t_f$ ของทรานซิสเตอร์คู่ที่หนึ่ง ถ้าเวลาค่าใดมากกว่าค่าเวลานั้นจะเป็นเวลาที่ใช้ในการแปลงสัญญาณของวงจร A/D ขนาดหนึ่งบิต โดยทั่วไปค่า t_s จะมีผลต่อเวลาที่ใช้ในการทำงานมากที่สุด ถ้าให้เวลาที่ใช้ในการแปลงสัญญาณ A/D ขนาดหนึ่งบิตมีค่าเท่ากับ t_{c1} ดังนั้นเวลาที่ใช้ในการแปลงสัญญาณจำนวน N บิต (t_c) จะมีค่าเท่ากับ Nt_{c1} เมื่อ N คือจำนวนบิตที่ต้องการ




รูปที่ 4.5 วงจรและกราฟแสดงการช่วงเวลาการหน่วงสัญญาณจุดออก

จำนวนบิตสูงสุดที่วงจร A/D ขนาดหนึ่งบิตสามารถต่อใช้งานได้จะขึ้นอยู่กับระดับสัญญาณรบกวนที่เกิดขึ้นจากแหล่งจ่ายกระแสหรือศักดาภายนอกหรือที่เกิดขึ้นภายในวงจร ระดับสัญญาณรบกวนที่เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มากที่สุดที่วงจรสามารถยอมรับได้จะทำให้การแปลงสัญญาณ ณ บิตสุดท้าย (L.S.B.) มีค่าผิดพลาดได้ไม่เกิน $\pm 1/2$ บิต นั่นคือเมื่อสัญญาณจุดเข้าที่บิตสุดท้าย ณ ค่ามากที่สุดที่ทำให้ค่าสัญญาณดิจิทัลจุดออกมีค่าเป็น "0" เมื่อมิได้พิจารณาสัญญาณรบกวนในวงจร และเมื่อรวมเข้ากับสัญญาณรบกวนจะทำให้วงจร A/D บิตดังกล่าวแปลงสัญญาณจาก "0" เป็น "1" หรือจาก "1" เป็น "0" ซึ่งจากความสัมพันธ์ดังกล่าวจะได้ว่าระดับสัญญาณรบกวนมากที่สุด ณ จุดเข้าของวงจร A/D บิตสุดท้ายที่วงจรยอมรับได้จะมีค่ามากที่สุดไม่เกิน $I_{ref}/2$


4.4 ผลการเขียนแบบวงจรด้วยโปรแกรม PSPICE

เพื่อเป็นการยืนยันการทำงานของวงจร A/D ขนาดหลายบิตโดยการประยุกต์ใช้วงจร A/D ขนาดหนึ่งบิตที่ได้พัฒนาขึ้นดังรูปที่ 4.1 จะทำการวิเคราะห์การทำงานของวงจรโดยนำวงจร A/D ขนาดหนึ่งบิตมาต่อเป็นวงจร A/D 3 บิต โดยเขียนแบบการทำงานของวงจรด้วยโปรแกรม PSpice ตามโปรแกรมที่ 4.1 ซึ่งค่าตัวแปรต่าง ๆ รวมทั้งสัญญาณจุดเข้าจะเหมือนกับที่ใช้ในวงจร A/D ขนาดหนึ่งบิตตามโปรแกรมที่ 3.1 ผลการเขียนแบบการทำงานของสัญญาณกระแสจุดออกแบบอนาล็อก I_o ของแต่ละบิตเมื่อเทียบกับสัญญาณจุดเข้า I_{in} ณ บิตสูงสุด แสดงได้ดังรูปที่ 4.6, 4.7 และ 4.8




โดยที่ $i(t_i)$ = กระแสจุดเข้า และ $i(r1)$ = กระแสจุดออกของบิตที่ 1

เอกสารนี้เป็นเอกสารที่รูปที่ 4.6 ผลการเขียนแบบการทำงานของ A/D บิตที่ 1 (M.S.B.) ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



โดยที่ $i(r1)$ = กระแสจุดเข้า และ $i(r2)$ = กระแสจุดออกของบิตที่ 2
รูปที่ 4.7 ผลการเขียนแบบการทำงานของ A/D บิตที่ 2



โดยที่ $i(r1)$ = กระแสจุดเข้า และ $i(r3)$ = กระแสจุดออกของบิตที่ 3 (L.S.B.)
รูปที่ 4.8 ผลการเขียนแบบการทำงานของ A/D บิตที่ 3 (L.S.B.)

จากผลการเขียนแบบการทำงานโดยโปรแกรม PSpice จะเห็นได้ว่าสัญญาณนาฬิกาจุดออก

สัญญาณจุดเข้ามีค่าแปรระหว่าง 0-100 μA จะได้สัญญาณจุดออกของทุกบิตจะแปรค่าอยู่ระหว่าง 0-100 μA ด้วย

4.5 ผลการทดลอง


จากวงจร A/D ขนาดหนึ่งบิตรูปที่ 3.11 ได้นำมาต่อเป็นวงจรโดยใช้ทรานซิสเตอร์ NPN เบอร์ CA 3046 และทรานซิสเตอร์ PNP เบอร์ 2N 2907 โดยได้คัดเลือกทรานซิสเตอร์ให้มีความสมพียงกันมากที่สุด แหล่งจ่ายกระแสที่ใช้ $I_1 = 300 \mu\text{A}$ I_2 และ $I_3 = 600 \mu\text{A}$ ให้กระแสอ้างอิง $I_{\text{ref}} = 100 \mu\text{A}$ ดังนั้นจะได้ว่า $I_4 = 100 \mu\text{A}$ $I_5 = 200 \mu\text{A}$ และ $I_6 = 100 \mu\text{A}$ ความต้านทาน $R_0 = 10 \text{ k}\Omega$ และ $R_1 = 100 \text{ k}\Omega$ ผลการทดลองแสดงในรูปที่ 4.9 โดยสัญญาณกระแสจุดเข้า ณ บิตสูงสุดในสเกลเส้นบน เป็นสัญญาณรูปสามเหลี่ยมมีค่าแปรไประหว่าง 0 - 100 μA ณ ความถี่ 10 kHz และสัญญาณ I_0 แสดงในสเกลเส้นล่างมีขนาด 0 - 100 μA



รูปที่ 4.9 ผลการทดลองของวงจร A/D ขนาดหนึ่งบิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร A/D ขนาดหลายบิตในที่นี้ใช้หลักการในรูปที่ 4.1 และทดลองต่อวงจรเป็น A/D ขนาด 3 บิต โดยสัญญาณกระแสจุดเข้ามีความถี่ 10 kHz ป้อนเข้า A/D ขนาด 3 บิตที่ได้ต่อวงจรขึ้น ซึ่งได้ผลการทดลองสำหรับบิตที่ 2 และบิตที่ 3 (M.S.B.) ดังรูปที่ 4.10 และ 4.11 สำหรับรูปที่ 4.12 เป็นรูปของสัญญาณอนาลอกที่ได้จากการแปลงสัญญาณดิจิทัลจากวงจร A/D ขนาด 3 บิต ผ่านวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณอนาลอก (D/A converter) เบอร์ DAC 0800 ผลแสดงในสเกลเส้นล่าง โดยสัญญาณกระแสจุดเข้าแสดงในสเกลเส้นบนเป็นรูปสามเหลี่ยมมีค่าแปรไประหว่าง 0 - 100 μA เมื่อเปรียบเทียบสัญญาณจุดออกจากวงจร D/A กับสัญญาณกระแสจุดเข้าจะเห็นได้ว่าความใกล้เคียงกันมาก




รูปที่ 4.10 ผลการทดลองบิตที่ 2 จากวงจร A/D ขนาด 3 บิต


4.6 บทสรุป

วงจร A/D ขนาดหนึ่งบิตที่ได้พัฒนาขึ้นเมื่อนำมาประยุกต์เป็นวงจร A/D ขนาดหลายบิตสามารถทำได้ง่ายโดยต่อวงจร A/D ขนาดหนึ่งบิตอนุกรมกันตามจำนวนบิตที่ต้องการ เวลาที่ใช้ในการแปลงสัญญาณขึ้นกับคุณสมบัติของทรานซิสเตอร์ในวงจรสวิตช์อิเล็กทรอนิกส์ สมรรถนะการทำงานไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของวงจรสามารถยืนยันได้โดยการเลียนแบบการทำงานด้วยโปรแกรม PSpice และจากการทดลองต่อวงจรจริง ดังนั้นหลักการของ A/D ขนาดหนึ่งบิตที่นำเสนอในวิทยานิพนธ์นี้สามารถนำมาประยุกต์ใช้งานได้จริง



รูปที่ 4.11 ผลการทดลองบิตที่ 3 (L.S.B.) จากวงจร A/D ขนาด 3 บิต



รูปที่ 4.12 ผลการทดลองของวงจร A/D ขนาด 3 บิต

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามเผยแพร่เนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้ โดยทำการแปลงสัญญาณดิจิทัลกลับเป็นสัญญาณอนาลอก

บทที่ 5

บทส่งท้ายและข้อเสนอแนะแนวทางในการทำวิจัย

5.1 บทส่งท้าย

วงจร A/D ขนาดหนึ่งบิตที่นำเสนอในวิทยานิพนธ์ฉบับนี้เป็น A/D ขนาดหนึ่งบิตที่ทำงานโดยใช้หลักการของ A/D ชนิด Algorithmic รายละเอียดการทำงานของวงจรใช้ฟังก์ชันไม่เป็นเชิงเส้นที่ทำงานด้วยกระแส ฟังก์ชันการทำงานของวงจรไม่ถูกควบคุมโดยสัญญาณนาฬิกา ความเร็วในการแปลงสัญญาณจึงไม่ถูกจำกัดโดยสัญญาณนาฬิกา แต่จะขึ้นกับการทำงานของอุปกรณ์ภายในวงจร นั่นคืออุปกรณ์ทรานซิสเตอร์ในส่วนวงจรสวิตช์อิเล็กทรอนิกส์ การขยายจำนวนบิตของวงจรสามารถทำได้ง่ายไม่จำเป็นต้องเปลี่ยนแปลงวงจร แต่อาศัยการต่อวงจร A/D ขนาดหนึ่งบิตอนุกรมกัน สมรรถนะการทำงานของวงจรสามารถที่จะยืนยันได้จากทั้งผลการเขียนแบบการทำงานด้วยโปรแกรม PSpice และจากทดลองโดยการต่อวงจรจริง

5.2 ข้อเสนอแนะแนวทางในการทำวิจัย

วิทยานิพนธ์ฉบับนี้เกี่ยวกับวงจร A/D ขนาดหนึ่งบิตเป็นการนำเสนอความคิดใหม่ วงจรที่พัฒนาขึ้นจึงเป็นวงจรต้นแบบสามารถที่จะพัฒนาวงจรให้มีประสิทธิภาพการทำงานที่ดีขึ้นได้โดย

1. ลดจำนวนอุปกรณ์ที่ใช้ในวงจร โดยการเปลี่ยนเทคโนโลยีทางด้าน Bipolar มาเป็นเทคโนโลยีทางด้าน CMOS หรือ BiCMOS ซึ่งจะส่งผลให้ power dissipation ลดลง
2. ปรับปรุงวงจรสวิตช์อิเล็กทรอนิกส์เพื่อลดเวลาที่ใช้ในการสวิตช์การทำงาน ซึ่งจะส่งผลให้ความเร็วในการทำงานสูงขึ้น รวมทั้งลดการเสื่อมของเวลาระหว่างสัญญาณจุดเข้าทั้ง 2 จุดเข้าที่วงจรลบกระแสลงได้ ทำให่วงจรมีความผิดพลาดในการทำงานน้อยลง
3. นอกจากนั้นวิทยานิพนธ์ฉบับนี้ยังสามารถทำวิจัยเพิ่มเติมได้ในเรื่องเกี่ยวกับ การวิเคราะห์หาจ่านวนบิตสูงสุดที่วงจร A/D ขนาดหนึ่งบิตสามารถต่อใช้งานได้

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อใช้ประโยชน์เท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

- [1] Phillip E. Allen and Douglas R. Holberg, "CMOS analog circuit design", Holt, Rinehart and Wiaston, 1978.
- [2] David F. Hoeschele, Jr., "Analog-to-digital/ digital-to-analog conversion techniques", John Wiley & Sons, Inc., 1968.
- [3] V. Riewruja, W. Surakamptom and C. Surawatpunya, "Intergrable voltage-controlled and current-controlled nonlinear resistance", IEE Proceedings, vol.137, Pt.G, pp.238-246, 1990.
- [4] Jaroslav Budinsky, Translated by Theodor Bernt, "Techniques of transistor switching circuits", Iliffe books ltd., 1968.
- [5] Phillip E. Allen and Micheal B. Terry, "The use of current amplifiers for high performance voltage applications", IEEE J. Solid-state Circuits vol. SC-25, pp.155-161, 1980.

ภาคผนวก ก.

บทความการประชุมวิชาการวิศวกรรมไฟฟ้า ครั้งที่ 16

The 16th Conference on Electrical Engineering



ณ

ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ 25-26 พฤศจิกายน 2536 นั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจร A/D ขนาดหนึ่งบิตโดยใช้วงจรไม่เป็นเชิงเส้น One bit A/D converter based on nonlinear circuits

มุกดา เทนธรณินทร*

วันชัย ธีรวัจจา**

วิมล ลุ่ะกำนอธร***

บทคัดย่อ - บทความนี้เป็นการนำเสนอหลักการออกแบบวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล (analog to digital converter : A/D) โดยใช้วงจรไม่เป็นเชิงเส้นที่มีคุณสมบัติของวงจรเป็นรูปฟันเลื่อย วงจร A/D ที่นำเสนอจะมีขนาดหนึ่งบิตและสามารถเพิ่มจำนวนบิตได้โดยการต่ออนุกรมวงจร A/D ขนาดหนึ่งบิตหลาย ๆ วงจรตามจำนวนบิตที่ต้องการ วงจร A/D ขนาดหนึ่งบิตนั้นจะมีการทำงานในรูปของกระแส และใช้หลักการออกแบบวงจรรวมเป็นหลัก สมรรถนะของวงจร A/D สามารถที่จะยืนยันได้ด้วยผลการทดลองโดยการต่อวงจรจริง

Abstract - An integrable current mode one bit A/D converter based on nonlinear circuits is presented. The nonlinear circuits used have a sawtooth characteristic. An A/D with N-bit resolution can be constructed by cascading of the proposed one bit A/D. Experimental results demonstrate the performance of the one bit A/D are included.

1) บทนำ

โดยทั่วไปวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล (A/D) ชนิดความเร็วสูงที่เป็นที่รู้จักกันดีคือ A/D แบบขนานหรือ flash A/D ซึ่ง A/D ชนิดนี้จะใช้วงจรเปรียบเทียบเท่ากับ $2^N - 1$ วงจรต่อร่วมกับวงจรถอดรหัส เมื่อ N คือจำนวนบิตที่ต้องการ เป็นผลให้ A/D ชนิดนี้จะมีราคาแพงเนื่องจากมีขนาดวงจรที่ใหญ่ โดยเฉพาะถ้าต้องการความละเอียดสูงหรือจำนวนบิตที่มากขึ้น ส่วน A/D อีกกลุ่มหนึ่งที่ใช้หลักการแปลงสัญญาณอนาล็อกเป็นดิจิทัลแบบ single slop, แบบ dual slop และแบบ successive approximation จะเป็น A/D ที่มีความเร็วในการแปลงสัญญาณที่ช้า [1] ซึ่งไม่สามารถที่จะใช้กับสัญญาณอนาล็อกที่มีความถี่สูงได้ แต่ A/D ชนิดนี้มีราคาที่ถูกกว่า A/D แบบขนานมาก ในบทความนี้ได้นำเสนอหลักการออกแบบวงจร A/D อีกวิธีหนึ่งที่ทำางานด้วยกระแสและสามารถกำหนดจำนวนบิตได้ตามต้องการ และยังมีความเร็วในการทำงานสูงในการเพิ่มจำนวนบิตของ A/D จะอาศัยการต่ออนุกรมของวงจร A/D ขนาดหนึ่งบิตที่ได้พัฒนาขึ้นหลาย ๆ วงจรตามจำนวนบิตที่ต้องการ



2) หลักการของ A/D ขนาดหนึ่งบิต

วงจร A/D ที่ได้เสนอนั้นจะเป็น A/D ขนาดหนึ่งบิตที่สามารถนำมาต่อร่วมกับจำนวน N วงจร เพื่อให้ได้ A/D ขนาด N บิต โดยที่ N คือจำนวนบิตของ A/D ที่ต้องการ หลักการของ A/D ขนาดหนึ่งบิตแสดงในรูปที่ 1(ก) เมื่อ A_1 คือวงจรขยายกระแสที่มีค่าเท่ากับ $2 C_1$ คือวงจรเปรียบเทียบกระแส D_1 คือวงจรถบกระแส และ S_1 คือสวิตช์อิเล็กทรอนิกส์ที่ควบคุมด้วยสัญญาณจาก C_1 กระแส I_{ref} คือกระแสอ้างอิง และกระแส I_{in} คือกระแสส่งเข้า การทำงานของหลักการในรูปที่ 1(ก) สามารถอธิบายได้ดังนี้ ถ้า $I_{in} > I_{ref}$ กระแส I_{out} จะถูกขยายเป็น 2 เท่าด้วย A_1 และนำไปเปรียบเทียบกับกระแส I_{ref} ด้วย C_1 เป็นผลให้สัญญาณจุด

ออก digital output ของ C_1 มีค่าเป็น "1" และสวิตช์ S_1 จะต่อไปยังจุด 1 ซึ่งจะได้สัญญาณที่จุดออก I_{out} มีค่าเท่ากับ $2I_{in} - I_{ref}$ ในทำนองเดียวกัน ถ้า $I_{in} < I_{ref}$ สัญญาณที่จุดออก digital output ของ C_1 จะมีค่าเท่ากับ "0" เป็นผลให้สวิตช์ S_1 ต่อไปยังจุด 2 ซึ่งจะได้สัญญาณที่จุดออก I_{out} มีค่าเท่ากับ $2I_{in}$ จากการทำงานในรูปที่ 1(ก) สามารถที่จะเขียนเป็นสมการได้ดังนี้

$$I_{out} = \begin{cases} 2I_{in} - I_{ref} & \text{เมื่อ } I_{in} > I_{ref} \\ 2I_{in} & \text{เมื่อ } I_{in} < I_{ref} \end{cases} \quad (1)$$

จากสมการที่ (1) สามารถเขียนเป็นกราฟได้ในรูปที่ 1(ข)




รูปที่ 1 (ก) หลักการของ A/D ขนาดหนึ่งบิต
(ข) กราฟแสดงคุณสมบัติของรูปที่ 1(ก)

3) วงจรและการทำงานของ A/D ขนาดหนึ่งบิต

จากหลักการของ A/D ขนาดหนึ่งบิตในรูปที่ 1(ก) สามารถที่จะนำมาพัฒนาเป็นวงจรได้ดังแสดงในรูปที่ 2 จากรูปที่ 2 เราเห็นสวิตช์ Q_1 จะทำหน้าที่กำหนดทิศทางที่จุด A ที่มีค่าเท่ากับ I_{ref} แต่เกิดเป็น I_{ref} สามารถเป็นอนาล็อกไปยังจุด A โดยที่แรงดันที่จุด A จะเกิดเป็น Q_2 ถึง Q_{n-1} และแหล่งจ่ายกระแสที่ I_1 ถึง I_n ที่เห็นที่เป็นวงจรขยายกระแสที่มีจุดออก 2 จุด และเมื่อทราบขนาดของกระแส I_1 ถึง I_n มีค่าเท่ากับ I และ I_{ref} และ I_{ref} มีค่าเท่ากับ $2I$ จำนวนของสวิตช์ Q_{n-1} ถึง

* นักศึกษาปริญญาโท
** อาจารย์ ประจำภาควิชาวิศวกรรมระบบควบคุม
*** ศาสตราจารย์ ประจำภาควิชาอิเล็กทรอนิกส์
และวิศวกรรมศาสตร์
สแกน QR Code นี้เพื่อรับชมเนื้อหาเพิ่มเติมได้ที่ www.kmutt.ac.th




รูปที่ 2 วงจร A/D ขนาดหนึ่งบิต

Q₁₇, ไดโอด D₁ และ D₂ และแหล่งจ่ายกระแสคงที่ I₄ และ I₅ จะทำหน้าที่เป็นวงจรจำกัดกระแส [2] เมื่อ I₄ มีค่าเท่ากับ I และ I₅ มีค่าเท่ากับ I + I_{ref} กระแสจะเข้าสู่ I_{CL} ของวงจรจำกัดกระแสและมาจากวงจรขยายกระแสในส่วนแรกและไดโอด D₁ จะหยุดนำกระแสเมื่อกระแสเข้าสู่ I_{CL} > I_{ref} โดยที่กระแส I_{CL} จะมีค่าเท่ากับ 2I_{ref} การหยุดนำกระแสของไดโอด D₁ จะถูกนำมากวามวงจรวัดที่ขั้วอินพุตของทรานซิสเตอร์ที่ประกอบด้วยทรานซิสเตอร์ Q₁₈ ถึง Q₂₁ และแหล่งจ่ายกระแส I₅ ซึ่งมีค่าเท่ากับ I_{ref} ส่วนทรานซิสเตอร์ Q₂₂ ถึง Q₂₇ และ R₁ จะทำหน้าที่เป็นวงจรลบกระแส [3] ถ้ากระแส I_{in} > I_{ref} กระแส I_{in} จะถูกขยายขึ้น 2 เท่าและส่งผ่านมายังวงจรจำกัดกระแส ซึ่งจะส่งผลให้ไดโอด D₁ หยุดนำกระแสและวงจรวัดที่ขั้วอินพุตของทรานซิสเตอร์จะทำงานโดย Q₁₈ และ Q₁₉ จะหยุดนำกระแสและศักย์ที่จุด D₁ จะมีค่าเป็น "1" ส่วน Q₂₀ และ Q₂₁ จะนำกระแสเต็มที่ ซึ่งจะได้ออกกระแส I₅ มีค่าเท่ากับ I_{ref} กระแส I₅ นี้จะเป็นกระแสที่ดึงออกจากขาคอลเล็กเตอร์ของ Q₂₂ และจะได้ออกกระแส I_{C24} มีค่าเท่ากับ I₅ - I_{ref} เมื่อ I₅ คือกระแสไบอัส ในขณะเดียวกันกระแสจะเข้าสู่ I_{in} อีกส่วนหนึ่งจะถูกขยายขึ้น 2 เท่าด้วยวงจรวัดขยายกระแสและถูกส่งมายังขาคอลเล็กเตอร์ของ Q₂₀ เป็นผลให้กระแส I_{C27} มีค่าเท่ากับ I₅ - 2I_{in} และที่กระแสที่ออก I₀ จะมีค่าเท่ากับ I_{C24} - I_{C27} = 2I_{in} - I₅ = 2I_{in} - I_{ref} ซึ่งกระแส I₀ นี้จะเป็นกระแสที่จุดต่อที่จะส่งผ่านไปยังวงจร A/D บิตต่อไป ถ้ากรณีกระแส I_{CL} = 2I_{in} ที่ออกจากวงจรวัดขยายกระแสมีค่าน้อยกว่ากระแส I_{ref} ไดโอด D₁ จะยังคงนำกระแสเป็นผลให้ Q₁₈ และ Q₁₉ นำกระแสเต็มที่ ส่วน Q₂₀ ถึง Q₂₁ หยุดนำกระแส จะได้ออกแรงดันที่จุด D₁ มีค่าเป็น "0" และกระแส I₅ = 0 ดังนั้นกระแสที่ออก I₀ ของวงจรลบกระแสจะมีค่าเท่ากับ 2I_{in} ซึ่งจากการทำงานของวงจรในรูปที่ 2 จะมีลักษณะเดียวกับวงจรเช่นเดียวกับรูปที่ 1 (ข)

4) หลักการของ A/D ขนาดหลายบิต

ในการพัฒนา A/D ให้มีขนาดหลายบิตโดยใช้ A/D ขนาดหนึ่งบิตที่ได้นั้นงานขั้นแรกแสดงหลักการในรูปที่ 3 ซึ่งจะเห็นการต่อ A/D แบบอนุกรมหรือแบบ pipeline สัญญาณกระแสจะเข้าสู่ I₁₁ ผ่านเข้า A/D₁ และส่งผ่านสัญญาณ I₀₁ ไปยังสัญญาณเข้าสู่ I₁₂ ของ A/D₂ เช่นนี้ต่อไปจนถึง A/D_N โดยที่ A/D₁ คือ A/D ขนาดหนึ่งบิต จากการทำงานของ A/D ในรูปที่ 3 สามารถที่จะเพิ่มหรือลดจำนวนบิตของ A/D ได้โดยการเพิ่มหรือลดจำนวนการต่ออนุกรมของ A/D ขนาดหนึ่งบิต สำหรับช่วงเวลาในการแปลง


สัญญาณอนาล็อกเป็นสัญญาณดิจิทัล I₀ จะมีค่าเท่ากับ NI_{ref} เมื่อ N คือจำนวนบิตที่ต้องการ และ I₀ คือเวลาในการแปลงสัญญาณของ A/D ขนาดหนึ่งบิตที่ขึ้นอยู่กับเวลาในการลatchingของทรานซิสเตอร์ Q₁₈ ถึง Q₂₁ ซึ่งโดยปกติจะมีค่าเร็วมากในหน่วยของ 10⁻¹⁰ วินาที ดังนั้นความเร็วในการแปลงสัญญาณของ A/D ขนาดหลายบิตในบทความนี้จึงมีความเร็วที่สูงกว่า A/D แบบ single slope แบบ dual slope และแบบ successive approximation และเมื่อเทียบกับ A/D แบบ flash แล้วจะยังมีความเร็วที่ต่ำกว่าบ้าง แต่ A/D แบบที่ได้พัฒนาขึ้นนี้จะมีความเร็วกว่าตัวในเรื่องานสูง เนื่องจากสามารถกำหนดจำนวนบิตได้ตามต้องการ




รูปที่ 3 หลักการต่อ A/D ขนาดหลายบิตจาก A/D ขนาดหนึ่งบิต

5) การวัดผลและผลการทดลอง

วงจรในรูปที่ 2 ได้ทำการต่อวงจรขึ้นโดยใช้ทรานซิสเตอร์ NPN เบอร์ CA 3046 และทรานซิสเตอร์ PNP เบอร์ 2N 2907 โดยได้คัดเลือกให้มีความสมรรถนะมากที่สุด สำหรับแหล่งจ่ายกระแสคงที่ I₁ ถึง I₆ ได้ตั้งให้มีกระแส I = 300 μA ส่วน I_{ref} มีค่าเท่ากับ 100 μA และ I₅ มีค่าเท่ากับ I + I_{ref} = 400 μA ส่วนความต้านทาน R₁ = 100 kΩ ผลการทดลองแสดงในรูปที่ 4 โดยสัญญาณกระแสจะเข้าสู่ในแอมป์ลิฟิเคชันเป็นรูปสามเหลี่ยมมีค่าแปรไประหว่าง 0-100 μA และสัญญาณกระแสจะออก I แสดงในสเกลเส้นล่างมีขนาด 0-100 μA ส่วน A/D ขนาดหลายบิตในที่นี้ได้ใช้หลักการในรูปที่ 3 และทดลองต่อวงจรเป็น A/D ขนาด 3 บิต ซึ่งได้ผลการทดลองในรูปที่ 5 โดยสัญญาณกระแสจะเข้าสู่มีค่า 10kHz ป้อนเข้า A/D ขนาด 3 บิตที่ได้ต่อวงจรขึ้นและสัญญาณดิจิทัลที่ได้จะต่อผ่านวงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณแอนะล็อก (digital to analog converter) เบอร์ DAC 0800 ซึ่งได้แสดงในสเกลเส้นล่าง



รูปที่ 4 ผลการทดลองวงจรในรูปที่ 2



รูปที่ 5 ผลการทดลองวงจร A/D ขนาด 3 บิตที่มีความถี่ 10kHz

6) บทสรุป

วงจร A/D ขนาดหนึ่งบิตที่ได้มีขนาดขึ้นจะมีความเที่ยงตรงสูงและมีความเร็วสูงในการแปลงสัญญาณแอนะล็อกเป็นสัญญาณดิจิทัล อีกทั้งยังสามารถนำไปต่ออนุกรมกันให้เป็น A/D ขนาดหลายบิตได้ ผลการทดลองสามารถที่ยืนยันถึงหลักการของ A/D ที่ได้นำเสนอขึ้นในบทความนี้

เอกสารอ้างอิง

- [1] Phillip E. Allen and Douglas R. Holberg, "CMOS analog circuit design," Holt, Rinehart and Wieston, 1978.
- [2] V. Riewruja, W. Surakamponorn and C. Surawatpunya, "Integrable voltage-controlled and current-controlled nonlinear resistances," IEE Proceedings, vol.137, Pt.G, pp.238-246, 1990.
- [3] Phillip E. Allan and Michael B. Terry, "The use of current amplifiers for high performance voltage applications," IEEE J. Solid-State Circuits, vol. SC-25, pp.155-161, 1980.

ภาคผนวก ข.

โปรแกรมเขียนแบบการทำงานของวงจร A/D หนึ่งบิต

1 bit A/D Converter : Current mode

*** Power Supply**

VCC 100 0 15V

VEE 200 0 -15V

*** Double Current Multiplier**

.SUBCKT DCM 1 6 7 100 200

I1 100 1 300UA

Q1 2 0 1 P

Q2 100 2 3 N

Q3 2 3 200 N

Q4 4 3 200 N

Q5 200 4 5 P

Q6 4 5 100 P

Q7 6 5 100 P

Q8 6 5 100 P

Q9 7 5 100 P

Q10 7 5 100 P

I2 6 200 600UA

I3 7 200 600UA

.ENDS

*** Current Comparator**

.SUBCKT CC 4 3 100 200

Q1 2 0 4 N

Q2 2 1 100 P

Q3 1 1 100 P

Q4 3 2 1 P

Q5 100 0 5 N

*** Diode 1&2**

Q6 3 3 4 N

Q7 5 5 3 N

IB1 4 200 200UA

IB2 3 200 100UA

.ENDS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

*** Switch Electronic**

```
.SUBCKT ESW 2 6 5 100 200
RO 100 1 10K
Q1 1 2 3 NL
Q2 1 3 4 NL
Q3 5 6 4 NL
Q4 5 7 4 NL
ISW 4 200 100UA
.ENDS
```

*** Current Subtraction**

```
.SUBCKT CS 1 4 5 100 200
Q1 3 4 200 N
Q2 4 4 200 N
Q3 5 3 4 N
RB 2 3 100K
Q4 2 1 100 P
Q5 1 1 100 P
Q6 5 2 1 P
.ENDS
```

***1 Bit A/D Simulation**

```
RI 1 2 1
X1 2 3 4 100 200 DCM
X2 4 5 100 200 CC
X3 4 5 6 100 200 ESW
X4 6 3 7 100 200 CS
R1 7 0 10K
```

*** PNP Transistor**

```
.MODEL P PNP(IS=5E-14 ISE=45NA NE=4 ISC=45NA NC=4 BF=200
+ IKF=30MA VAF=240 CJC=3PF CJE=3PF RB=2 RE=3 RC=1.5 TF=1.4NS
+ TR=15NS KF=1E-15)
```

*** NPN Transistor**

```
.MODEL N NPN(IS=10E-15 ISE=1NA NE=4 ISC=1NA NC=4 BF=400
+ IKF=.1A VAF=240 CJC=4PF CJE=5.7PF RB=3 RE=.5 RC=.2 TF=0.15NS
+ TR=170NS KF=4E-15)
```

```
IIN 100 1 PULSE (0 100UA 0 0.1US 0.1US 1US 2US)
```

```
.TRAN 1NS 200NS
```

```
.PROBE
```

```
.END
```

นี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ค.

โปรแกรมเขียนแบบการทำงานของวงจร A/D ขนาด 3 บิต

3 bits A/D Converter : Current mode

*** Power Supply**

VCC 100 0 15V

VEE 200 0 -15V

*** Double Current Multiplier**

.SUBCKT DCM 1 6 7 100 200

I1 100 1 300UA

Q1 2 0 1 P

Q2 100 2 3 N

Q3 2 3 200 N

Q4 4 3 200 N

Q5 200 4 5 P

Q6 4 5 100 P

Q7 6 5 100 P

Q8 6 5 100 P

Q9 7 5 100 P

Q10 7 5 100 P

I2 6 200 600UA

I3 7 200 600UA

.ENDS

*** Current Comparator**

.SUBCKT CC 4 3 100 200

Q1 2 0 4 N

Q2 2 1 100 P

Q3 1 1 100 P

Q4 3 2 1 P

Q5 100 0 5 N

*** Diode 1&2**

Q6 3 3 4 N

Q7 5 5 3 N

IB1 4 200 200UA

IB2 3 200 100UA

.ENDS

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

*** Switch Electronic**

```
.SUBCKT ESW 2 6 5 100 200
RO 100 1 10K
Q1 1 2 3 NL
Q2 1 3 4 NL
Q3 5 6 4 NL
Q4 5 7 4 NL
ISW 4 200 100UA
.ENDS
```

*** Current Subtraction**

```
.SUBCKT CS 1 4 5 100 200
Q1 3 4 200 N
Q2 4 4 200 N
Q3 5 3 4 N
RB 2 3 100K
Q4 2 1 100 P
Q5 1 1 100 P
Q6 5 2 1 P
.ENDS
```

*** 1 Bit A/D Simulation**

```
.SUBCKT ADC 1 6 100 200
X1 1 2 3 100 200 DCM
X2 3 4 100 200 CC
X3 3 4 5 100 200 ESW
X4 5 2 6 100 200 CS
.ENDS
```

*** 3 Bit A/D Simulation**

```
RI 1 2 1
X1 2 3 100 200 ADC
```

*** MSB Bit**

```
R1 3 4 1
X2 4 5 100 200 ADC
```

*** 2nd Bit**

```
R2 5 6 1
X3 6 7 100 200 ADC
```

*** LSB Bit**

```
R3 7 0 10K
```

*** End** เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

*** PNP Transistor**

.MODEL P PNP(IS=5E-14 ISE=45NA NE=4 ISC=45NA NC=4 BF=200
+ IKF=30MA VAF=240 CJC=3PF CJE=3PF RB=2 RE=3 RC=1.5 TF=1.4NS
+ TR=15NS KF=1E-15)

*** NPN Transistor**

.MODEL N NPN(IS=10E-15 ISE=1NA NE=4 ISC=1NA NC=4 BF=400
+ IKF=.1A VAF=240 CJC=4PF CJE=5.7PF RB=3 RE=.5 RC=.2 TF=0.15NS
+ TR=170NS KF=4E-15)

*** Calculation**

IIN 100 1 PULSE (0 100UA 0 0.1US 0.1US 1US 2US)
.TRAN 1NS 200NS
.PROBE
.END

