สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

การออกแบบวงจร A/D ขนาดหนึ่งบิทโดยใช้วงจรไม่เป็นเชิงเส้น

ONE BIT A/D CONVERTER BASED ON NONLINEAR CIRCUIT

หนังสืออ้างอิง
ห้ามนำออกนอกห้องสมุด

มุกดา เทพธรณินทรา

MUKDA TEPTORANINTRA

T021429

วิทยานิพนธ์นี้เป็นส่วนหนึ่งของการศึกษาตามหลักสูตร

ปริญญาวิศวกรรมศาสตรมหาบัณฑิต

สาขาวิชาวิศวกรรมไฟฟ้า

บัณฑิตวิทยาลัย

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

พ.ศ. 2537

ISBN 974-621-150-1

ลิขสิทธิ์ของบัณฑิตวิทยาลัย สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เลขหมู่..............................
เลขทะเบียน........ 21429
วัน เดือน ปี 11 ต.ค. 2537

ONE BIT A/D CONVERTER BASED ON NONLINEAR CIRCUIT

MUKDA TEPTORANINTRA

A THESIS SUBMITTED IN PARTIAL FULFILLMENT

OF THE REQUIREMENTS FOR THE DEGREE

MASTER OF ENGINEERING IN ELECTRICAL ENGINEERING

GRADUATE SCHOOL

KING MONGKUT'S INSTITUTE OF TECHNOLOGY

LADKRABANG

1994

ISBN 974-621-150-1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

หัวข้อวิทยานิพนธ์	การออกแบบวงจร A/D ขนาดหนึ่งบิทโดยใช้วงจรไม่เป็นเชิงเส้น
นักศึกษา	มุกดา เทพธรณินทรา
อาจารย์ผู้ควบคุมวิทยานิพนธ์	ศ. ดร. วัลลภ สุระกำพลธร
ระดับการศึกษา	วิศวกรรมศาสตรมหาบัณฑิต สาขาวิศวกรรมไฟฟ้า
ภาควิชา	วิศวกรรมไฟฟ้า สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง
ปีการศึกษา	2537

บทคัดย่อ

วัตถุประสงค์ของวิทยานิพนธ์นี้เป็นการนำเสนอหลักการออกแบบวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล (analog to digital converter : A/D) ที่มีการทำงานอยู่ในรูปของกระแส การออกแบบได้พัฒนาวงจรไม่เป็นเชิงเส้นที่มีคุณสมบัติของวงจรเป็นรูปฟันเลื่อย เพื่อสังเคราะห์วงจร A/D ขนาดหนึ่งบิทขึ้น ซึ่งวงจรนี้สามารถกำหนดจุดการทำงานได้โดยการควบคุมจากกระแสภายนอก เป็นผลให้วงจรนี้สามารถทำงานได้อย่างมีประสิทธิภาพ วงจร A/D ที่นำเสนอนี้สามารถประยุกต์ใช้งานเป็นวงจร A/D ที่มีความละเอียดในการทำงานสูงขึ้นได้ โดยการเพิ่มจำนวนการต่อวงจร A/D ขนาดหนึ่งบิทอนุกรมกันตามจำนวนบิทที่ต้องการ วงจร A/D ที่พัฒนาขึ้นนี้ใช้หลักการของวงจรรวมเป็นหลักในการออกแบบ สมรรถนะการทำงาน ช่วงปฏิบัติการ ความแม่นยำ และความเที่ยงตรงของวงจรสามารถที่จะยืนยันได้ด้วยผลการเลียนแบบการทำงานด้วยโปรแกรม PSPICE และจากการทดสอบจากการต่อวงจรจริง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Thesis Title One bit A/D converter based on nonlinear circuit

Student Mukda Teptoranintra

Thesis Advisor Prof. Dr. Wanlop Surakampontorn

Level of Study Master of Engineering in Electrical Engineering

Department Electrical Engineering King Mongkut's Institute of Technology Ladkrabang

Year 1994

Abstract

An Integrable current mode one bit A/D converter based on nonlinear circuit is proposed in this thesis. The nonlinear circuits used have a sawtooth characteristic, that can be accurately assigned the break point current by external current control. An A/D with N-bit resolution can be constructed by cascading of the proposed one bit A/D. Simulation and experimental results demonstate the performance of the proposed one bit A/D are also presented.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิติกรรมประกาศ

ผู้เขียนขอขอบพระคุณอย่างสูงต่อ ศาสตราจารย์ ดร. วัลลภ สุระกำพลธร อาจารย์ที่ปรึกษา ซึ่งท่านได้เป็นผู้ริเริ่มเสนอแนวความคิดในงานวิจัยเรื่องนี้ อีกทั้งท่านยังได้ให้คำปรึกษาและทุ่มเทสติปัญญาความคิดอย่างเต็มกำลังให้กับผู้เขียนมาโดยตลอดตั้งแต่ต้นจนจบการศึกษา และขอขอบพระคุณ อาจารย์ ดร. วันชัย ริ้วรุจา ที่ได้ให้คำปรึกษาชี้แนะแนวทางในการแก้ปัญหาต่าง ๆ ที่เกิดขึ้นทั้งทางด้านทฤษฎีและปฏิบัติอย่างเต็มกำลังความสามารถตลอดมา นอกจากนี้ผู้เขียนขอขอบพระคุณต่อบุพการีที่คอยเป็นกำลังใจในการศึกษาวิจัยครั้งนี้ งานวิจัยฉบับนี้จึงสามารถสำเร็จลงได้ด้วยแรงสนับสนุนจากทุกท่านที่ผู้เขียนได้กล่าวมาข้างต้น

มุกดา เทพธรณินทรา

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

บทคัดย่อ (ภาษาไทย)	I
บทคัดย่อ (ภาษาอังกฤษ)	II
กิติกรรมประกาศ	III
บทที่ 1 อารัมภบท	1
1.1 กล่าวนำ	1
1.2 วัตถุประสงค์ในการทำวิทยานิพนธ์	1
1.3 รายละเอียดของวิทยานิพนธ์	2
1.4 บทสรุป	2
บทที่ 2 การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล	3
2.1 บทนำ	3
2.2 หลักการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล	3
2.3 วงจร A/D ความเร็วต่ำ	4
2.3.1 Single Slope A/D converter	5
2.3.2 Dual Slope A/D converter	7
2.4 วงจร A/D ความเร็วปานกลาง	10
2.4.1 Successive Approximation A/D	10
2.4.2 Algorithmic A/D	13
2.5 วงจร A/D ความเร็วสูง	15
2.5.1 Parallel A/D หรือ Flash A/D	15
2.6 บทสรุป	17

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3 วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลโดยใช้วงจรไม่เป็นเชิงเส้น 18

3.1 บทนำ 18

3.2 หลักการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลขนาดหนึ่งบิท 18

3.3 วงจรไม่เป็นเชิงเส้นที่ใช้ในการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลชนิด 20

ทำงานด้วยกระแส

3.3.1 วงจรขยายกระแส 20

3.3.2 วงจรเปรียบเทียบกระแสหรือวงจรจำกัดกระแส 23

3.3.3 วงจรสวิทช์อีเล็คทรอนิคส์ 25

3.3.4 วงจรลบกระแส 28

3.4 วงจรและการทำงานของวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลขนาด 29

หนึ่งบิท

3.5 ผลการเลียนแบบวงจรด้วยโปรแกรม Pspice 31

3.6 บทสรุป 31

บทที่ 4 การประยุกต์ใช้งาน 33

4.1 บทนำ 33

4.2 หลักการของวงจรแปลงสัญญาณอนาลอกเป็นดิจิตอลขนาดหลายบิท 33

4.3 เวลาที่ใช้ในการแปลงสัญญาณและจำนวนบิทสูงสุด 34

4.4 ผลการเลียนแบบวงจรด้วยโปรแกรม Pspice 40

4.5 ผลการทดลอง 42

4.6 บทสรุป 45

บทที่ 5 บทส่งท้ายและข้อเสนอแนะแนวทางในการทำวิจัย 46

5.1 บทส่งท้าย 46

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.2 ข้อเสนอแนะแนวทางในการทำวิจัย 46

เอกสวรอ้างอิง 47

ภาคผนวก ก. บทความการประชุมวิชาการวิศวกรรมไฟฟ้า 48

ภาคผนวก ข. โปรแกรมเลียนแบบการทำงานของวงจร A/D หนึ่งบิท 52

ภาคผนวก ค. โปรแกรมเลียนแบบการทำงานของวงจร A/D ขนาด 3 บิท 54

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

อารัมภบท

1.1 กล่าวนำ

ปัจจุบันวิทยาการทางด้านดิจิตอลเข้ามามีบทบาทในการออกแบบอุปกรณ์ทางด้านอิเล็คทรอนิคส์ต่าง ๆ มากขึ้น ดังนั้นอุปกรณ์แปลงสัญญาณทั้งจากสัญญาณอนาลอกเป็นสัญญาณดิจิตอล (A/D) และจากสัญญาณดิจิตอลเป็นสัญญาณอนาลอก (D/A) นั้นจึงเป็นสิ่งที่จำเป็น การทำงานของอุปกรณ์อิเล็คทรอนิคส์จะดีหรือไม่นั้นก็ขึ้นกับคุณสมบัติของอุปกรณ์แปลงสัญญาณด้วย คุณลักษณะของอุปกรณ์แปลงสัญญาณที่ดีจะต้องทำการแปลงสัญญาณโดยให้มีค่าใกล้เคียงกับสัญญาณเดิมมากที่สุด มีความผิดเพี้ยนของสัญญาณน้อยที่สุด และมีอัตราการแปลงสัญญาณที่สามารถตอบสนองความต้องการของวงจรได้ดี จากความสำคัญของอุปกรณ์แปลงสัญญาณดังกล่าวข้างต้น จึงเป็นที่มาของวิทยานิพนธ์เรื่องการออกแบบวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลฉบับนี้ โดยได้คิดพัฒนาวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลที่มีประสิทธิภาพการทำงานที่ดี และมีความเร็วในการแปลงสัญญาณที่สูง

1.2 วัตถุประสงค์ในการทำวิทยานิพนธ์

วัตถุประสงค์ในการทำวิทยานิพนธ์ เรื่อง " การออกแบบวงจร A/D ขนาดหนึ่งบิท โดยใช้วงจรไม่เป็นเชิงเส้น " มีด้วยกันอยู่ 3 ประการหลัก ๆ กล่าวคือ

1. เพื่อพัฒนาวงจร A/D ที่มีประสิทธิภาพในการแปลงสัญญาณที่ดี มีความสามารถในการแปลงสัญญาณได้ที่ความเร็วสูง มีความผิดเพี้ยนของสัญญาณต่ำ และมีความคล่องตัวในการนำไปประยุกต์ใช้งาน

2. เพื่อนำเสนอหลักการทำงานของ A/D ที่ใช้วงจรไม่เป็นเชิงเส้นและทำงานภายใต้โหมดกระแส ซึ่งการทำงานของวงจรโดยใช้กระแสจะเร็วกว่าการทำงานด้วยศักดาไฟฟ้า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. เพื่อพัฒนาวงจร A/D ที่มีขนาดเล็ก มีจำนวนอุปกรณ์ในวงจรน้อย และอุปกรณ์ส่วนใหญ่เป็นอุปกรณ์แอคทีฟ (Active Device)

1.3 รายละเอียดของวิทยานิพนธ์

วิทยานิพนธ์ฉบับนี้แบ่งเนื้อหาออกเป็น 4 บท โดยในบทที่หนึ่งจะเป็นการกล่าวนำและวัตถุประสงค์ในการทำวิทยานิพนธ์ สำหรับเนื้อหาในบทอื่น ๆ มีรายละเอียดดังต่อไปนี้

บทที่ 2 จะกล่าวถึงหลักการเบื้องต้นของวงจร A/D ประเภทของวงจร A/D และรายละเอียดการทำงานของ A/D ประเภทต่าง ๆ

บทที่ 3 จะกล่าวถึงหลักการของวงจร A/D ขนาดหนึ่งบิทที่ได้พัฒนาขึ้น รายละเอียดการออกแบบวงจร รวมทั้งผลการทดลองเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSpice

บทที่ 4 จะกล่าวถึงการประยุกต์ใช้งานวงจร A/D ขนาดหนึ่งบิทให้เป็นวงจร A/D ขนาดหลายบิท โดยจะทำการเลียนแบบผลการทำงานของวงจรด้วยโปรแกรม PSpice นอกจากนั้นยังทำการทดลองต่อวงจรเพื่อเปรียบเทียบกับผลทางด้านทฤษฎีและผลทางด้านปฏิบัติ

1.4 บทสรุป

ในบทนี้เป็นการกล่าวถึงจุดประสงค์ในการทำวิทยานิพนธ์ และหัวข้อเนื้อหาในแต่ละบทซึ่งประกอบด้วยเนื้อหาสำคัญ ๆ 2 ประการ คือ 1. การออกแบบวงจร A/D ขนาดหนึ่งบิทที่ใช้วงจรไม่เป็นเชิงเส้นทำงานภายใต้โหมดกระแส โดยมีขนาดของวงจรที่เล็ก และ 2. การนำเอาวงจร A/D ขนาดหนึ่งบิทที่พัฒนาขึ้นมาประยุกต์ใช้งานเป็นวงจร A/D ขนาดหลายบิท โดยไม่จำเป็นต้องมีการปรับปรุงวงจร A/D ขนาดหนึ่งบิทแต่ประการใด จากเนื้อหาดังกล่าวข้างต้นจะเห็นได้ว่าวงจร A/D ขนาดหนึ่งบิทที่นำเสนอนี้เป็นวงจร A/D ที่นำหลักการแบบใหม่มาประยุกต์ใช้งาน เพื่อเพิ่มความคล่องตัวในการใช้งาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

การแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล

2.1 บทนำ

โดยปกติสัญญาณข้อมูลต่าง ๆ ตามธรรมชาติ เช่น ศักดาไฟฟ้า, กระแสไฟฟ้า, ประจุไฟฟ้า, อุณหภูมิ, ความดัน และเวลา จะอยู่ในรูปของสัญญาณต่อเนื่องหรือสัญญาณอนาลอก แต่ในปัจจุบัน อุปกรณ์อิเล็คทรอนิคส์มีการนำเอารูปแบบของสัญญาณดิจิตอลมาใช้ในการทำงานมากขึ้น ตัวอย่างเช่น วงจรประมวลสัญญาณดิจิตอล (DSP), วงจรเครื่องบันทึกและเล่นกลับในเครื่องเสียงแบบดิจิตอล, วงจรด้านการสื่อสารข้อมูลแบบพัลส์โค้ดมอดูเลเตอร์ (PCM), วงจรสังเคราะห์ภาพ, มัลติมิเตอร์แบบดิจิตอล เป็นต้น วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล (A/D) จึงเข้ามาเป็นส่วนหนึ่งของอุปกรณ์ต่าง ๆ อย่างหลีกเลี่ยงไม่ได้ ดังนั้นวงจร A/D จะเป็นส่วนหนึ่งที่มีผลต่อการทำงานของวงจร ดังนั้นวงจร A/D จะต้องมีประสิทธิภาพในการทำงานที่ดี สามารถแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลโดยมีความผิดเพี้ยนของสัญญาณต่ำ และมีความเที่ยงตรงในการทำงานสูง

ประเภทของวงจร A/D สามารถแบ่งได้หลายลักษณะ เช่น แบ่งตามความเร็วในการแปลงสัญญาณ หรือแบ่งตามสมรรถนะการทำงานของวงจร เป็นต้น ในวิทยานิพนธ์ฉบับนี้จะกล่าวถึงประเภทของวงจร A/D ตามความเร็วในการแปลงสัญญาณ โดยสามารถแบ่งเป็นประเภทใหญ่ ๆ ได้ 3 ประเภท คือ 1. วงจร A/D ความเร็วต่ำ 2. วงจร A/D ความเร็วปานกลาง 3. วงจร A/D ความเร็วสูง ซึ่งแต่ละประเภทเหมาะกับลักษณะของงานที่แตกต่างกัน สำหรับหลักการและรายละเอียดของวงจร A/D แต่ละประเภทจะได้กล่าวถึงในหัวข้อถัดไป

2.2 หลักการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล

หลักการของวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล (A/D converter) คือการเปลี่ยนรูปแบบของสัญญาณต่อเนื่องค่าหนึ่ง ๆ เป็นสัญญาณดิจิตอลที่มีค่าสอดคล้องกัน ประเภทของวงจรแบ่ง

เอกสารนี้เป็นเพียงส่วนหนึ่งของเอกสารฉบับสมบูรณ์เท่านั้น มิใช่เพื่อการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตามความเร็วในการแปลงสัญญาณได้เป็น 3 ประเภทใหญ่ ๆ คือ วงจร A/D ความเร็วต่ำ, วงจร A/D ความเร็วปานกลาง และวงจร A/D ความเร็วสูง วิธีการแปลงสัญญาณ การประยุกต์ใช้งาน และข้อดีข้อเสียของแต่ละประเภทจะแตกต่างกันไป



รูปที่ 2.1 หลักการเบื้องต้นของวงจร A/D converter

หลักการเบื้องต้นของวงจร A/D [1] แสดงได้ดังรูปที่ 2.1 สามารถอธิบายการทำงานได้ดังนี้ สัญญาณต่อเนื่องจุดเข้า V_{IA} จะป้อนเข้าสู่วงจรเปรียบเทียบสัญญาณจำนวน N+1 วงจรที่ต่อขนานกัน โดยแต่ละวงจรมีระดับของสัญญาณอ้างอิง V_i แตกต่างกัน โดยที่ i เป็นค่าใด ๆ ตั้งแต่ 0 ถึง N ค่า สัญญาณจุดออก X_i จากแต่ละวงจรเปรียบเทียบสัญญาณจะนำไปทำการเข้ารหัสโดยวงจรเข้ารหัส (Coder) เพื่อเปลี่ยนค่าสัญญาณจุดออกเหล่านั้นให้เป็นสัญญาณดิจิตอลที่สอดคล้องกับสัญญาณต่อเนื่องจุดเข้า ความสัมพันธ์ระหว่างสัญญาณต่อเนื่อง V_{IA} และสัญญาณดิจิตอล D_o แสดงได้ดังรูปที่ 2.2 สำหรับรายละเอียดและหลักการของวงจร A/D แต่ละประเภทจะกล่าวในหัวข้อถัดไป

2.3 วงจร A/D ความเร็วต่ำ

วงจร A/D ความเร็วต่ำ เป็นวงจร A/D ที่มีขนาดเล็ก ลักษณะการทำงานของวงจรไม่ซับซ้อน เวลาที่ใช้ในการแปลงสัญญาณขึ้นอยู่กับค่าระดับสัญญาณต่อเนื่องที่ป้อนเข้าสู่วงจร ขนาดของวงจรไม่ขึ้นกับจำนวนบิทที่ต้องการ สามารถแปลงสัญญาณที่ต้องการความละเอียดสูงได้ดีคือจำนวนบิทมาก

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร A/D ที่จัดอยู่ในประเภทนี้ได้แก่ วงจร Single slope A/D converter และวงจร Dual slope A/D converter ซึ่งมีรายละเอียดดังต่อไปนี้



รูปที่ 2.2 กราฟความสัมพันธ์ระหว่างสัญญาณต่อเนื่องและสัญญาณดิจิตอล

2.3.1 Single slope A/D converter หรือ Pulse width modulator A/D converter

วงจร A/D แบบนี้มีหลักการทำงานแปลงสัญญาณต่อเนื่องให้อยู่ในรูปของพัลส์ที่ขนาดความกว้างแปรตามเวลาซึ่งเป็นฟังก์ชั่นของระดับสัญญาณต่อเนื่องที่ต้องการแปลงค่า และสัญญาณดิจิตอลจะได้จากการนับสัญญาณความถี่อ้างอิงที่เกิดขึ้นในช่วงตั้งแต่เริ่มต้นจนกระทั่งสิ้นสุดสัญญาณพัลส์[2] วงจรพื้นฐานแสดงได้ดังรูปที่ 2.3 วงจรประกอบด้วย วงจรสร้างสัญญาณramp G_1, วงจรเปรียบเทียบสัญญาณ C_1, วงจรแอนด์เกท (AND gate) A_1, วงจรนับแบบไบนารี่ CT_1 และวงจรควบคุมการทำงาน การทำงานของวงจรอธิบายได้ดังนี้ เมื่อสัญญาณต่อเนื่องจุดเข้า V_{IA} ถูกป้อนเข้าสู่ขาบวก (+) ของวงจรเปรียบเทียบ C_1 วงจรควบคุมการทำงานจะทำการส่งสัญญาณรีเซทไปทำการรีเซทวงจรสร้างสัญญาณ G_1 เพื่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ให้วงจร G_1 สร้างสัญญาณ ramp จาก 0 โวลท์ โดยการอินทิเกรตสัญญาณกระแสอ้างอิง I ได้ศักดาจุดออกของวงจร V_{G1} ซึ่งมีค่าแปรตามเวลา ตามสมการที่ (2.1)

$$V_{G1}(t) = K\int_0^{t_s} I_{ref}dt \qquad (2.1)$$

โดยที่ K เป็นค่าคงที่ และ t_s เป็นเวลาที่ค่าสัญญาณจุดออก $V_{G1}(t)$ เท่ากับ V_{IA}

จุดออกของวงจรสร้างสัญญาณ G_1 จะต่อกับขาลบ (-) ของวงจรเปรียบเทียบ C_1 ณ เวลา t ใดๆ ถ้าสัญญาณต่อเนื่องจุดเข้า$V_{IA} > V_{G1}(t)$ สัญญาณจุดออกของวงจรเปรียบเทียบ C_1 จะเป็น "1" ซึ่งทำให้วงจรแอนด์เกท (AND gate) A_1 ทำงาน ส่งสัญญาณนาฬิกาความถี่ F ซึ่งเท่ากับ $1/T_{clk}$ เข้าสู่วงจรนับ CT_1 และเมื่อ $V_{G1}(t) = V_{IA}$ ให้เวลา ณ ขณะนั้นเป็น t_s สัญญาณจุดออกจากวงจรเปรียบเทียบ C_1 จะเปลี่ยนเป็น "0" ค่าดังกล่าวจะทำให้แอนด์เกท A_1 ไม่สามารถส่งสัญญาณนาฬิกาไปยังวงจรนับ CT_1 ได้ ทำให้การนับสิ้นสุด จำนวนสัญญาณนาฬิกาที่ CT_1นับได้ในช่วงคาบเวลา T_s วงจรควบคุมการทำงานจะทำการแปลงเป็นสัญญาณดิจิตอลที่มีค่าเทียบเท่ากับสัญญาณต่อเนื่อง V_{IA}

ข้อเสียของวงจรนี้คือคาบเวลาที่ใช้ในการแปลงสัญญาณ T_s แปรตามระดับของสัญญาณต่อเนื่องจุดเข้า V_{IA} ทั้งนี้เนื่องจากวงจร A/D นี้ใช้การนับจำนวนสัญญาณนาฬิกาในช่วงคาบเวลาที่ระดับสัญญาณเปรียบเทียบ $V_{G1}(t)$ มีการเปลี่ยนแปลงค่าจาก 0 โวลท์ไปจนกระทั่งมีค่าเท่ากับสัญญาณจุดเข้า V_{IA} ดังนั้นจึงจับการเปลี่ยนระดับสัญญาณได้ทีละ 1 พัลส์ของสัญญาณนาฬิกาหรือทีละ 1 ระดับสัญญาณดิจิตอล LSB เท่านั้น นอกจากนั้นเสถียรภาพและความแม่นยำของวงจรขึ้นอยู่กับความผิดพลาดของวงจรสร้างสัญญาณ ramp และวงจรสร้างสัญญาณนาฬิกา

2.3.2 Dual slope A/D converter หรือ Up-down integrator A/D converter

วงจรนี้เป็นวงจรอีกรูปแบบหนึ่งของวงจร Pulse width modulator A/D converter โดยจะมีความซับซ้อนและความเที่ยงตรงในการทำงานของวงจรเพิ่มขึ้น หลักการทำงานพื้นฐานของวงจรคือการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.3 วงจรพื้นฐานของ Single slope A/D converter

สร้างพัลส์ขึ้นมาหนึ่งลูกในหนึ่งรอบการแปลงสัญญาณ ความกว้างของพัลส์ถูกคำนวณจากเวลาที่ใช้ใน การ อินทิเกรตสัญญาณที่แตกต่างกัน 2 ค่า คือสัญญาณต่อเนื่องจุดเข้าและสัญญาณอ้างอิง ซึ่งอธิบายได้ดังนี้ การอินทิเกรตครั้งแรกเป็นการอินทิเกรตสัญญาณต่อเนื่องจุดเข้าภายในระยะเวลาที่กำหนดแน่นอนค่าหนึ่งให้เป็น t_1 ซึ่งจะได้สัญญาณจุดออกของวงจรอินทิเกรต ณ เวลานั้นแตกต่างกันตามขนาดสัญญาณต่อเนื่องจุดเข้า หลังจากนั้นวงจรจะสร้างพัลส์เพื่อคำนวณหาค่าสัญญาณดิจิตอลโดยการทำการอินทิเกรตสัญญาณอ้างอิงในทิศทางลบ จนกระทั่งสัญญาณจุดออกของวงจรอินทิเกรตมีค่าเท่ากับระดับสัญญาณที่ถูกกำหนดแน่นอนค่าหนึ่งให้มีค่าเท่ากับ V_{th} และระยะเวลาที่ใช้ในการอินทิเกรตครั้งที่ 2 มีค่าเท่ากับ t_2 กรณีที่สัญญาณต่อเนื่องจุดเข้าต่างกัน ค่าเวลา t_2 ของการทำงานก็จะแตกต่างกันด้วย จำนวนสัญญาณนาฬิกาที่เกิดขึ้นภายในช่วงเวลาพัลส์ t_2 วงจรควบคุมการทำงานจะแปลงค่าเป็นสัญญาณดิจิตอลที่เทียบเท่ากับสัญญาณต่อเนื่องจุดเข้า

วงจรพื้นฐานแสดงได้ดังรูปที่ 2.4 วงจรประกอบด้วยวงจรอินทิเกรต I_1, วงจรเปรียบเทียบสัญญาณ C_1, วงจรควบคุมการทำงาน, วงจรนับแบบไบนารี CT_1, สวิทช์ S_1และสวิทช์ S_2 โดยที่สวิทช์ S_1 และสวิทช์ S_2 จะทำงานตรงข้ามกันตลอด การทำงานอธิบายได้ดังนี้ เมื่อสัญญาณต่อเนื่องจุดเข้า V_{IA}

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.4 วงจรพื้นฐานของ Dual slope A/D converter

ป้อนเข้าสู่วงจร วงจรควบคุมการทำงานจะส่งสัญญาณรีเซท ไปทำการรีเซทค่าศักดาจุดออก V_{int} ของวงจรอินทิเกรต I_1 จาก 0 โวลท์ ให้มีค่าเท่ากับ V_{th} ซึ่งเป็นระดับศักดา threshold ของ C_1 หลังจากนั้นวงจรควบคุมการทำงานจะส่งสัญญาณไปปิดสวิทช์ S_1 เพื่อส่งผ่านสัญญาณต่อเนื่องจุดเข้า V_{IA} ไปยังวงจรอินทิเกรต I_1 เพื่อทำการอินทิเกรตสัญญาณเป็นระยะเวลาเท่ากับ $N_{ref}T$ (t_1) ซึ่งเป็นระยะเวลาอ้างอิงที่กำหนด โดยที่ T เป็นคาบเวลาของสัญญาณนาฬิกามาตรฐานของวงจร และ N_{ref} เป็นจำนวนสัญญาณนาฬิกาอ้างอิง ได้สัญญาณจุดออกจากวงจรอินทิเกรต I_1 เป็น V_{int} ความสัมพันธ์ระหว่าง V_{IA} กับ V_{int} แสดงได้ดังสมการที่ (2.2)

$$V_{int}(t) = K \int_0^{N_{ref}T} V_{IA}\, dt + V_{int}(0)$$

$$= K N_{ref} T V_{IA} + V_{th} \qquad (2.2)$$

โดยที่ K เป็นค่าคงที่

หลังจากนั้นวงจรควบคุมจะเปิดสวิทช์ S_1 และปิดสวิทช์ S_2 เพื่อส่งผ่านค่าศักดาอ้างอิง ($-V_{ref}$) เข้าสู่วงจรอินทิเกรต I_1 ซึ่งวงจรจะอินทิเกรตโดยมี slope การทำงานของวงจรเป็นลบ (-) ในขณะเดียวกันนั้นวงจรนับ CT_1 จะเริ่มทำการนับจำนวนสัญญาณนาฬิกาไปจนกระทั่ง V_{int} มีค่าเท่ากับ V_{th} ซึ่งเป็นค่าระดับศักดาที่กำหนด วงจรนับ CT_1 จะหยุดทำการนับ ให้ระยะเวลาที่วงจรนับ CT_1 ทำงานเท่ากับ $N_{out}T$ (t_2) วงจรควบคุมการทำงานจะแปลงจำนวนสัญญาณนาฬิกา N_{out} ที่นับได้เป็นสัญญาณดิจิตอลที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เทียบเท่ากับสัญญาณต่อเนื่องจุดเข้า V_{IA} สมการความสัมพันธ์ในช่วง slope ขาลงระหว่าง $-(V_{ref})$ กับ V_{int} แสดงได้ดังสมการที่ (2.3)

$$V_{int}(t) = V_{int}(0) + K \int_{0}^{N_{out}T} (-V_{ref})\, dt \tag{2.3}$$

เมื่อ $t = N_{out}T$ จะได้ว่า

$$V_{int}(N_{out}T) = V_{int}(0) - K N_{out} T V_{ref} \tag{2.4}$$

จาก $V_{int}(0) = KN_{ref}TV_{IA} + V_{th}$ ดังนั้น

$$V_{int}(N_{out}T) = [KN_{ref}TV_{IA} + V_{th}] - K N_{out} T V_{ref} \tag{2.5}$$

เนื่องจาก $V_{int}(N_{out}T) = V_{th}$ ดังนั้นจะได้ว่า

$$V_{ref} N_{out} = V_{IA} N_{ref} \tag{2.6}$$

หรือ

$$N_{out} = N_{ref}\left[\frac{V_{IA}}{V_{ref}}\right] \tag{2.7}$$

กราฟแสดงความสัมพันธ์ระหว่างค่าศักดาจุดออกของวงจรอินทิเกรต V_{int} และเวลา t เป็นดังรูปที่ 2.5 และจากสมการที่ (2.7) จะเห็นได้ว่าการทำงานของวงจรไม่ขึ้นกับค่าศักดา threshold ของวงจรเปรียบเทียบสัญญาณ, slope ของวงจรอินทิเกรต หรือสัญญาณนาฬิกา แต่การทำงานของวงจรจะขึ้นกับระดับของศักดาจุดเข้าเท่านั้น ทำให้การทำงานของวงจรมีความเที่ยงตรงและแม่นยำ สำหรับในกรณีที่สัญญาณต่อเนื่องจุดเข้ามีค่าเต็มสเกล (ระดับศักดาจุดเข้าสูงสุด) เวลาที่ใช้ในการแปลงสัญญาณจะมีค่ามากที่สุดคือ $2^{N+1}T$ วินาที โดยที่ N เป็นจำนวนบิทที่ต้องการ

2.4 วงจร A/D ความเร็วปานกลาง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร A/D ความเร็วปานกลาง เป็นวงจร A/D ที่มีการทำงานเป็นแบบอนุกรม คือในการแปลง



รูปที่ 2.5 กราฟความสัมพันธ์ระหว่างค่าศักดาจุดออกของวงจรอินทิเกรต V_{int} กับเวลา t

สัญญาณหนึ่งครั้งจะได้สัญญาณดิจิตอลหนึ่งบิท เมื่อเปรียบเทียบกับวงจร A/D ความเร็วต่ำ วงจร A/D ประเภทนี้จะมีความซับซ้อนมากขึ้น เวลาที่ใช้ในการแปลงสัญญาณไม่ขึ้นกับค่าระดับสัญญาณต่อเนื่องที่ป้อนเข้าสู่วงจรแต่ขึ้นกับจำนวนบิทที่ต้องการ วงจร A/D ที่จัดอยู่ในประเภทนี้ได้แก่ วงจร Successive approximation A/D converter และวงจร Algorithmic A/D converter ซึ่งมีรายละเอียดดังต่อไปนี้

2.4.1 Successive approximation A/D converter

วงจรนี้มีหลักการพื้นฐานคือ วงจรจะทำการแปลงสัญญาณต่อเนื่องให้เป็นสัญญาณดิจิตอลทีละหนึ่งบิท เริ่มต้นจากบิทสูงสุด (M.S.B.) ไปยังบิทต่ำสุด (L.S.B.) นั่นคือสัญญาณต่อเนื่องจุดเข้าจะทำการเปรียบเทียบกับสัญญาณเปรียบเทียบค่าหนึ่ง ๆ โดยในแต่ละรอบการเปรียบเทียบสัญญาณที่เข้าทำการเปรียบเทียบจะมีค่าแตกต่างกัน ในรอบแรกค่าสัญญาณเปรียบเทียบจะมีค่าเท่ากับครึ่งหนึ่งของสัญญาณเต็มสเกลที่วงจรสามารถยอมรับได้ ในกรณีที่สัญญาณต่อเนื่องจุดเข้ามากกว่าสัญญาณเปรียบเทียบ สัญญาณดิจิตอลบิทสูงสุดจะมีค่าเป็น "1" แต่ถ้าสัญญาณต่อเนื่องมีค่าน้อยกว่าสัญญาณเปรียบเทียบ สัญญาณดิจิตอลบิทสูงสุดจะมีค่าเป็น "0" หลังจากนั้นวงจรจะทำการเปรียบเทียบเพื่อหาค่าสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น บทคัดย่อห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ดิจิตอลบิทถัดไป โดยการเพิ่มหรือลดค่าสัญญาณเปรียบเทียบจากค่าเดิมอีกครึ่งหนึ่ง ซึ่งขึ้นกับว่าสัญญาณจุดออกของวงจรเปรียบเทียบมีค่าเป็นอะไร ถ้าสัญญาณมีค่าเป็น "1" วงจรจะเพิ่มค่าสัญญาณเปรียบเทียบ แต่ถ้าสัญญาณนั้นมีค่าเป็น "0" วงจรจะลดค่าสัญญาณเปรียบเทียบลง การทำงานของวงจรสำหรับบิทถัดไปก็จะปฏิบัติตามขั้นตอนเหมือนที่กล่าวมาข้างต้นจนกว่าจะครบตามจำนวนบิทที่ต้องการ รูปแบบการเปรียบเทียบสัญญาณต่อเนื่องกับสัญญาณเปรียบเทียบแสดงได้ดังรูปที่ 2.6

จากหลักการที่กล่าวมาข้างต้นสามารถนำมาประยุกต์เป็นวงจรดังแสดงในรูปที่ 2.7 วงจรประกอบไปด้วย วงจรเปรียบเทียบสัญญาณ C_1, วงจรเกท G_1, วงจรควบคุมการทำงาน, วงจร D/A และแหล่งจ่ายศักดาอ้างอิง การทำงานของวงจรอธิบายได้ดังนี้ เมื่อสัญญาณต่อเนื่องจุดเข้า V_{IA} ป้อนเข้าสู่วงจรเปรียบเทียบ C_1 วงจรควบคุมการทำงานจะกำหนดค่าเริ่มต้นของสัญญาณจุดเข้าบิทสูงสุดของวงจร D/A ให้เป็น "1" และค่าบิทอื่น ๆ ให้เป็น "0" วงจร D/A จะทำการแปลงสัญญาณดังกล่าวเป็นสัญญาณต่อเนื่องจุดออก V_{OA} ซึ่งต่อเข้าไปยังวงจรเปรียบเทียบ C_1 เพื่อเปรียบเทียบกับสัญญาณจุดเข้า V_{IA} ถ้า $V_{IA} > V_{OA}$ สัญญาณจุดออกของวงจรเปรียบเทียบ C_1 จะเป็น "1" แต่ถ้า $V_{IA} < V_{OA}$ สัญญาณขาออกของ C_1 จะเป็น "0" ค่าสัญญาณจุดออกจากวงจร C_1 นี้จะส่งไปยังวงจรควบคุมการทำงาน เพื่อที่จะนำไปใช้ในการกำหนดค่าสัญญาณเปรียบเทียบในครั้งต่อไป และสำหรับสัญญาณดิจิตอลของบิทนั้นจะส่งไปยังวงจรถัดไปผ่านทางวงจรเกท G_1 ซึ่งการทำงานของเกท G_1 จะถูกควบคุมโดยจังหวะสัญญาณนาฬิกา หลังจากนั้นวงจรจะเริ่มต้นการทำงานเพื่อหาบิทถัดไปตามขั้นตอนที่กล่าวมาข้างต้น โดยวงจรควบคุมการทำงานจะกำหนดบิท ที่จะถูกพิจารณาต่อไปให้มีค่าเป็น "1" สำหรับบิทที่เปรียบเทียบไปแล้วจะมีค่าไม่เปลี่ยนแปลง ป้อนเข้าสู่วงจร D/A วงจรจะสิ้นสุดการทำงานในการแปลงสัญญาณต่อเนื่องหนึ่งค่าเมื่อวงจรได้ทำการแปลงสัญญาณจนครบตามจำนวนบิทที่ต้องการ ตัวอย่างความสัมพันธ์ของสัญญาณต่อเนื่องจุดออก V_{OA} จาก D/A กับสัญญาณต่อเนื่องขาเข้า V_{IA} แสดงได้ดังกราฟรูปที่ 2.8

ข้อดีของวงจรชนิดนี้คือใช้ขั้นตอนในการแปลงสัญญาณเพียง N ขั้นตอนเท่านั้น โดยที่ N เป็นจำนวนบิทที่ต้องการ ทำให้ความเร็วในการแปลงสัญญาณดีกว่าวงจร A/D ความเร็วต่ำ 2 แบบที่กล่าวมาข้างต้น แต่ความเที่ยงตรงและแม่นยำของวงจรขึ้นอยู่กับวงจร D/A ที่ใช้ในวงจร ซึ่งจะต้องมีค่าความผิด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ผิดพลาดในการทำงานไม่เกิน ±1/2 LSB มิฉะนั้นจะทำให้สัญญาณของวงจร A/D มีความผิดพลาดมากขึ้น



รูปที่ 2.6 รูปแบบการเปรียบเทียบสัญญาณต่อเนื่องกับสัญญาณเปรียบเทียบ Successive approximation A/D converter



รูปที่ 2.7 วงจรพื้นฐานของ Successive approximation A/D converter

2.4.2 Algorithmic A/D converter

หลักการแปลงสัญญาณของวงจรจะที่เริ่มต้นจากบิทสูงสุด (M.S.B.) ไปหาบิทต่ำสุด (L.S.B.) วงจรประกอบด้วยวงจรย่อยหรือวงจร A/D ขนาดหนึ่งบิทจำนวนเท่ากับจำนวนบิทที่ต้องการต่ออนุกรม

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กัน โดยวงจรย่อยแต่ละวงจรมีหลักการทำงานดังนี้คือ วงจรจะทำการขยายสัญญาณต่อเนื่องจุดเข้าเป็นสองเท่า แล้วนำสัญญาณที่ได้ไปบวกหรือลบกับสัญญาณอ้างอิงของวงจร ผลลัพธ์ที่ได้จะส่งผ่านเป็นสัญญาณจุดเข้าสำหรับวงจรย่อยบิทถัดไป การบวกหรือลบสัญญาณที่กล่าวข้างต้นขึ้นอยู่กับเครื่องหมายของสัญญาณจุดเข้าของวงจรย่อยนั้น ถ้าสัญญาณจุดเข้าเป็นบวก (+) วงจรจะลบสัญญาณอ้างอิงจากสัญญาณจุดเข้า และสัญญาณดิจิตอลสำหรับบิทนี้จะมีค่าเป็น "1" แต่ถ้าสัญญาณจุดเข้าเป็นลบ (-) วงจรจะสั่งให้ทำการบวกสัญญาณทั้งสองเข้าด้วยกัน สัญญาณดิจิตอลที่ได้จะมีค่าเป็น "0"



รูปที่ 2.8 ตัวอย่างความสัมพันธ์ระหว่างสัญญาณต่อเนื่องจุดออก V_{OA} จาก D/A กับสัญญาณต่อเนื่องจุดเข้า V_{IA}

รายละเอียดพื้นฐานของวงจรแสดงได้ดังรูปที่ 2.9 วงจรย่อยแต่ละวงจรจะประกอบด้วย วงจรเปรียบเทียบสัญญาณ C_1, วงจรขยายสัญญาณขนาดสองเท่า A_1, วงจรบวก D_1, วงจรควบคุมการทำงาน และสวิทช์ S_1 เมื่อสัญญาณต่อเนื่องจุดเข้า V_{IA} ป้อนเข้าสู่วงจรย่อยวงจรแรก สัญญาณจุดเข้า V_{IA} จะเปรียบเทียบกับระดับศักดาดิน (0 โวลท์) ถ้าสัญญาณจุดเข้า $V_{IA} > 0$ สัญญาณจุดออกจากวงจรเปรียบเทียบ C_1 จะมีค่าเป็น "1" วงจรจะควบคุมสวิทช์ S_1 ให้ส่งผ่านค่าสัญญาณอ้างอิง ($-V_{ref}$) ไปทำการบวกกับสัญญาณจุดเข้าที่ผ่านวงจรขยายคือ $2V_{IA}$ แต่ถ้า $V_{IA} < 0$ สัญญาณจุดออกจากวงจรเปรียบเทียบ C_1 จะมี ค่าเป็น "0" วงจรจะควบคุมสวิทช์ S_1 ให้ผ่านค่าสัญญาณอ้างอิง V_{ref} ไปบวกกับสัญญาณ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$2V_{IA}$ ผลลัพธ์จากวงจรบวก D_1 จะเป็นสัญญาณจุดเข้าสำหรับวงจรย่อยบิทถัดไป ความสัมพันธ์ระหว่างสัญญาณต่อเนื่องจุดเข้า V_{IA} กับสัญญาณดิจิตอล D_o สามารถแสดงได้ดังสมการที่ (2.8)

$$V_{IA} = V_{ref}\sum_{i=1}^{N} b_i 2^{-i} \qquad (2.8)$$

โดยที่ $b_i = 1$; ถ้าบิทนั้นมีค่าเป็น "1"

และ $b_i = -1$; ถ้าบิทนั้นมีค่าเป็น "0"



ตัวอย่างเช่น ต้องการแปลงสัญญาณต่อเนื่องเป็นสัญญาณดิจิตอลจำนวน 3 บิท สมมุติให้ V_{IA}= 2 โวลท์และ V_{ref} = 3 โวลท์ ดังนั้นจะได้สัญญาณดิจิตอลมีค่าเท่ากับ "110" เมื่อทำการคำนวณกลับเพื่อหาระดับสัญญาณต่อเนื่องจุดเข้าจะได้



รูปที่ 2.9 หลักการทำงานและวงจรพื้นฐานของ Algoritmic A/D converter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$V_{IA} = 3\left(\frac{1}{2}+\frac{1}{4}-\frac{1}{8}\right)$$ หรือเท่ากับ 1.875 โวลท์

จะเห็นได้ว่าสัญญาณที่ได้จากการแปลงกลับจะมีค่าใกล้เคียงกับสัญญาณต่อเนื่องจุดเข้า ซึ่งถ้าจำนวนบิทยิ่งมากค่าสัญญาณดิจิตอลก็จะมีใกล้เคียงกับสัญญาณต่อเนื่องจุดเข้ามากขึ้น

วงจรชนิดนี้มีข้อดีคือ สัญญาณต่อเนื่องจุดเข้าสามารถเป็นสัญญาณที่เป็นได้ทั้งสัญญาณบวกหรือสัญญาณลบ (bipolar signal) โดยบิทแรกสามารถชี้ให้เห็นถึงทิศทางของสัญญาณ นอกจากนั้นเวลาที่ใช้ในการแปลงสัญญาณใช้เพียง N รอบสัญญาณนาฬิกาเท่านั้น โดยที่ N เป็นจำนวนบิทที่ต้องการ และการเพิ่มหรือลดจำนวนบิทของวงจรทำได้ง่าย

2.5 วงจร A/D ความเร็วสูง

วงจร A/D ความเร็วสูงเป็นวงจรที่ทำการแปลงสัญญาณโดยใช้เวลาน้อยกว่า N รอบสัญญาณนาฬิกา แต่วงจรจะมีความซับซ้อนมาก และขนาดของวงจรจะแปรตามจำนวนบิทที่ต้องการทำให้วงจรมีขนาดใหญ่ กินพื้นที่มาก วงจรที่จะกล่าวถึงในประเภทนี้ก็คือ วงจร Parallel A/D converter

2.5.1 Parallel A/D converter หรือ Flash A/D converter

หลักการของวงจรคือการแปลงสัญญาณต่อเนื่องจุดเข้าให้เป็นสัญญาณดิจิตอลทุก ๆ บิทพร้อมกัน โดยทำการเปรียบเทียบสัญญาณต่อเนื่องจุดเข้ากับสัญญาณเปรียบเทียบที่มีค่าแตกต่างกันขั้นละหนึ่งระดับสัญญาณพร้อม ๆ กัน ดังนั้นจำนวนสัญญาณเปรียบเทียบจึงมีจำนวนเท่ากับ 2^N-1 ค่า โดยที่ N เป็นจำนวนบิทที่ต้องการ สัญญาณจุดออกที่ได้จากการเปรียบเทียบจะนำมาทำการเข้ารหัสเพื่อให้ได้ค่าสัญญาณดิจิตอลที่เทียบเท่ากับสัญญาณต่อเนื่องจุดเข้า ซึ่งหลักการข้างต้นสามารถเขียนเป็นแผนผังได้ดังรูปที่ 2.10

จากหลักการสามารถนำมาพัฒนาเป็นวงจรแสดงดังรูปที่ 2.11 วงจรประกอบไปด้วยสัญญาณเปรียบเทียบจำนวน 2^N-1 ค่า, วงจรเปรียบเทียบสัญญาณจำนวน 2^N-1 วงจร และวงจรถอดรหัสสัญญาณ สัญญาณต่อเนื่องจุดเข้า V_{IA} จะทำการเปรียบเทียบกับ V_{refi} ถ้า $V_{IA} > V_{refi}$ สัญญาณจุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ออกจากวงจรเปรียบเทียบที่ i จะมีค่าเป็น "1" แต่ถ้า $V_{IA} < V_{refi}$ สัญญาณจุดออกจากวงจรเปรียบเทียบที่ i นั้นจะมีค่าเป็น "0" โดยที่ i เป็นวงจรใด ๆ มีค่าตั้งแต่ 1 ถึง 2^N-1 และจากค่าสัญญาณจุดออกทั้ง 2^N-1 ค่า จะนำมาเข้ารหัสเพื่อหาค่าสัญญาณดิจิตอล



รูปที่ 2.10 หลักการทำงานของ Parallel A/D converter

ซึ่งจะเห็นได้ว่าการทำงานประกอบด้วยขั้นตอนเพียง 2 ขั้นตอนเท่านั้น คือ ขั้นตอนเปรียบเทียบและขั้นตอนเข้ารหัส ทำให้การแปลงสัญญาณ N บิทสามารถทำได้ในหนึ่งสัญญาณนาฬิกาเท่านั้น แต่วงจร A/D ชนิดนี้ถ้าต้องการเพิ่มความละเอียดในการแปลงสัญญาณ (resolution) จำนวนอุปกรณ์ในวงจรจะเพิ่มขึ้นเป็น 2 เท่า ทำให้วงจรมีขนาดใหญ่ วงจร A/D ชนิดนี้เหมาะที่จะใช้กับการแปลงสัญญาณที่ไม่ต้องการความละเอียดมากนัก ซึ่งโดยปกติจะอยู่ระหว่าง 3-6 บิท นอกจากนั้นความผิดพลาดของวงจรยังขึ้นกับวงจรเปรียบเทียบและค่าสัญญาณเปรียบเทียบอีกด้วย

2.6 บทสรุป

เนื้อหาในบทนี้จะเป็นการกล่าวแนะนำเพื่อให้เข้าใจถึงหลักการพื้นฐาน การนำวงจรไปประยุกต์ใช้งานให้เหมาะสม รวมทั้งข้อดีและข้อเสียของวงจร A/D ประเภทต่าง ๆ ซึ่งแบ่งประเภทตามความเร็ว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำนักหอสมุดกลาง พระจอมเกล้าลาดกระบัง

ในการแปลงสัญญาณ หลักการของวงจร A/D แต่ละประเภทที่กล่าวถึงนั้นสามารถพัฒนาวงจรโดยอาศัยหลักการหรือเทคโนโลยีใหม่ ๆ หรือนำหลักการเหล่านี้มาประยุกต์รวมกันเพื่อให้เกิดวงจรใหม่ที่มีประสิทธิ-ภาพดีขึ้น



รูปที่ 2.11 วงจรพื้นฐานของ Parallel A/D converter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

วงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลโดยใช้วงจรไม่เป็นเชิงเส้น

3.1 บทนำ

โดยทั่วไปวงจร A/D ชนิดความเร็วสูงที่เป็นที่รู้จักกันดีก็คือ วงจร Flash A/D ซึ่ง A/D ชนิดนี้จะใช้วงจรเปรียบเทียบถึง 2^N-1 วงจร ต่อร่วมกับวงจรถอดรหัส เมื่อ N คือจำนวนบิทที่ต้องการ เป็นผลให้ A/D ชนิดนี้มีราคาแพง เนื่องจากมีขนาดวงจรที่ใหญ่ โดยเฉพาะถ้าต้องการความละเอียดสูงหรือจำนวนบิท ที่มากขึ้น ส่วน A/D อีกกลุ่มหนึ่งที่ใช้หลักการแปลงสัญญาณต่อเนื่องเป็นสัญญาณดิจิตอลแบบ single slope, แบบ dual slope และแบบ successive approximation จะเป็น A/D ที่มีความเร็วในการแปลงสัญญาณที่ช้า ซึ่งไม่สามารถที่จะใช้ได้กับสัญญาณต่อเนื่องที่มีความถี่สูงได้ แต่ A/D ชนิดนี้มีราคาที่ถูกกว่า A/D แบบขนานมาก จากข้อดีและข้อเสียของวงจร A/D แบบต่าง ๆ ข้างต้นจึงทำให้คิดพัฒนาวงจร A/D ที่มีขนาดเล็กแต่มีความเร็วในการแปลงสัญญาณที่สูง นอกจากนั้นยังสามารถกำหนดจำนวนบิทได้ตามต้องการ โดยหลักการทำงานของวงจรที่พัฒนาขึ้นจะเป็นวงจร A/D ที่มีขนาดหนึ่งบิท หลักการทำงานของวงจรจะอาศัยวงจรที่มีการทำงานแบบไม่เป็นเชิงเส้นที่มีคุณสมบัติของวงจรเป็นรูปฟันเลื่อย และทำงานด้วยกระแส ความเร็วในการทำงานของวงจรจะสูง และในการเพิ่มจำนวนบิทของการแปลงสัญญาณจะอาศัยการต่ออนุกรมของวงจร A/D ขนาดหนึ่งบิทที่ได้พัฒนาขึ้นหลาย ๆ วงจรตามจำนวนบิทที่ต้องการ

3.2 หลักการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลขนาดหนึ่งบิท

หลักการวงจร A/D ที่นำเสนอนี้จะเป็น A/D ขนาดหนึ่งบิทที่มีฟังก์ชั่นการทำงานไม่เป็นเชิงเส้น การทำงานจะอยู่ในรูปของกระแส หลักการของ A/D ขนาดหนึ่งบิทแสดงในรูปที่ 3.1 โดยมี A_1 เป็นวงจรขยายกระแสที่มีค่าเท่ากับ 2, C_1 เป็นวงจรเปรียบเทียบกระแส, D_1 เป็นวงจรลบกระแส และ S_1 เป็นสวิทช์อิเล็คทรอนิคส์ที่ถูกควบคุมด้วยสัญญาณจาก C_1, กระแส I_{ref} เป็นกระแสอ้างอิง และกระแส I_{in} เป็นกระแสจุดเข้า การทำงานสามารถอธิบายได้ดังนี้ กระแส I_{in} จะถูกขยายเป็น 2 เท่าด้วยวงจร A_1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เป็นกระแสจุดเข้า การทำงานสามารถอธิบายได้ดังนี้ กระแส I_{in} จะถูกขยายเป็น 2 เท่าด้วยวงจร A_1 และ



รูปที่ 3.1 หลักการของวงจร A/D ขนาดหนึ่งบิท

นำไปเปรียบเทียบกับกระแส I_{ref} ด้วยวงจรเปรียบเทียบ C_1 ถ้า $2I_{in} > I_{ref}$ สัญญาณจุดออก digital output ของวงจรเปรียบเทียบ C_1 จะมีค่าเป็น "1" และสวิทช์ S_1 จะต่อไปยังจุด 1 ซึ่งจะได้สัญญาณที่จุดออก I_{out} มีค่าเท่ากับ $2I_{in} - I_{ref}$ ในทำนองเดียวกัน ถ้า $2I_{in} < I_{ref}$ สัญญาณจุดออก digital output ของ C_1 จะมีค่าเท่ากับ "0" เป็นผลให้สวิทช์ S_1 ต่อไปยังจุด 2 ซึ่งจะได้สัญญาณจุดออก I_{out} มีค่าเท่ากับ $2I_{in}$ จากการทำงานในรูปที่ 3.1 สามารถที่จะเขียนเป็นสมการได้ดังสมการที่ (3.1)

$$I_{out} = \begin{cases} 2I_{in} - I_{ref} & : 2I_{in} \geq I_{ref} \\ 2I_{in} & : 2I_{in} < I_{ref} \end{cases} \quad (3.1)$$

จากสมการที่ (3.1) สามารถเขียนเป็นกราฟได้ดังในรูปที่ 3.2



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

รูปที่ 3.2 กราฟคุณสมบัติการทำงานของวงจร

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3 วงจรไม่เป็นเชิงเส้นที่ใช้ในการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลชนิดทำงานด้วยกระแส

จากหลักการของวงจรที่กล่าวมาข้างต้นจะเห็นได้ว่าวงจรจะประกอบไปด้วยวงจรย่อย 4 วงจรด้วยกัน คือ วงจรขยายกระแส, วงจรเปรียบเทียบกระแส, วงจรสวิทซ์อิเล็คทรอนิคส์ และวงจรลบกระแส ซึ่งทั้ง 4 วงจรจะประกอบเข้าด้วยกันเป็นวงจรไม่เป็นเชิงเส้นที่มีคุณสมบัติของวงจรเป็นรูปฟันเลื่อย ซึ่งรายละเอียดของแต่ละวงจรมีดังนี้

3.3.1 วงจรขยายกระแส

วงจรขยายกระแสที่ใช้ในวงจร A/D ที่พัฒนาขึ้นนี้เป็นวงจรขยายกระแสที่มีจุดออก 2 จุด และอัตราขยายมีค่าเท่ากับ 2 รายละเอียดของวงจรแสดงได้ดังรูปที่ 3.3 วงจรประกอบไปด้วย ทรานซิสเตอร์ Q_1 ซึ่งทำหน้าที่กำหนดศักดาที่จุด A ให้มีค่าคงที่ประมาณศักดาดิน เพื่อให้กระแส I_{in} สามารถป้อนเข้ามายังจุด A ได้อย่างถูกต้อง ทรานซิสเตอร์ Q_2 ถึง Q_{10} และแหล่งจ่ายกระแสคงที่ I_1 ถึง I_3 ทำหน้าที่เป็นวงจรขยายกระแส โดยที่ I_1 มีค่าเท่ากับ I ส่วน I_2 และ I_3 มีค่าเท่ากับ 2I ทำให้กระแสจุดออก I_{out1} และ I_{out2} จะมีค่าเท่ากับ $2I_{in}$



รูปที่ 3.3 วงจรขยายกระแสขนาด 2 เท่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรจะเห็นได้ว่าประกอบด้วยวงจรหลักคือวงจรสะท้อนกระแส ทั้งวงจรสะท้อนกระแส-แบบลบและวงจรสะท้อนกระแสแบบบวกชนิดหลายจุดออก โดยวงจรสะท้อนกระแสทั้งสองแบบจะใช้หลักการเดียวกัน ดังนั้นจะทำการวิเคราะห์วงจรสะท้อนกระแสแบบลบชนิดหลายจุดออกดังรูปที่ 3.4 กำหนดให้ทรานซิสเตอร์ทุกตัวมีความสมพงษ์กันทุกประการ ความสัมพันธ์ระหว่างกระแสจุดเข้า I_{ref} และกระแสจุดออก I_{oi} เมื่อ i คือลำดับที่ของจุดออกสามารถแสดงได้ดังนี้



รูปที่ 3.4 วงจรสะท้อนกระแสชนิดหลายจุดออก

กำหนดให้ n เป็นจำนวนจุดออกของวงจรสะท้อนกระแส

จากจุด X

$$I_x = I_{ref} - \frac{I_y}{\beta+1} \qquad (3.2)$$

จากจุด Y

$$I_y = \frac{I_x}{\beta} + \frac{1}{\beta}\sum_{i=1}^{n} I_{oi} \qquad (3.3)$$

และจากวงจร

$$I_x' = I_{oi} \qquad (3.4)$$

ดังนั้นจะได้ว่า

$$I_y = \left[\frac{n+1}{\beta}\right] I_{oi} \qquad (3.5)$$

แทนค่าสมการที่ (3.5) ลงในสมการที่ (3.2) จะได้

$$I_{oi} = \left[1 - \frac{n+1}{\beta^2+\beta+n+1}\right] I_{ref} \qquad (3.6)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากวงจรขยายกระแส กำหนดให้อัตราขยายกระแสของทรานซิสเตอร์ npn มีค่าเท่ากับ β_1 และของทรานซิสเตอร์ pnp มีค่าเท่ากับ β_2 พิจารณาความสัมพันธ์ระหว่างกระแสจุดเข้า I_{in} กับกระแสจุดออกของวงจรสะท้อนกระแสแบบลบ I_{C4} ที่จุด B จะได้ว่า

$$I_{ref} = \left[\frac{\beta_2}{\beta_2+1}\right](I_{in}+I) \tag{3.7}$$

และ

$$I_{C4} = \left[1 - \frac{2}{\beta_1^2+\beta_1+2}\right] I_{ref} \tag{3.8}$$

แทนค่าสมการที่ (3.7) ลงในสมการที่ (3.8) จะได้ว่า

$$I_{C4} = \left[1 - \frac{2}{\beta_1^2+\beta_1+2}\right]\left[\frac{\beta_2}{\beta_2+1}\right](I_{in}+I) \tag{3.9}$$

พิจารณากระแสจุดออก I_{oi} ของวงจรสะท้อนกระแสแบบบวกชนิดหลายจุดออก โดยที่ i คือลำดับที่ของจุดออกและมีค่าตั้งแต่ 1 ถึง 4 จะได้

$$I_{oi} = \left[1 - \frac{5}{\beta_2^2+\beta_2+5}\right] I_{C4} \tag{3.10}$$

หรือ

$$I_{oi} = \left[1 - \frac{5}{\beta_2^2+\beta_2+5}\right]\left[1 - \frac{2}{\beta_1^2+\beta_1+2}\right]\left[\frac{\beta_2}{\beta_2+1}\right](I_{in}+I) \tag{3.11}$$

ให้ I_{outi} เป็นกระแสจุดออกที่จุด C และ D โดยที่ i มีค่าตั้งแต่ 1 และ 2 จะได้

$$I_{outi} = 2\left[1 - \frac{5}{\beta_2^2+\beta_2+5}\right]\left[1 - \frac{2}{\beta_1^2+\beta_1+2}\right]\left[\frac{\beta_2}{\beta_2+1}\right](I_{in}+I) - 2I \tag{3.12}$$

หรือ

$$I_{outi} = 2I_{in} - 2x(I_{in}+I) \tag{3.13}$$

โดยที่

$$x = \frac{\beta_1^2\beta_2 + 5\beta_1^2 + 2\beta_2^2 + \beta_1\beta_2 + 5\beta_1 + 2\beta_2 + 10}{\beta_1^2\beta_2^2 + \beta_1^2\beta_2 + \beta_1\beta_2^2 + 5\beta_1^2 + 2\beta_2^2 + \beta_1\beta_2 + 5\beta_1 + 2\beta_2 + 10}$$

เมื่อเปรียบเทียบกระแสจุดออกจริงกับกระแสจุดออกที่ต้องการคือ $2I_{in}$ ความผิดพลาดที่เกิดขึ้นจะเท่ากับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\Delta_{err} = 2I_{in} - I_{outi}$$

$$= \quad 2x(I_{in} + I) \qquad (3.14)$$

ถ้าต้องการให้วงจรมีการทำงานที่ถูกต้อง ต้องมีการปรับแต่งค่ากระแสของแหล่งจ่ายกระแสคงที่ I_2 และ I_3 ให้มีค่าลดลงเพื่อชดเชยความผิดพลาดที่เกิดขึ้น นอกจากนั้นค่าความผิดพลาดยังขึ้นอยู่กับอัตราขยายกระแส (β) ของทรานซิสเตอร์ ถ้าอัตราขยายกระแสมีค่ามากขึ้น ความผิดพลาดจะมีค่าลดลง

3.3.2 วงจรเปรียบเทียบกระแสหรือวงจรจำกัดกระแส

วงจรเปรียบเทียบกระแสได้นำเอาหลักการของวงจรจำกัดกระแสมาประยุกต์ใช้งาน [3] วงจรจำกัดกระแสเป็นวงจรที่มีลักษณะการทำงานดังรูปที่ 3.5 คือวงจรจะให้กระแสจุดออกก็ต่อเมื่อกระแสจุดเข้ามีค่ามากกว่ากระแสอ้างอิง และกระแสจุดออกที่ได้จะมีค่าเท่ากับผลต่างระหว่างกระแสจุดเข้ากับกระแสอ้างอิง วงจรพื้นฐานแสดงได้ดังรูปที่ 3.6 วงจรประกอบด้วย ทรานซิสเตอร์ Q_1 ถึง Q_5 ไดโอด D_1 และ D_2 และแหล่งจ่ายกระแสคงที่ I_1 ,I_2 และ I_3 ให้ I_1 และ I_3 มีค่าเท่ากับ I และ I_2 มีค่าเท่ากับ I + I_B โดยที่ I_B เป็นกระแส break-point ทรานซิสเตอร์ Q_2 ถึง Q_4 ทำหน้าที่เป็นวงจรสะท้อนกระแสทำให้กระแส I_{B1} มีค่าเท่ากับ I_{B2} ทรานซิสเตอร์ Q_1 และ Q_5 ทำหน้าที่เป็นวงจรตามกระแสและกำหนดศักดาไบอัสที่จุด X และ Z ให้มีค่าคงที่ประมาณศักดาดิน ไดโอด D_1 เป็นตัวส่งผ่านกระแสย้อนกลับจากจุด Y ไปยังจุด X ส่วนไดโอด D_2 เป็นตัวส่งผ่านกระแสจากจุด Z ไปยังจุด Y พิจารณาการทำงานของวงจร ให้ I_{in} เป็นกระแสจุดเข้า

จากจุด X

$$I + I_B \quad = \quad I_{in} + I_{D1} + I_{B1} \qquad (3.15)$$

จากจุด Y

$$I \quad = \quad I_{B2} + I_O - I_{D1} \qquad (3.16)$$

เนื่องจากวงจรสะท้อนกระแสส่งผลให้ $I_{B1} = I_{B2}$ ดังนั้นจะได้ว่า

$$I_{D1} \quad = \quad \frac{(I_B - I_{in})}{2} \qquad (3.17)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_O = I_{in} - I_B + 2I_{D1} \quad (3.18)$$

ในกรณีที่ $I_{in} \leq I_B$ ไดโอด D_1 จะอยู่ในสถานะนำกระแส ส่วนไดโอด D_2 จะอยู่ในสถานะหยุดนำกระแส จากสมการที่ (3.17) และ (3.18) จะได้ว่า

$$I_O = 0 \quad (3.19)$$

แต่ถ้าในกรณีที่ $I_{in} > I_B$ ไดโอด D_1 จะหยุดนำกระแส ส่วนไดโอด D_2 จะอยู่ในสถานะนำกระแส จากสมการที่ (3.18) จะได้ว่า

$$I_O = I_{in} - I_B \quad (3.20)$$



รูปที่ 3.5 กราฟคุณสมบัติของวงจรจำกัดกระแส

จากการทำงานของวงจรจำกัดกระแสที่กล่าวมาข้างต้น เมื่อนำมาประยุกต์ใช้งานเป็นวงจรเปรียบเทียบกระแสสำหรับวงจร A/D ขนาดหนึ่งบิทนี้ สัญญาณจุดออกที่จะนำไปใช้งานจะไม่อยู่ในของกระแส I_O แต่จะอยู่ในรูปของศักดาไฟฟ้า เมื่อพิจารณาการทำงานของไดโอด D_1 และ D_2 เทียบกับค่ากระแสจุดเข้า จะเห็นได้ว่าศักดาที่จุด Y จะมีค่าที่แตกต่างกันในแต่ละช่วงของค่ากระแสจุดเข้า ดังนั้นศักดาจุดออกที่ต้องการจะเป็นค่าศักดาเปรียบเทียบ (ΔV) ระหว่างศักดาที่จุด Y และศักดาที่จุด X โดยค่าศักดาที่จุด X จะคงที่ประมาณ -0.7 โวลท์ ในทุกช่วงของกระแสจุดเข้า เขียนเป็นสมการความสัมพันธ์จะได้

$$\Delta V = V_Y - V_X$$

หรือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\Delta V = \begin{cases} 0.7\ V & : I_{in} \le I_B \\ -0.7\ V & : I_{in} > I_B \end{cases} \qquad (3.21)$$



รูปที่ 3.6 วงจรจำกัดกระแส

3.3.3 วงจรสวิทช์อีเล็คทรอนิคส์

วงจรสวิทช์อีเล็คทรอนิคส์เป็นวงจรที่ทำหน้าที่ส่งผ่านกระแสจุดออกตามระดับศักดาที่ป้อนเข้าสู่ส่วนดิฟเฟอเรนเชี่ยล วงจรแสดงได้ดังรูปที่ 3.7 วงจรประกอบด้วยทรานซิสเตอร์ Q_1 ถึง Q_4 แหล่งจ่ายกระแสคงที่ I_1 ให้มีค่าเท่ากับ I และความต้านทาน R_o คู่ทรานซิสเตอร์ Q_1 และ Q_2 จะทำงานสลับกับคู่ทรานซิสเตอร์ Q_3 และ Q_4 ซึ่งแต่ละคู่ทรานซิสเตอร์จะต่อกันในลักษณะของคู่ดาร์ลิงตัน ผลต่างของศักดาจุดเข้าจะทำให้ทรานซิสเตอร์ทำงานสวิทช์ซึ่งอยู่ในโหมดอิ่มตัว เมื่อศักดาจุดเข้า $\Delta v_{in} \ge 0$ คู่ดาร์ลิงตัน Q_1 และ Q_2 จะอยู่เข้าสู่สถานะอิ่มตัว ศักดาตกคร่อมระหว่างคอลเลคเตอร์และอิมิตเตอร์จะมีค่าเท่ากับ 0 โวลท์ กระแสค่าเท่ากับ I_{ref} จะไหลผ่านความต้านทาน R_o ในขณะเดียวกันคู่ดาร์ลิงตัน Q_3 และ Q_4 จะเข้าสู่สถานะหยุดนำกระแส ศักดาตกคร่อมระหว่างคอลเลคเตอร์และอิมิตเตอร์จะมีค่าเป็นอนันต์ ดังนั้นกระแสจุดออก I_o จะมีค่าเท่ากับ 0 แอมแปร์ ในทางตรงกันข้ามเมื่อศักดาจุดเข้า $\Delta v_{in} < 0$ คู่ดาร์ลิงตัน Q_1 และ Q_2 จะเข้าสู่สถานะหยุดนำกระแส ศักดาตกคร่อมระหว่างคอลเลคเตอร์และอิมิตเตอร์จะมีค่าเป็นอนันต์ จะไม่มีกระแสไหลผ่านความต้านทาน R_o ในขณะเดียวกันคู่ทรานซิสเตอร์ Q_3 และ Q_4 จะเข้าสู่สถานะอิ่มตัว ศักดาตกคร่อมระหว่างคอลเลคเตอร์และอิมิตเตอร์จะมีค่าเป็น 0 โวลท์

Q_4 จะเข้าสู่สถานะอิ่มตัว ศักดาตกคร่อมระหว่างคอลเลคเตอร์และอิมิตเตอร์จะมีค่าเป็น 0 โวลท์ กระแส I_o ค่าเท่ากับ I_{ref} จะถูกดึงเข้าสู่วงจร จากหลักการทำงานข้างต้นสามารถเขียนเป็นสมการความสัมพันธ์ระหว่างศักดาจุดเข้า V_{in} กับกระแสจุดออก I_o ได้ดังนี้

$$I_O = \begin{cases} 0 & : \Delta V_{in} \geq 0 \\ I & : \Delta V_{in} < 0 \end{cases} \tag{3.22}$$



รูปที่ 3.7 วงจรสวิทช์อีเล็คทรอนิคส์

การไบอัสเพื่อให้ทรานซิสเตอร์เข้าสู่สถานะอิ่มตัว กระแสไบอัสจะต้องมีค่ามากพอถึงค่า ๆ หนึ่ง พิจารณาความสัมพันธ์ระหว่างกระแสไบอัส I_B กับอัตราขยายกระแส β จากรูปที่ 3.8 จะเห็นได้ว่าถ้าทรานซิสเตอร์มีค่า β มากขึ้นจะทำให้ใช้กระแสไบอัสน้อยลง ดังนั้นวงจรสวิทช์นี้จึงนำเอาทรานซิสเตอร์ที่ต่ออยู่ในลักษณะของดาร์ลิงตันมาใช้งาน จากทรานซิสเตอร์ดาร์ลิงตันรูปที่ 3.9 จะได้

$$I_{E1} = (\beta_1 + 1) I_{B1} \tag{3.23}$$

$$I_{C1} = \beta_1 I_{B1} \tag{3.24}$$

$$I_{C2} = \beta_2 I_{B2} \tag{3.25}$$

$$I_{B2} = I_{E1} \tag{3.26}$$

จะได้ว่า

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$I_{C2} = \beta_2 (\beta_1 + 1) I_{B1} \tag{3.27}$$

ดังนั้นกระแสจุดออก I_C มีค่าเท่ากับ

$$I_C = I_{C1} + I_{C2}$$

$$I_C = (\beta_1 + \beta_1\beta_2 + \beta_2) I_B \tag{3.28}$$



รูปที่ 3.8 กราฟความสัมพันธ์โดยทั่วไประหว่างกระแสไบอัส I_B กับอัตราขยายกระแส β

จะได้ว่าอัตราขยายกระแสของทรานซิสเตอร์แบบดาร์ลิงตันมีค่าเท่ากับ $(\beta_1 + \beta_1\beta_2 + \beta_2)$ เมื่ออัตราขยายกระแสมากขึ้นทำให้วงจรใช้กระแสไบอัสน้อยลง



รูปที่ 3.9 ทรานซิสเตอร์ดาร์ลิงตัน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.3.4 วงจรลบกระแส

วงจรลบกระแส [5] มีรายละเอียดวงจรแสดงได้ดังรูปที่ 3.10 วงจรหลัก ๆ ประกอบด้วยวงจรสะท้อนกระแส Wilson แบบบวกประกอบด้วยทรานซิสเตอร์ Q_1 ถึง Q_3 วงจรสะท้อนกระแส Wilson แบบลบ ประกอบด้วยทรานซิสเตอร์ Q_4 ถึง Q_6 และความต้านทาน R_1 เป็นตัวกำหนดค่ากระแสไบอัสในวงจร กำหนดให้ทรานซิสเตอร์ทุกตัวมีความสมพงษ์กัน จะได้

$$I_B = \frac{\left(V_{CC} - V_{EE} + 2V_{BE_{pnp}} - 2V_{BE_{npn}}\right)}{R_1} \qquad (3.29)$$



รูปที่ 3.10 วงจรลบกระแส

ในสภาวะสมดุลย์ กระแสไบอัสที่ไหลผ่านความต้านทาน R_1 และกระแสที่ไหลระหว่างจุดออกของวงจรสะท้อนกระแสแบบบวกและลบจะมีค่าเท่ากันคือ $I_{C3} = I_{C6} = I_B$ แต่เมื่อมีกระแสจุดเข้า I_{in1} ที่เป็น quiescent current ป้อนเข้าสู่วงจรที่ขาคอลเล็คเตอร์ของทรานซิสเตอร์ Q_5 เนื่องจากวงจรสะท้อนกระแสแบบ Wilson เป็นวงจรที่มีส่วนป้อนกลับ (Feedback) ดังนั้นกระแสส่วนเกินดังกล่าวจะส่งผลให้กระแส I_{C6} มีค่าเปลี่ยนแปลงไปเท่ากับ I_B - I_{in1} ในขณะที่กระแสที่ไหลในขาคอลเลคเตอร์ของ Q_3 จะมีค่าเท่าเดิมคือ I_B ดังนั้นกระแสจุดออก I_o จะมีค่าเท่ากับ I_{in1} และในกรณีเดียวกันถ้าทำการดึงกระแส I_{in2} ที่เป็น quiescent current ออกจากขาคอลเล็คเตอร์ของ Q_2 ด้วยเหตุผลเดียวกับที่กล่าวข้าง

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ต้น กระแสส่วนที่ลดลงไปจะส่งผลให้กระแส I_{C3} มีค่าเปลี่ยนแปลงไปเท่ากับ I_B - I_{in2} ในขณะที่กระแสที่ไหลในขาคอลเลคเตอร์ของ Q_6 จะยังคงมีค่าเท่าเดิมคือ I_B ดังนั้นกระแสจุดออก I_o จะมีค่าเท่ากับ -I_{in2} จากหลักการทำงานข้างต้นเขียนสมการความสัมพันธ์ระหว่างกระแสจุดเข้า I_{in1} และ I_{in2} กับกระแสจุดออก I_o ได้ดังสมการที่ (3.28)

จากจุด A จะได้

$$I_O = I_{C3} - I_{C6}$$

$$= I_{in1} - I_{in2} \qquad (3.30)$$

<u>3.4 วงจรและการทำงานของวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลขนาดหนึ่งบิท</u>

จากหลักการของ A/D ขนาดหนึ่งบิทในหัวข้อ 3.2 สามารถที่จะนำมาพัฒนาเป็นวงจรดังในรูปที่ 3.11 วงจรจะประกอบด้วยวงจรย่อย 4 วงจร ดังรายละเอียดในหัวข้อ 3.3 วงจรในส่วนแรกจะเป็นวงจรขยายกระแสขนาด 2 เท่าที่มีจุดออก 2 จุด วงจรประกอบด้วยทรานซิสเตอร์ Q_1 ถึง Q_{10} และแหล่งจ่ายกระแสคงที่ I_1 , I_2 และ I_3 เมื่อ I_1 มีค่าเท่ากับ I_F ส่วน I_2 และ I_3 มีค่าเท่ากับ $2I_F$ กระแสจุดเข้า I_{in} จะป้อนเข้าสู่วงจรที่จุด A ได้กระแสจุดออกที่จุด B และ C เป็น I_{CL} และ I_{SUB} ซึ่งมีค่าเท่ากับ $2I_{in}$ วงจรส่วนที่ 2 เป็นวงจรจำกัดกระแสหรือวงจรเปรียบเทียบกระแส วงจรประกอบด้วยทรานซิสเตอร์ Q_{11} ถึง Q_{15} ไดโอด D_1 และ D_2 และแหล่งจ่ายกระแสคงที่ I_4, I_5 และ I_6 เมื่อ I_4 และ I_6 มีค่าเท่ากับ I และ I_5 มีค่าเท่ากับ $I + I_{ref}$ เมื่อกระแสจุดเข้า $I_{CL} > I_{ref}$ ไดโอด D_1 จะหยุดนำกระแส ส่วนไดโอด D_2 จะนำกระแส จากลักษณะการทำงานของไดโอดทั้งสองทำให้ศักดาที่จุด Y มีการเปลี่ยนแปลงศักดา V_Y และ V_B จะนำมาใช้ในการควบคุมวงจรสวิทช์อีเล็คทรอนิคส์ ซึ่งวงจรประกอบด้วยทรานซิสเตอร์ Q_{16} ถึง Q_{19} และแหล่งจ่ายกระแส I_7 ซึ่งมีค่าเท่ากับ I_{ref} โดยสัญญาณจุดเข้า V_{in1} จะต่ออยู่กับจุด Y และสัญญาณจุดเข้า V_{in2} จะต่ออยู่กับจุด B ซึ่งมีระดับศักดาเท่ากับ -0.7 โวลท์ และในส่วนสุดท้ายจะเป็นวงจรลบกระแสซึ่งประกอบด้วยทรานซิสเตอร์ Q_{20} ถึง Q_{25} และความต้านทาน R_1 โดยสัญญาณจุดออกของวงจร สวิทช์อีเล็คทรอนิคส์ I_S จะเป็นกระแสจุดเข้าที่วงจรสะท้อนกระแสแบบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณจุดออกของวงจร สวิทช์อีเล็คทรอนิคส์ I_S จะเป็นกระแสจุดเข้าที่วงจรสะท้อนกระแสแบบบวก และกระแส I_{SUB} จะเป็นกระแสจุดเข้าที่วงจรสะท้อนกระแสแบบลบของวงจรลบกระแส



รูปที่ 3.11 วงจร A/D ขนาดหนึ่งบิท

การทำงานของวงจรโดยรวมอธิบายได้ดังนี้ กระแส I_{in} จะถูกขยายเป็น 2 เท่าด้วยวงจรขยายกระแส (I_{CL}) และส่งผ่านมายังวงจรจำกัดกระแส กรณีที่กระแส $I_{CL} \geq I_{ref}$ จะส่งผลให้ไดโอด D_1 หยุดนำกระแส ศักดาที่จุด Y มีการเปลี่ยนระดับจาก 0 โวลท์ เป็น -1.4 โวลท์ ทำให้ศักดาจุดเข้า ΔV_{in} ของวง-จรสวิทช์อีเล็คทรอนิคส์มีค่าเท่ากับ -0.7 โวลท์ ทรานซิสเตอร์ Q_{16} และ Q_{17} จะหยุดนำกระแส และศักดาที่จุด D_o ซึ่งเป็นสัญญาณดิจิตอลจุดออกของวงจรจะมีค่าเป็น "1" ส่วน Q_{18} และ Q_{19} จะนำกระแสเต็มที่ได้กระแส I_S มีค่าเท่ากับ I_{ref} กระแส I_S นี้จะเป็นกระแสที่ดึงออกจากขาคอลเล็คเตอร์ของ Q_{21} ส่งผลให้กระแส I_{C22} มีค่าเท่ากับ $I_B - I_S$ เมื่อ I_B คือกระแสไบอัส ในขณะเดียวกันกระแส I_{SUB} จากอีกจุดออกของวงจรขยายกระแสจะถูกส่งมายังขาคอลเล็คเตอร์ของ Q_{24} เป็นผลให้กระแส I_{C25} มีค่าเท่ากับ $I_B - 2I_{in}$ ดังนั้นกระแสจุดออก I_o จะมีค่าเท่ากับ $I_{C22} - I_{C25} = 2I_{in} - I_S = 2I_{in} - I_{ref}$ ซึ่งกระแส I_o จะเป็นกระแสจุดออกของวงจร สำหรับกรณีที่กระแส $I_{CL} < I_{ref}$ ไดโอด D_1 จะนำกระแส ศักดาที่จุด Y จะมีค่าเท่ากับ 0 โวลท์ เป็นผลให้ Q_{16} และ Q_{17} นำกระแสเต็มที่ ส่วน Q_{18} และ Q_{19} จะหยุดนำกระแส สัญญาณจุดออกที่จุด D_o มีค่าเป็น "0" และสำหรับกระแส I_S จะเท่ากับ 0 μA ดังนั้นกระแสจุดออก I_o จะมีค่าเท่ากับ $2I_{in}$ ซึ่งกราฟคุณสมบัติการทำงานของวงจรจะเหมือนกับรูปที่ 3.2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.5 ผลการเลียนแบบวงจรด้วยโปรแกรม PSPICE

เพื่อเป็นการยืนยันการทำงานของวงจรที่ได้พัฒนาขึ้นในรูปที่ 3.11 ได้ทำการวิเคราะห์การทำงานของวงจรดังกล่าวด้วยโปรแกรม PSpice กำหนดให้ทรานซิสเตอร์ทุกตัวมีค่าสมพงษ์กัน อัตราขยายกระแส (β) ของทรานซิสเตอร์ NPN และทรานซิสเตอร์ PNP มีค่าเท่ากับ 400 ค่าของแหล่งจ่ายกระแสคงที่ I_1 = 300 μA, I_2 และ I_3 = 600 μA กระแสอ้างอิง I_{ref} = 100 μA ดังนั้น I_4 = 100 μA, I_5 = 200 μA และ I_6 = 100 μA ความต้านทานที่ใช้ในวงจรสวิทซ์อิเล็คทรอนิคส์ R_o = 10 kΩ ความต้านทานไบอัสของวงจรลบกระแส R_1 = 100 kΩ ระดับศักดาแหล่งจ่าย V_{CC} และ V_{EE} มีค่าเท่ากับ +15 โวลท์ และ -15 โวลท์ ตามลำดับ สัญญาณจุดเข้าที่ใช้ทำการทดสอบวงจรเป็นสัญญาณพัลส์ของกระแสที่มีช่วงเวลา rise time = 10 ns ระดับสัญญาณแปรจาก 0 - 100 μA ทำการวิเคราะห์วงจรโดยใช้โหมด Transient รายละเอียดของวงจรทั้งหมดแสดงในโปรแกรมที่ 3.1

ผลการเลียนแบบการทำงานแสดงได้ดังรูปที่ 3.12 จะเห็นได้ว่าในช่วงที่กระแส $2I_{in}$ มีค่าน้อยกว่าหรือเท่ากับกระแส I_{ref} นั่นคือ I_{in} มีค่าระหว่าง 0-50 μA จะได้กระแสจุดออก I_o มีค่าเท่ากับ $2I_{in}$ หรือมีค่าแปรจาก 0-100 μA แต่เมื่อกระแส $2I_{in}$ มีค่ามากกว่ากระแส I_{ref} หรือกระแส I_{in} มีค่าตั้งแต่ 50-100 μA กระแส I_o จะมีค่าเท่ากับ $2I_{in} - I_{ref}$ นั่นคือมีค่าแปรระหว่าง 0-100 μA จะเห็นได้ว่าผลการเลียนแบบการทำงานที่ได้เป็นไปตามหลักการที่นำเสนอ

3.6 บทสรุป

วงจร A/D ขนาดหนึ่งบิทที่ได้พัฒนาขึ้นเป็นวงจร A/D ที่ทำงานภายใต้หลักการของ Algorithmic A/D ลักษณะการทำงานของวงจรเป็นการประยุกต์ใช้วงจรอนาลอกที่มีฟังก์ชั่นการทำงานเป็นแบบไม่เป็นเชิงเส้น คุณสมบัติการทำงานของวงจรเป็นรูปฟันเลื่อยและทำงานด้วยกระแส สัญญาณจุดออกของวงจรการทำงานของวงจรไม่ถูกควบคุมโดยความถี่ของสัญญาณนาฬิกาเหมือนวงจร A/D อื่น ๆ วงจรที่นำเสนอสามารถยืนยันหลักการทำงานได้โดยการเลียนแบบการทำงานด้วยโปรแกรม PSpice

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



โดยที่ i(ri) = กระแสจุดเข้า และ i(r1) = กระแสจุดออก

รูปที่ 3.12 ผลการเลียนแบบการทำงานของวงจร A/D ขนาดหนึ่งบิท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 4

การประยุกต์ใช้งาน

4.1 บทนำ

ปกติในการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลจำนวนบิทของวงจร A/D เป็นตัวกำหนด ความใกล้เคียงในการทำงาน ถ้าจำนวนบิทมากค่าสัญญาณดิจิตอลจะมีความใกล้เคียงกับสัญญาณอนาลอกมากขึ้น สำหรับกรณีวงจร A/D แบบขนานหรือ Flash A/D การเพิ่มความละเอียดของการทำงานขึ้นอีกหนึ่งบิทจะต้องเพิ่มจำนวนวงจรเปรียบเทียบสัญญาณขึ้นอีกเป็นสองเท่า ทั้งนี้เนื่องจากจำนวนวงจรเปรียบเทียบเท่ากับ 2^N-1 โดยที่ N เป็นจำนวนบิทที่ต้องการ นอกจากนั้นอาจจะต้องทำการปรับปรุงหรือเปลี่ยนแปลงในส่วนของวงจรเข้ารหัสอีกด้วย และสำหรับวงจร Successive Approximation A/D วงจรจะประกอบด้วยวงจร D/A ซึ่งใช้ในการแปลงค่าสัญญาณดิจิตอลเป็นสัญญาณอนาลอก ค่าดังกล่าวเป็นค่าสัญญาณเปรียบเทียบที่ถูกกำหนดโดยวงจรควบคุมการทำงาน ถ้าจำนวนบิทที่ต้องการเพิ่มขึ้นและมากกว่าจำนวนบิทของวงจร D/A ก็จำเป็นต้องทำการออกแบบวงจร D/A ใหม่ จะเห็นได้ว่าการเพิ่มจำนวนบิททำให้การปรับปรุงวงจรมีความยุ่งยากซับซ้อน แต่สำหรับวงจร A/D ขนาดหนึ่งบิทที่ได้พัฒนาขึ้นสามารถที่จะพัฒนาให้เป็นวงจร A/D ขนาดหลายบิทได้ โดยทำการต่อวงจร A/D ขนาดหนึ่งบิทอนุกรมกันเท่ากับจำนวนบิทที่ต้องการโดยไม่ต้องเปลี่ยนแปลงวงจรแต่ประการใด ทำให้วงจรมีความคล่องตัวในการใช้งาน และขนาดของวงจรจะเป็นสัดส่วนกับจำนวนบิทที่ต้องการ

4.2 หลักการของวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอลขนาดหลายบิท

การประยุกต์ใช้งานวงจร A/D ขนาดหนึ่งบิทให้เป็นวงจร A/D ขนาดหลายบิทนั้น จะอาศัยหลักการต่อวงจรแบบอนุกรม ซึ่งแสดงได้ดังรูปที่ 4.1 สัญญาณกระแสจุดเข้า I_{in1} จะผ่านเข้า A/D_1 และส่งผ่านสัญญาณ I_{o1} ไปยังจุดเข้า I_{in2} ของ A/D_2 เช่นนี้ต่อไปจนถึง A/D_N โดยที่ N เป็นจำนวนบิทที่ต้องการ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

พิจารณาจากหลักการออกแบบวงจรจะเห็นว่าสัญญาณกระแสจุดเข้าจะถูกขยายเป็น 2 เท่า ซึ่งการขยายกระแสเป็น 2 เท่า หรือเป็น 2^n เท่า โดยที่ n เป็นจำนวนเต็มบวกใด ๆ มีค่าตั้งแต่ 1 ขึ้นไป จะส่งผลให้สัญญาณกระแสอ้างอิงเมื่อนำวงจร A/D ขนาดหนึ่งบิทมาต่อเป็นวงจร A/D ขนาดหลายบิทมีค่าเท่ากันทุกบิท แต่ถ้าอัตราขยายกระแสมีค่ามาก ค่ากระแสอ้างอิงจะต้องมีค่ามากตามไปด้วยในอัตรา 2^{n-1} เท่าเมื่อเทียบจากอัตราขยายกระแส 2 เท่า ถ้ากระแสโดยรวมของวงจรยิ่งมากวงจรจะยิ่งมีค่า power dissipation มากด้วย รวมทั้งแหล่งจ่ายศักดาคงที่ที่นำมาใช้งานต้องสามารถจ่ายกระแสได้ตามที่วงจรต้องการ สำหรับในกรณีที่อัตราขยายกระแสมีค่าเป็น $(1/2)^n$ เท่า โดยที่ n เป็นจำนวนเต็มบวกใด ๆ มีค่าตั้งแต่ 0 ขึ้นไป จะส่งผลให้สัญญาณกระแสอ้างอิงเมื่อนำวงจร A/D ขนาดหนึ่งบิทมาต่อเป็นวงจร A/D ขนาดหลายบิทมีค่าลดลงโดยลำดับในอัตรา $(1/2)^{n+1}$ เท่าเมื่อเทียบจากอัตราขยายกระแส 2 เท่า ทำให้เกิดความไม่คล่องตัวในนำไปประยุกต์ใช้งาน รวมทั้งสัญญาณกระแสที่ส่งต่อไปยังบิทถัดไปจะมีค่าลดลงเร็วกว่าในกรณีที่ใช้อัตราขยายกระแสในแบบแรก ทำให้จำนวนบิทที่ต่อไปใช้งานได้มีจำนวนลดลง

จากเหตุผลดังกล่าวข้างต้นหลักการทำงานของวงจรจึงได้นำค่าอัตราขยายกระแสค่า 2 เท่ามาใช้งาน ซึ่งเป็นค่าน้อยที่สุดที่ทำให้กระแสอ้างอิงของทุกบิทมีค่าเท่ากัน และทำให้ค่า power dissipation มีค่าเหมาะสมที่สุด การเพิ่มหรือลดบิททำได้ง่ายโดยไม่จำเป็นต้องดัดแปลงวงจรแต่ประการใด



รูปที่ 4.1 การต่อวงจรแบบอนุกรม

4.3 เวลาที่ใช้ในการแปลงสัญญาณและจำนวนบิทสูงสุด

ช่วงเวลาในการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล t_{c1} ของ A/D ขนาดหนึ่งบิทจะขึ้นอยู่กับเวลาในการสวิทช์ชิ่งของทรานซิสเตอร์ Q_{17} ถึง Q_{20} ในวงจรสวิทช์อิเล็คทรอนิคส์ โดยปกติ

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ทรานซิสเตอร์จะมีความเร็วในการสวิทช์ซึ่งอยู่ในหน่วยของ 10^{-9} วินาที ซึ่งขึ้นอยู่กับคุณสมบัติเฉพาะตัวของทรานซิสเตอร์นั้น ๆ การทำงานในลักษณะของสวิทช์ซึ่งจะมีค่าของเวลาที่เป็นตัวจำกัดความเร็วในการทำงานอยู่ด้วยกัน 4 ค่า คือ

1. t_d (delay time) เป็นเวลาล่าช้าเนื่องจากผลของการตอบสนองการทำงานของวงจร คือช่วงเวลาตั้งแต่เริ่มพัลส์ของสัญญาณจุดเข้าจนกระทั่งวงจรเริ่มตอบสนองการทำงานให้สัญญาณจุดออก

2. t_r (rise time) เป็นเวลาที่วงจรใช้ในการตอบสนองการเปลี่ยนแปลงของระดับสัญญาณจุดเข้าในช่วงขอบขาขึ้น (Transient Response) เป็นช่วงเวลานับจากการเปลี่ยนแปลงระดับของสัญญาณจุดออกจาก 10 % ถึง 90 %

3. t_s (storage time) เป็นเวลาที่วงจรยังจ่ายสัญญาณจุดออกอยู่ในขณะที่สิ้นสุดพัลส์ของสัญญาณจุดเข้า

4. t_f (fall time) เป็นเวลาที่วงจรใช้ในการตอบสนองการเปลี่ยนแปลงของระดับสัญญาณจุดเข้าในช่วงขอบขาลง (Transient Response) นับจากการเปลี่ยนแปลงระดับสัญญาณจุดออกจากตั้งแต่ 10% ถึง 90%



รูปที่ 4.2 กราฟความสัมพันธ์ระหว่างสัญญาณจุดเข้าและสัญญาณจุดออกกับเวลาค่าต่าง ๆ

ความสัมพันธ์ข้างต้นแสดงได้ดังรูปที่ 4.2 จากวงจรสวิทช์อิเล็คทรอนิคส์รูปที่ 3.8 แยกพิจารณาทรานซิสเตอร์ดาร์ลิงตันในแต่ละข้างจะเห็นว่าทรานซิสเตอร์ดาร์ลิงตันต่ออยู่ในลักษณะของ common emitter ระดับสัญญาณศักดาจุดเข้าที่จ่ายให้กับวงจรทำให้ทรานซิสเตอร์ทำงานสวิทช์ซึ่งอยู่ใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โหมดอิ่มตัว [4] วงจรเทียบเท่า (equivalent circuit) สามารถแสดงได้ดังรูปที่ 4.3 และความสัมพันธ์ระหว่างเวลาค่า ต่าง ๆ กับช่วงการทำงานของทรานซิสเตอร์แสดงได้ดังรูปที่ 4.4

พิจารณาการทำงานของวงจรเมื่อป้อนสัญญาณจุดเข้า $V_{in} = V_{in1}$ ที่ทำให้ทรานซิสเตอร์เปลี่ยนการทำงานจากสถานะหยุดนำกระแสไปอยู่ในสถานะอิ่มตัว โดยไม่พิจารณาผลของ R_L กับ C_{DC} รวมทั้งกระแส leakageจะได้ความสัมพันธ์ของกระแสคอลเลคเตอร์ที่แปรตามเวลาเป็น

$$i_C(t) = \frac{\beta_0 V_{in1}}{(1+\beta_0)r_E + R_B + r_{BB'}}\left(1-e^{-t/\tau}\right) \qquad (4.1)$$

โดยที่

$$\tau = (\beta_0+1)r_E C_{DE}\frac{R_B + r_{BB'}}{(\beta_0+1)r_E + R_B + r_{BB'}} \qquad (4.2)$$

จากสมการที่ (4.1) และ (4.2) ถ้า $R_B + r_{BB'} >> (\beta_0+1)r_E$ สมการจะลดรูปเป็น

$$i_C(t) = \frac{\beta_0 V_{in1}}{R_B}\left(1-e^{-t/\tau_\beta}\right) \qquad (4.3)$$

โดยที่

$$\tau_\beta = (\beta_0+1)\, r_E C_{DE} \qquad (4.4)$$



โดยที่ $\tau_\alpha = r_E C_{DE}$, $\tau_{\alpha I} = r_C C_{DC}$ และ $\tau_\beta = (1+\beta_0)\tau_\alpha$

รูปที่ 4.3 วงจรเทียบเท่าของทรานซิสเตอร์ในสถานะอิ่มตัว

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 ความสัมพันธ์ระหว่างเวลาค่าต่าง ๆ กับช่วงการทำงานของทรานซิสเตอร์ในโหมดสวิทช์ชิ่ง

เมื่อทรานซิสเตอร์เข้าสู่สถานะอิ่มตัว จะได้ $V_{CE} = V_{BE}$ และ $V_{CB} = 0$ และกระแสคอลเลคเตอร์จะมีค่าคงที่ (steady state) เท่ากับ

$$I_{CS} = \frac{(V_{CC} - V_{CES})}{R_L}$$

$$\approx \frac{V_{CC}}{R_L} \qquad (4.5)$$

โดยที่ V_{CES} เป็นศักดาตกคร่อมระหว่างขาคอลเลคเตอร์และอีมิตเตอร์ในขณะที่ทรานซิสเตอร์อยู่ในสถานะอิ่มตัว ซึ่งจะมีค่าประมาณเท่ากับ 0 โวลท์

จากสมการที่ (4.3) และ (4.5) สามารถคำนวณหาค่า t_r ได้ดังนี้

$$0.9I_{CS} = \beta_o I_{in1} - (\beta_o I_{in1} - 0.1I_{CS})e^{-t_r/\tau_\beta} \qquad (4.6)$$

จะได้

$$t_r = \tau_\beta \ln\left[\frac{\beta_o I_{in1} - 0.1I_{CS}}{\beta_o I_{in1} - 0.9I_{CS}}\right] \qquad (4.7)$$

โดยที่

$$I_{in1} = \frac{V_{in1}}{R_B} \qquad (4.8)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

และเมื่อสัญญาณจุดเข้าเปลี่ยนแปลงจาก V_{in1} เป็น V_{in2} เพื่อเปลี่ยนสถานะการทำงานของทรานซิสเตอร์ให้เข้าสู่สถานะหยุดนำกระแส จะได้ความสัมพันธ์ของกระแสคอลเลคเตอร์ที่แปรตามเวลาเป็น

$$i_C(t) = \beta_o I_{in2} + (\beta_o I_{CS} - \beta_o I_{in2}) e^{-t/\tau_\beta} \qquad (4.9)$$

จากสมการที่ (4.9) คำนวณหาค่า t_f ได้ดังนี้

$$t_f = \tau_\beta \ln\left[\frac{0.9I_{CS} - \beta_o I_{in2}}{0.1I_{CS} - \beta_o I_{in2}}\right] \qquad (4.10)$$

โดยที่

$$I_{in2} = \frac{V_{in2}}{R_B} \qquad (4.11)$$

เมื่อมีการเปลี่ยนแปลงระดับของสัญญาณจุดเข้า เพื่อทำให้ทรานซิสเตอร์เปลี่ยนจากสถานะอิ่มตัวเป็นสถานะหยุดนำกระแส (reverse voltage) วงจรจะยังคงจ่ายกระแสจุดออก i_C ซึ่งมีค่าคงที่เท่ากับ I_{CS} ต่อไปอีกช่วงเวลาหนึ่ง และในขณะเดียวกันจะมีกระแสไหลย้อนกลับ (reverse current) ไหลผ่านขาเบส เนื่องจากเมื่อทรานซิสเตอร์เข้าสู่สถานะอิ่มตัว junction ระหว่างเบสกับคอลเลคเตอร์จะอยู่ในสภาวะ forward bias ประจุ minority carrier จะสะสมอยู่ใน base region วงจรจะต้องคายประจุส่วนที่สะสมใน base junction เพื่อกลับเข้าสู่สภาวะปกตินั่นคือ junction ระหว่างเบสกับคอลเลคเตอร์จะอยู่ในสภาวะ reverse bias ช่วงเวลาดังกล่าวที่ใช้ในการเปลี่ยนสถานะการทำงาน สามารถวิเคราะห์ในรูปสมการความสัมพันธ์ระหว่างกระแส i_C ที่เกิดจากการคายประจุกับเวลาจากรูปที่ 4.4 ได้ดังนี้

$$i_C(t) = \beta_o I_{in2} - (\beta_o I_{in2} - \beta_o I_{in1}) e^{-t/\tau_s} \qquad (4.12)$$

ที่เวลา $t = t_S$ จะได้

$$i_C(t_S) = I_{CS} \qquad (4.13)$$

ดังนั้นจะได้ว่า

$$t_s = \tau_s \ln\left[\frac{I_{in2} - I_{in1}}{I_{in2} - (I_{CS}/\beta_o)}\right] \qquad (4.14)$$

โดยที่

$$\tau_s = \left[\frac{\tau_\alpha + \tau_{\alpha I}}{1 - \alpha_o \alpha_{oI}}\right] \qquad (4.15)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ซึ่งค่า τ_S คำนวณจากสมการของ Moll [4] ซึ่งจะเห็นได้ว่า τ_S ขึ้นอยู่กับคุณสมบัติเฉพาะตัวของทรานซิสเตอร์นั้น ๆ

ในขณะที่สัญญาณจุดเข้ามีการเปลี่ยนแปลงในช่วงขอบขาขึ้น เพื่อเปลี่ยนสถานะจากหยุดนำกระแสไปสู่สถานะอิ่มตัว จะมีช่วงเวลาของการหน่วงสัญญาณจุดออก ซึ่งเป็นช่วงเวลาที่ตัวเก็บประจุของทั้งสอง junction จะทำการคายประจุที่สะสมอยู่เนื่องจากการที่ junction ถูก reverse bias พิจารณาจากวงจรรูปที่ 4.5 ให้ $R_B >> r_{BB'}$ และพิจารณาเฉพาะ C_{DE} และ R_B เมื่อสัญญาณจุดเข้าเปลี่ยนจาก V_{in1} เป็น V_{in2} ตัวเก็บประจุ C_{DE} จะคายประจุที่สะสมจนค่าศักดาที่ตกคร่อมมีค่าเท่ากับ 0 โวลท์ ทำให้ junction ระหว่างเบสกับอีมิตเตอร์เข้าสู่สถานะนำกระแส (forward bias) เขียนความสัมพันธ์ระหว่างศักดาที่ตกคร่อม C_{DE} กับเวลาได้ดังสมการที่ (4.16)

$$V_{C_{DE}}(t) = V_{in2} - (V_{in2} + V_{in1})e^{-t/\tau_d} \qquad (4.16)$$

โดยที่ τ_d มีค่าเท่ากับ

$$\tau_d = R_B C_{DE} \qquad (4.17)$$

เมื่อศักดาที่ C_{DE} มีค่าเท่ากับ 0 โวลท์ จะได้ t_d มีค่าเท่ากับ

$$t_d = (R_B C_{DE})\ln\left(1 + \frac{V_{in1}}{V_{in2}}\right) \qquad (4.18)$$

และถ้าพิจารณาตัวเก็บประจุ C_{DC} ในขณะที่ C_{DE} คายประจุ C_{DC} ก็จะคายประจุที่สะสมไว้จนกระทั่งศักดาที่ตกคร่อมมาค่าลดลงเป็น V_{in1} เมื่อคำนวณอย่างคร่าว ๆ จะได้ว่า τ_d มีค่าเพิ่มขึ้นโดยประมาณดังสมการที่ (4.19) และ t_d มีค่าโดยประมาณดังสมการที่ (4.20)

$$\tau_d = R_B(C_{DE} + C_{DC}) + R_L C_{DC} \qquad (4.19)$$

และ

$$t_d = \left[R_B(C_{DE} + C_{DC}) + R_L C_{DC}\right]\ln\left(1 + \frac{V_{in1}}{V_{in2}}\right) \qquad (4.20)$$

ในกรณีที่ทรานซิสเตอร์ถูกขับเต็มที่ (overdrive) ค่า t_d จะมีผลในการหน่วงเวลาการทำงานของวงจร จะเห็นได้ว่าเวลาที่ใช้ในการสวิทช์ on ของทรานซิสเตอร์จะมีค่าเท่ากับ $t_d + t_r$ และเวลาที่ใช้ใน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การสวิทช์ off ของทรานซิสเตอร์จะมีค่าเท่ากับ $t_s + t_f$ จากวงจรสวิทช์อีเล็คทรอนิคส์รูปที่ 3.8 วงจรซึ่งต่ออยู่ในลักษณะของดิฟเฟอเรนเชี่ยล ช่วงเวลา $t_d + t_r$ ของทรานซิสเตอร์คู่ที่หนึ่งจะทับกับเวลาช่วง $t_s + t_f$ ของทรานซิสเตอร์คู่ที่ 2 และในทางกลับกันช่วงเวลา $t_d + t_r$ ของทรานซิสเตอร์คู่ที่สองจะทับกับเวลาช่วง $t_s + t_f$ ของทรานซิสเตอร์คู่ที่หนึ่ง ถ้าเวลาค่าใดมากกว่าค่าเวลานั้นจะเป็นเวลาที่ใช้ในการแปลงสัญญาณของวงจร A/D ขนาดหนึ่งบิท โดยทั่วไปค่า t_s จะมีผลต่อเวลาที่ใช้ในการทำงานมากที่สุด ถ้าให้เวลาที่ใช้ในการแปลงสัญญาณ A/D ขนาดหนึ่งบิทมีค่าเท่ากับ t_{c1} ดังนั้นเวลาที่ใช้ในการแปลงสัญญาณจำนวน N บิท (t_c) จะมีค่าเท่ากับ Nt_{c1} เมื่อ N คือจำนวนบิทที่ต้องการ



รูปที่ 4.5 วงจรและกราฟแสดงการช่วงเวลาการหน่วงสัญญาณจุดออก

จำนวนบิทสูงสุดที่วงจร A/D ขนาดหนึ่งบิทสามารถต่อใช้งานได้จะขึ้นอยู่กับระดับสัญญาณรบกวนที่เกิดขึ้นจากแหล่งจ่ายกระแสหรือศักดาภายนอกหรือที่เกิดขึ้นภายในวงจร ระดับสัญญาณรบกวนที่

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

มากที่สุดที่วงจรสามารถยอมรับได้จะทำให้การแปลงสัญญาณ ณ บิทสุดท้าย (L.S.B.) มีค่าผิดพลาดได้ไม่เกิน ±1/2 บิท นั่นคือเมื่อสัญญาณจุดเข้าที่บิทสุดท้าย ณ ค่ามากที่สุดที่ทำให้ค่าสัญญาณดิจิตอลจุดออกมีค่าเป็น "0" เมื่อมิได้พิจารณาสัญญาณรบกวนในวงจร และเมื่อรวมเข้ากับสัญญาณรบกวนจะทำให้วงจร A/D บิทดังกล่าวแปลงสัญญาณจาก "0" เป็น "1" หรือจาก "1" เป็น "0" ซึ่งจากความสัมพันธ์ดังกล่าวจะได้ว่าระดับสัญญาณรบกวนมากที่สุด ณ จุดเข้าของวงจร A/D บิทสุดท้ายที่วงจรยอมรับได้จะมีค่ามากที่สุดไม่เกิน $I_{ref}/2$

4.4 ผลการเลียนแบบวงจรด้วยโปรแกรม PSPICE

เพื่อเป็นการยืนยันการทำงานของวงจร A/D ขนาดหลายบิทโดยการประยุกต์ใช้วงจร A/D ขนาดหนึ่งบิทที่ได้พัฒนาขึ้นดังรูปที่ 4.1 จะทำการวิเคราะห์การทำงานของวงจรโดยนำวงจร A/D ขนาดหนึ่งบิทมาต่อเป็นวงจร A/D 3 บิท โดยเลียนแบบการทำงานของวงจรด้วยโปรแกรม PSpice ตามโปรแกรมที่ 4.1 ซึ่งค่าตัวแปรต่าง ๆ รวมทั้งสัญญาณจุดเข้าจะเหมือนกับที่ใช้ในวงจร A/D ขนาดหนึ่งบิท ตามโปรแกรมที่ 3.1 ผลการเลียนแบบการทำงานของสัญญาณกระแสจุดออกแบบอนาลอก I_o ของแต่ละบิทเมื่อเทียบกับสัญญาณจุดเข้า I_{in} ณ บิทสูงสุด แสดงได้ดังรูปที่ 4.6, 4.7 และ 4.8



โดยที่ i(ri) = กระแสจุดเข้า และ i(r1) = กระแสจุดออกของบิทที่ 1

รูปที่ 4.6 ผลการเลียนแบบการทำงานของ A/D บิทที่ 1 (M.S.B.)

เอกสารนี้เป็นเอกสารที่ใช้ในเพื่อการศึกษาเท่านั้น ห้ามมิให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



โดยที่ i(ri) = กระแสจุดเข้า และ i(r2) = กระแสจุดออกของบิทที่ 2

รูปที่ 4.7 ผลการเลียนแบบการทำงานของ A/D บิทที่ 2



โดยที่ i(ri) = กระแสจุดเข้า และ i(r3) = กระแสจุดออกของบิทที่ 3

รูปที่ 4.8 ผลการเลียนแบบการทำงานของ A/D บิทที่ 3 (L.S.B.)

จากผลการเลียนแบบการทำงานโดยโปรแกรม PSpice จะเห็นได้ว่าสัญญาณอนาลอกจุดออกของทุกบิทเป็นไปตามหลักการทำงานของวงจร A/D ขนาดหนึ่งบิทที่ได้นำเสนอ และจะเห็นได้ว่าเมื่อ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สัญญาณจุดเข้ามีค่าแปรระหว่าง 0-100 μA จะได้สัญญาณจุดออกของทุกบิทจะแปรค่าอยู่ระหว่าง 0-100 μA ด้วย

4.5 ผลการทดลอง

จากวงจร A/D ขนาดหนึ่งบิทรูปที่ 3.11 ได้นำมาต่อเป็นวงจรโดยใช้ทรานซิสเตอร์ NPN เบอร์ CA 3046 และทรานซิสเตอร์ PNP เบอร์ 2N 2907 โดยได้คัดเลือกทรานซิสเตอร์ให้มีความสมพงษ์กันมากที่สุด แหล่งจ่ายกระแสคงที่ใช้ I_1 = 300 μA I_2 และ I_3 = 600 μA ให้กระแสอ้างอิง I_{ref} = 100 μA ดังนั้นจะได้ว่า I_4 = 100 μA I_5 = 200 μA และ I_6 = 100 μA ความต้านทาน R_o = 10 kΩ และ R_1 = 100kΩ ผลการทดลองแสดงในรูปที่ 4.9 โดยสัญญาณกระแสจุดเข้า ณ บิทสูงสุดในสเกลเส้นบนเป็นสัญญาณรูปสามเหลี่ยมมีค่าแปรไประหว่าง 0 - 100 μA ณ ความถี่ 10 kHz และสัญญาณ I_o แสดงในสเกลเส้นล่างมีขนาด 0 - 100 μA



รูปที่ 4.9 ผลการทดลองของวงจร A/D ขนาดหนึ่งบิท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วงจร A/D ขนาดหลายบิทในที่นี้ใช้หลักการในรูปที่ 4.1 และทดลองต่อวงจรเป็น A/D ขนาด 3 บิท โดยสัญญาณกระแสจุดเข้ามีความถี่ 10 kHz ป้อนเข้า A/D ขนาด 3 บิทที่ได้ต่อวงจรขึ้น ซึ่งได้ผลการทดลองสำหรับบิทที่ 2 และบิทที่ 3 (M.S.B.) ดังรูปที่ 4.10 และ 4.11 สำหรับรูปที่ 4.12 เป็นรูปของสัญญาณอนาลอกที่ได้จากการแปลงสัญญาณดิจิตอลจากวงจร A/D ขนาด 3 บิท ผ่านวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาลอก (D/A converter) เบอร์ DAC 0800 ผลแสดงในสเกลเส้นล่าง โดยสัญญาณกระแสจุดเข้าแสดงในสเกลเส้นบนเป็นรูปสามเหลี่ยมมีค่าแปรไประหว่าง 0 - 100 μA เมื่อเปรียบเทียบสัญญาณจุดออกจากวงจร D/A กับสัญญาณกระแสจุดเข้าจะเห็นได้ว่าความใกล้เคียงกันมาก



รูปที่ 4.10 ผลการทดลองบิทที่ 2 จากวงจร A/D ขนาด 3 บิท

<u>4.6 บทสรุป</u>

วงจร A/D ขนาดหนึ่งบิทที่ได้พัฒนาขึ้นเมื่อนำมาประยุกต์เป็นวงจร A/D ขนาดหลายบิทสามารถทำได้ง่ายโดยต่อวงจร A/D ขนาดหนึ่งบิทอนุกรมกันตามจำนวนบิทที่ต้องการ เวลาที่ใช้ในการแปลงสัญญาณขึ้นกับคุณสมบัติของทรานซิสเตอร์ในวงจรสวิทช์อีเล็คทรอนิคส์ สมรรถนะการทำงาน

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ของวงจรสามารถยืนยันได้โดยการเลียนแบบการทำงานด้วยโปรแกรม PSpice และจากการทดลองต่อวงจรจริง ดังนั้นหลักการของ A/D ขนาดหนึ่งบิทที่นำเสนอในวิทยานิพนธ์นี้สามารถนำมาประยุกต์ใช้งานได้จริง



รูปที่ 4.11 ผลการทดลองบิทที่ 3 (L.S.B.) จากวงจร A/D ขนาด 3 บิท



เอกสารนี้เป็น ... ประโยชน์ด้านการค้า

รูปที่ 4.12 ผลการทดลองของวงจร A/D ขนาด 3 บิท

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยทำการแปลงสัญญาณดิจิตอลกลับเป็นสัญญาณอนาลอก

บทที่ 5

บทส่งท้ายและข้อเสนอแนะแนวทางในการทำวิจัย

5.1 บทส่งท้าย

วงจร A/D ขนาดหนึ่งบิทที่นำเสนอในวิทยานิพนธ์ฉบับนี้เป็น A/D ขนาดหนึ่งบิทที่ทำงานโดยใช้หลักการของ A/D ชนิด Algorithmic รายละเอียดการทำงานของวงจรใช้ฟังก์ชั่นไม่เป็นเชิงเส้นที่ทำงานด้วยกระแส ฟังก์ชั่นการทำงานของวงจรไม่ถูกควบคุมโดยสัญญาณนาฬิกา ความเร็วในการแปลงสัญญาณจึงไม่ถูกจำกัดโดยสัญญาณนาฬิกา แต่จะขึ้นกับการทำงานของอุปกรณ์ภายในวงจร นั่นคืออุปกรณ์ทรานซิสเตอร์ในส่วนวงจรสวิทช์อีเล็คทรอนิคส์ การขยายจำนวนบิทของวงจรสามารถทำได้ง่ายไม่จำเป็นต้องเปลี่ยนแปลงวงจร แต่อาศัยการต่อวงจร A/D ขนาดหนึ่งบิทอนุกรมกัน สมรรถนะการทำงานของวงจรสามารถที่จะยืนยันได้จากทั้งผลการเลียนแบบการทำงานด้วยโปรแกรม PSpice และจากทดลองโดยการต่อวงจรจริง

5.2 ข้อเสนอแนะแนวทางในการทำวิจัย

วิทยานิพนธ์ฉบับนี้เกี่ยวกับวงจร A/D ขนาดหนึ่งบิทเป็นการนำเสนอความคิดใหม่ วงจรที่พัฒนาขึ้นจึงเป็นวงจรต้นแบบสามารถที่จะพัฒนาวงจรให้มีประสิทธิภาพการทำงานที่ดีขึ้นได้โดย

1. ลดจำนวนอุปกรณ์ที่ใช้ในวงจร โดยการเปลี่ยนเทคโนโลยีทางด้าน Bipolar มาเป็นเทคโนโลยีทาง ด้าน CMOS หรือ BiCMOS ซึ่งจะส่งผลให้ power dissipation ลดลง
2. ปรับปรุงวงจรสวิทช์อีเล็คทรอนิคส์เพื่อลดเวลาที่ใช้ในการสวิทช์การทำงาน ซึ่งจะส่งผลให้ความเร็วในการทำงานสูงขึ้น รวมทั้งลดการเหลื่อมของเวลาระหว่างสัญญาณจุดเข้าทั้ง 2 จุดเข้าที่วงจรลบกระแสลงได้ ทำให้วงจรมีความผิดพลาดในการทำงานน้อยลง
3. นอกจากนั้นวิทยานิพนธ์ฉบับนี้ยังสามารถทำวิจัยเพิ่มเติมได้ในเรื่องเกี่ยวกับ การวิเคราะห์หาจำนวนบิทสูงสุดที่วงจร A/D ขนาดหนึ่งบิทสามารถต่อใช้งานได้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เอกสารอ้างอิง

[1] Phillip E. Allen and Douglas R. Holberg, "CMOS analog circuit design", Holt, Rinehart and Wiaston,1978.

[2] David F. Hoeschele, Jr., "Analog-to-digital/ digital-to-analog conversion techniques", John Wiley & Sons, Inc., 1968.

[3] V. Riewruja, W. Surakampontorn and C. Surawatpunya, "Intergrable voltage-controlled and current-controlled nonlinear resistance", IEE Proceedings, vol.137, Pt.G, pp.238-246, 1990.

[4] Jaroslav Budinsky,Translated by Theodor Bernt, "Techniques of transistor switching circuits", Iliffe books ltd., 1968.

[5] Phillip E. Allen and Micheal B. Terry, "The use of current amplifiers for high performance voltage applications", IEEE J. Solid-state Circuits vol. SC-25, pp.155-161, 1980.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก.

บทความการประชุมวิชาการวิศวกรรมไฟฟ้า ครั้งที่ 16

The 16th Conference on Electrical Engineering

จัดโดย

ภาควิชาวิศวกรรมไฟฟ้า สถาบันอุดมศึกษาของรัฐ 9 แห่ง

และ วิทยาลัยมหานคร

ณ

ภาควิชาวิศวกรรมไฟฟ้า คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

25-26 พฤศจิกายน 2536

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

การออกแบบวงจร A/D ขนาดหนึ่งบิทโดยใช้วงจรไม่เป็นเชิงเส้น
One bit A/D converter based on nonlinear circuits

มุกดา เทพธรณินทรา* วันชัย รั้ววรุจา** วัลลภ สุระกำพลธร***

บทคัดย่อ - บทความนี้เป็นการนำเสนอหลักการออกแบบวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล (analog to digital converter : A/D) โดยใช้วงจรไม่เป็นเชิงเส้นที่มีคุณสมบัติของวงจรเป็นรูปฟันเลื่อย วงจร A/D ที่นำเสนอนี้จะมีขนาดหนึ่งบิทและสามารถเพิ่มจำนวนบิทได้โดยการต่ออนุกรมวงจร A/D ขนาดหนึ่งบิทหลาย ๆ วงจรตามจำนวนบิทที่ต้องการ วงจร A/D ขนาดหนึ่งบิทนี้จะมีการทำงานในรูปของกระแส และใช้หลักการออกแบบวงจรรวมเป็นหลัก สมรรถนะของวงจร A/D สามารถที่จะยืนยันได้ด้วยผลการทดลองโดยการต่อวงจรจริง

Abstract - An integrable current mode one bit A/D converter based on nonlinear circuits is presented. The nonlinear circuits used have a sawtooth characteristic. An A/D with N-bit resolution can be constructed by cascading of the proposed one bit A/D. Exprimental results demonstrate the performance of the one bit A/D are included.

1) บทนำ

โดยทั่วไปวงจรแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล (A/D) ชนิดความเร็วสูงที่เป็นที่รู้จักกันดีก็คือ A/D แบบขนานหรือ flash A/D ซึ่ง A/D ชนิดนี้จะใช้วงจรเปรียบเทียบเท่ากับ 2^N-1 วงจรต่อร่วมกับวงจรถอดรหัส เมื่อ N คือจำนวนบิทที่ต้องการ เป็นผลให้ A/D ชนิดนี้จะมีราคาแพงเนื่องจากมีขนาดวงจรที่ใหญ่ โดยเฉพาะถ้าต้องการความละเอียดสูงหรือจำนวนบิทที่มากขึ้น ส่วน A/D อีกกลุ่มหนึ่งที่ใช้หลักการแปลงสัญญาณอนาลอกเป็นดิจิตอลแบบ single slop, แบบ dual slop และแบบ sucessive approximation จะเป็น A/D ที่มีความเร็วในการแปลงสัญญาณที่ช้า [1] ซึ่งไม่สามารถที่จะใช้ได้กับสัญญาณอนาลอกที่มีความถี่สูง ได้ แต่ A/D ชนิดนี้มีราคาที่ถูกกว่า A/D แบบขนานมาก ในบทความนี้ได้นำเสนอหลักการออกแบบวงจร A/D อีกวิธีหนึ่งที่ทำงานด้วยกระแสและสามารถกำหนดจำนวนบิทได้ตามต้องการ และยังมีความเร็วในการทำงานสูง ในการเพิ่มจำนวนบิทของ A/D จะอาศัยการต่ออนุกรมของวงจร A/D ขนาดหนึ่งบิทที่ได้พัฒนาขึ้นหลาย ๆ วงจรตามจำนวนบิทที่ต้องการ

2) หลักการของ A/D ขนาดหนึ่งบิท

วงจร A/D ที่ได้เสนอขึ้นนี้จะเป็น A/D ขนาดหนึ่งบิทที่สามารถนำมาต่อร่วมกันจำนวน N วงจร เพื่อให้ได้ A/D ขนาด N บิท โดยที่ N คือจำนวนบิทของ A/D ที่ต้องการ หลักการของ A/D ขนาดหนึ่งบิทแสดงในรูปที่ 1(ก) เมื่อ A_1 คือวงจรขยายกระแสที่มีค่าเท่ากับ 2 C_1 คือวงจรเปรียบเทียบกระแส D_1 คือวงจรลบกระแส และ S_1 คือสวิทช์อิเล็คทรอนิคส์ที่ถูกควบคุมด้วยสัญญาณจาก C_1 กระแส I_{ref} คือกระแสอ้างอิง และกระแส I_{in} คือกระแสจุดเข้า การทำงานของหลักการในรูปที่ 1(ก) สามารถอธิบายได้ดังนี้ ถ้า $I_{in} > I_{ref}$ กระแส I_{in} จะถูกขยายเป็น 2 เท่าด้วย A_1 และนำไปเปรียบเทียบกับกระแส I_{ref} ด้วย C_1 เป็นผลให้สัญญาณจุดออก digital output ของ C_1 มีค่าเป็น "1" และสวิทช์ S_1 จะต่อไปยังจุด 1 ซึ่งจะได้สัญญาณที่จุดออก I_{out} มีค่าเท่ากับ $2I_{in} - I_{ref}$ ในทำนองเดียวถ้า $I_{in} < I_{ref}$ สัญญาณจุดออก digital output ของ C_1 จะมีค่าเท่ากับ "0" เป็นผลให้สวิทช์ S_1 ต่อไปยังจุด 2 ซึ่งจะได้สัญญาณจุดออก I_{out} มีค่าเท่ากับ $2I_{in}$ จากการทำงานในรูปที่ 1(ก) สามารถที่จะเขียนเป็นสมการได้ดังนี้

$$I_{out} = \begin{cases} 2I_{in} - I_{ref} & \text{เมื่อ } I_{in} > I_{ref} \\ 2I_{in} & \text{เมื่อ } I_{in} < I_{ref} \end{cases} \quad (1)$$

จากสมการที่ (1) สามารถเขียนเป็นกราฟได้ในรูปที่ 1(ข)



(ก)



(ข)

รูปที่ 1 (ก) หลักการของ A/D ขนาดหนึ่งบิท
(ข) กราฟแสดงคุณสมบัติของรูปที่ 1(ก)

3) วงจรและการทำงานของ A/D ขนาดหนึ่งบิท

จากหลักการของ A/D ขนาดหนึ่งบิทในรูปที่ 1(ก) สามารถที่จะนำมาพัฒนาเป็นวงจรได้ดังแสดงในรูปที่ 2 จากรูปที่ 2 ทรานซิสเตอร์ Q_1 จะทำหน้าที่กำหนดศักดาที่จุด A ให้มีค่าคงที่ประมาณแรงดันเบส เพื่อให้กระแส I_{in} สามารถเปลี่ยนเข้ามายังจุด A ได้อย่างถูกต้อง ทรานซิสเตอร์ Q_2 ถึง Q_{13} และแหล่งจ่ายกระแสคงที่ I_1 ถึง I_3 ทำหน้าที่เป็นวงจรขยายกระแสที่มีจุดออก 2 จุด และมีอัตราขยายกระแส 2 เท่า โดยที่ I_1 มีค่าเท่ากับ I และ I_2 และ I_3 มีค่าเท่ากับ 2I ส่วนทรานซิสเตอร์ Q_{14} ถึง

---

* นักศึกษาปริญญาโท
** อาจารย์ ประจำภาควิชาวิศวกรรมระบบควบคุม
*** ศาสตราจารย์ ประจำภาควิชาอิเล็คทรอนิกส์และวิศวกรรมศาสตร์
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2 วงจร A/D ขนาดหนึ่งบิท

Q_{17}, ไดโอด D_1 และ D_2 และแหล่งจ่ายกระแสคงที่ I_4 และ I_5 จะทำหน้าที่เป็นวงจรจำกัดกระแส [2] เมื่อ I_4 มีค่าเท่ากับ I และ I_5 มีค่าเท่ากับ $I + I_{ref}$ กระแสจุดเข้า I_{CL} ของวงจรจำกัดกระแสจะมาจากวงจรขยายกระแสในส่วนแรกและไดโอด D_1 จะหยุดนำกระแสเมื่อกระแสจุดเข้า $I_{CL} > I_{ref}$ โดยที่กระแส I_{CL} จะมีค่าเท่ากับ $2I_{in}$ การหยุดนำกระแสของไดโอด D_1 จะถูกนำมาควบคุมวงจรสวิทช์อิเล็คทรอนิคส์ที่ประกอบด้วยทรานซิสเตอร์ Q_{18} ถึง Q_{21} และแหล่งจ่ายกระแส I_6 ซึ่งมีค่าเท่ากับ I_{ref} ส่วนทรานซิสเตอร์ Q_{22} ถึง Q_{27} และ R_1 จะทำหน้าที่เป็นวงจรลบกระแส [3] ถ้ากระแส $I_{in} > I_{ref}$ กระแส I_{in} จะถูกขยายขึ้น 2 เท่าและส่งผ่านมายังวงจรจำกัดกระแส ซึ่งจะเป็นผลให้ไดโอด D_1 หยุดนำกระแสและวงจรสวิทช์อิเล็คทรอนิคส์จะทำงานโดย Q_{18} และ Q_{19} จะหยุดนำกระแสและศักดาที่จุด D_o จะมีค่าเป็น "1" ส่วน Q_{20} และ Q_{21} จะนำกระแสเต็มที่ ซึ่งจะได้กระแส I_s มีค่าเท่ากับ I_{ref} กระแส I_s นี้จะเป็นกระแสที่ดึงออกจากคอลเล็คเตอร์ของ Q_{23} และจะได้กระแส I_{C24} มีค่าเท่ากับ $I_B - I_s$ เมื่อ I_B คือกระแสไบอัส ในขณะเดียวกันกระแสจุดเข้า I_{in} อีกส่วนหนึ่งจะถูกขยายขึ้น 2 เท่าด้วยวงจรขยายกระแสและถูกส่งมายังคอลเล็คเตอร์ของ Q_{26} เป็นผลให้กระแส I_{C27} มีค่าเท่ากับ $I_B - 2I_{in}$ และที่กระแสจุดออก I_o จะมีค่าเท่ากับ $I_{C24} - I_{C27} = 2I_{in} - I_s = 2I_{in} - I_{ref}$ ซึ่งกระแส I_o นี้จะเป็นกระแสจุดออกที่จะส่งผ่านไปยังวงจร A/D บิทต่อไป ถ้ากรณีกระแส $I_{CL} = 2I_{in}$ ที่ออกจากวงจรขยายกระแสมีค่าน้อยกว่ากระแส I_{ref} ไดโอด D_1 จะยังคงนำกระแสเป็นผลให้ Q_{18} และ Q_{19} นำกระแสเต็มที่ ส่วน Q_{20} ถึง Q_{21} หยุดนำกระแส จะได้สัญญาณที่จุด D_o มีค่าเป็น "0" และกระแส $I_s = 0$ ดังนั้นกระแสจุดออก I_o ของวงจรลบกระแสจะมีค่าเท่ากับ $2I_{in}$ ซึ่งจากการทำงานของวงจรในรูปที่ 2 จะมีคุณสมบัติของวงจรเช่นเดียวกับรูปที่ 1(ข)

4) หลักการของ A/D ขนาดหลายบิท

ในการพัฒนา A/D ให้มีขนาดหลายบิทโดยใช้ A/D ขนาดหนึ่งบิทที่ได้พัฒนาขึ้นนั้นแสดงหลักการในรูปที่ 3 ซึ่งจะเป็นการต่อ A/D แบบอนุกรมหรือแบบ pipeline สัญญาณกระแสจุดเข้า I_{i1} จะผ่านเข้า A/D_1 และส่งผ่านสัญญาณ I_{o1} ไปยังสัญญาณจุดเข้า I_{i2} ของ A/D_2 เช่นนี้ต่อไปจนถึง A/D_N โดยที่ A/D_1 คือ A/D ขนาดหนึ่งบิท จากการทำงานของ A/D ในรูปที่ 3 สามารถที่จะเพิ่มหรือลดจำนวนบิทของ A/D ได้โดยการเพิ่มหรือลดจำนวนการต่ออนุกรมของ A/D ขนาดหนึ่งบิท สำหรับช่วงเวลาในการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล t_c จะมีค่าเท่ากับ Nt_{c1} เมื่อ N คือจำนวนบิทที่ต้องการ และ t_{c1} คือเวลาในการแปลงสัญญาณของ A/D ขนาดหนึ่งบิทซึ่งขึ้นอยู่กับเวลาในการสวิทช์ของทรานซิสเตอร์ Q_{18} ถึง Q_{21} ซึ่งโดยปกติจะมีค่าเร็วมากในหน่วยของ 10^{-9} วินาที ดังนั้นความเร็วในการแปลงสัญญาณของ A/D ขนาดหลายบิทในบทความนี้จึงมีความเร็วที่สูงกว่า A/D แบบ single slope แบบ dual slope และแบบ sucessive approximation และเมื่อเทียบกับ A/D แบบ flash แล้วจะยังมีความเร็วที่ช้ากว่าบ้าง แต่ A/D แบบที่ได้พัฒนาขึ้นนี้จะมีความเหมาะสมต่อการใช้งานสูง เนื่องจากสามารถกำหนดจำนวนบิทได้ตามต้องการ



รูปที่ 3 หลักการต่อ A/D ขนาดหลายบิทจาก A/D ขนาดหนึ่งบิท

5) การทดลองและผลการทดลอง

วงจรในรูปที่ 2 ได้ทำการต่อวงจรขึ้นโดยใช้ทรานซิสเตอร์ NPN เบอร์ CA 3046 และทรานซิสเตอร์ PNP เบอร์ 2N 2907 โดยได้คัดเลือกให้มีความสมนัยกันมากที่สุด สำหรับแหล่งจ่ายกระแสคงที่ I_1 ถึง I_6 ได้ตั้งให้มีกระแส I = 300 μA ส่วน I_{ref} มีค่าเท่ากับ 100 μA และ I_5 มีค่าเท่ากับ $I + I_{ref}$ = 400 μA ส่วนความต้านทาน R_1 = 100 kΩ ผลการทดลองแสดงในรูปที่ 4 โดยสัญญาณกระแสจุดเข้าในสเกลเส้นบนเป็นรูปสามเหลี่ยมมีค่าแปรไประหว่าง 0–100 μA และสัญญาณกระแสจุดออก I_o แสดงในสเกลเส้นล่างมีขนาด 0–100 μA ส่วน A/D ขนาดหลายบิทในที่นี้ได้ใช้หลักการในรูปที่ 3 และทดลองต่อวงจรเป็น A/D ขนาด 3 บิท ซึ่งได้ผลการทดลองในรูปที่ 5 โดยสัญญาณกระแสจุดเข้ามีความถี่ 10kHz ป้อนเข้า A/D ขนาด 3 บิทที่ได้ต่อวงจรขึ้นและสัญญาณดิจิตอลที่ได้จะต่อผ่านวงจรแปลงสัญญาณดิจิตอลเป็นสัญญาณอนาลอก (digital to analog converter) เบอร์ DAC 0800 ซึ่งได้ผลแสดงในสเกลเส้นล่าง

เอกสารนี้เป็นเอกสารที่พัฒนาขึ้นเพื่อใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4 ผลการทดลองวงจรในรูปที่ 2



รูปที่ 5 ผลการทดลองวงจร A/D ขนาด 3 บิทที่ความถี่ 10kHz

6) บทสรุป

วงจร A/D ขนาดหนึ่งบิทที่ได้พัฒนาขึ้นจะมีความเที่ยงตรงสูงและมีความเร็วสูงในการแปลงสัญญาณอนาลอกเป็นสัญญาณดิจิตอล อีกทั้งยังสามารถนำไปต่ออนุกรมกันให้เป็น A/D ขนาดหลายบิทได้ ผลการทดลองสามารถที่จะยืนยันถึงหลักการของ A/D ที่ได้นำเสนอขึ้นในบทความนี้

เอกสารอ้างอิง

[1] Phillip E. Allen and Douglas R. Holberg,"CMOS analog circuit design," Holt, Rinehart and Wiaston, 1978.

[2] V. Riewruja, W. Surakampontorn and C. Surawatpunya,"Integrable voltage-controlled and current-controlled nonlinear resistances," IEE Proceedings, vol.137, Pt.G, pp.238-246, 1990.

[3] Phillip E. Allan and Michael B. Terry,"The use of current amplifiers for high performance voltage applications," IEEE J. Solid-State Circuits, vol. SC-25, pp.155-161, 1980.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข.

โปรแกรมเลียนแบบการทำงานของวงจร A/D หนึ่งบิท

```
1 bit A/D Converter : Current mode
* Power Supply
VCC 100 0 15V
VEE 200 0 -15V
* Double Current Multiplier
.SUBCKT DCM 1 6 7 100 200
I1 100 1 300UA
Q1 2 0 1 P
Q2 100 2 3 N
Q3 2 3 200 N
Q4 4 3 200 N
Q5 200 4 5 P
Q6 4 5 100 P
Q7 6 5 100 P
Q8 6 5 100 P
Q9 7 5 100 P
Q10 7 5 100 P
I2 6 200 600UA
I3 7 200 600UA
.ENDS
* Current Comparator
.SUBCKT CC 4 3 100 200
Q1 2 0 4 N
Q2 2 1 100 P
Q3 1 1 100 P
Q4 3 2 1 P
Q5 100 0 5 N
* Diode 1&2
Q6 3 3 4 N
Q7 5 5 3 N
IB1 4 200 200UA
IB2 3 200 100UA
.ENDS
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
* Switch Electronic
.SUBCKT ESW 2 6 5 100 200
RO 100 1 10K
Q1 1 2 3 NL
Q2 1 3 4 NL
Q3 5 6 4 NL
Q4 5 7 4 NL
ISW 4 200 100UA
.ENDS
* Current Subtraction
.SUBCKT CS 1 4 5 100 200
Q1 3 4 200 N
Q2 4 4 200 N
Q3 5 3 4 N
RB 2 3 100K
Q4 2 1 100 P
Q5 1 1 100 P
Q6 5 2 1 P
.ENDS
*1 Bit A/D Simulation
RI 1 2 1
X1 2 3 4 100 200 DCM
X2 4 5 100 200 CC
X3 4 5 6 100 200 ESW
X4 6 3 7 100 200 CS
R1 7 0 10K
* PNP Transistor
.MODEL P PNP(IS=5E-14  ISE=45NA  NE=4  ISC=45NA  NC=4  BF=200
+ IKF=30MA VAF=240 CJC=3PF CJE=3PF RB=2 RE=3 RC=1.5 TF=1.4NS
+ TR=15NS KF=1E-15)
* NPN Transistor
.MODEL N NPN(IS=10E-15  ISE=1NA  NE=4  ISC=1NA  NC=4   BF=400
+ IKF=.1A  VAF=240 CJC=4PF CJE=5.7PF RB=3 RE=.5 RC=.2 TF=0.15NS
+ TR=170NS KF=4E-15)
IIN 100 1 PULSE (0 100UA 0 0.1US 0.1US 1US 2US)
.TRAN 1NS 200NS
.PROBE
.END
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ค.

โปรแกรมเลียนแบบการทำงานของวงจร A/D ขนาด 3 บิท

3 bits A/D Converter : Current mode

```
* Power Supply
VCC 100 0 15V
VEE 200 0 -15V
* Double Current Multiplier
.SUBCKT DCM 1 6 7 100 200
I1 100 1 300UA
Q1 2 0 1 P
Q2 100 2 3 N
Q3 2 3 200 N
Q4 4 3 200 N
Q5 200 4 5 P
Q6 4 5 100 P
Q7 6 5 100 P
Q8 6 5 100 P
Q9 7 5 100 P
Q10 7 5 100 P
I2 6 200 600UA
I3 7 200 600UA
.ENDS
* Current Comparator
.SUBCKT CC 4 3 100 200
Q1 2 0 4 N
Q2 2 1 100 P
Q3 1 1 100 P
Q4 3 2 1 P
Q5 100 0 5 N
* Diode 1&2
Q6 3 3 4 N
Q7 5 5 3 N
IB1 4 200 200UA
IB2 3 200 100UA
.ENDS
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
* Switch Electronic
.SUBCKT ESW 2 6 5 100 200
RO 100 1 10K
Q1 1 2 3 NL
Q2 1 3 4 NL
Q3 5 6 4 NL
Q4 5 7 4 NL
ISW 4 200 100UA
.ENDS
* Current Subtraction
.SUBCKT CS 1 4 5 100 200
Q1 3 4 200 N
Q2 4 4 200 N
Q3 5 3 4 N
RB 2 3 100K
Q4 2 1 100 P
Q5 1 1 100 P
Q6 5 2 1 P
.ENDS
* 1 Bit A/D Simulation
.SUBCKT ADC 1 6 100 200
X1 1 2 3  100 200 DCM
X2 3 4 100 200 CC
X3 3 4 5 100 200 ESW
X4 5 2 6 100 200 CS
.ENDS
* 3 Bit A/D Simulation
RI 1 2 1
X1 2 3 100 200 ADC
* MSB Bit
R1 3 4 1
X2 4 5 100 200 ADC
* 2nd Bit
R2 5 6 1
X3 6 7 100 200 ADC
* LSB Bit
R3 7 0 10K
* End
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

```
* PNP Transistor
.MODEL P PNP(IS=5E-14  ISE=45NA  NE=4  ISC=45NA  NC=4  BF=200
+ IKF=30MA VAF=240 CJC=3PF CJE=3PF RB=2 RE=3 RC=1.5 TF=1.4NS
+ TR=15NS KF=1E-15)
* NPN Transistor
.MODEL N NPN(IS=10E-15  ISE=1NA  NE=4  ISC=1NA  NC=4   BF=400
+ IKF=.1A  VAF=240 CJC=4PF CJE=5.7PF RB=3 RE=.5 RC=.2 TF=0.15NS
+ TR=170NS KF=4E-15)
* Calculation
IIN 100 1 PULSE (0 100UA 0 0.1US 0.1US 1US 2US)
.TRAN 1NS 200NS
.PROBE
.END
```

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้