



รายงานฉบับสมบูรณ์

Final Report

การวิจัยวงจรรวมเพื่อศึกษา ค้นคว้า ออกแบบ และคิดค้น

วงจรมixed signal ในการประมวลผลสัญญาณ

Mixed Signal Processing with Emphasizing on
VLSI Integrated Circuit Design

หัวหน้าโครงการวิจัย

รศ.ดร.วรพงษ์ ตั้งศรีรัตน์

นักวิจัย

1. ศ.ดร.วัลลภ สุระกำพลธร

3. รศ.ดร.เกียรติศักดิ์ คมวัชร

4. อ.ทัตยา ปุคคณะนนท์

RCH

TK

7894.75

1514

เลขหมู่.....
เลขทะเบียน..... 83846
วัน,เดือน,ปี... 19 ก.ย. 2551

ห้องปฏิบัติการวิจัย ประมวลผลสัญญาณรวม
สำนักวิจัยการสื่อสารและเทคโนโลยีสารสนเทศ
สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

กันยายน พ.ศ. 2550

Mixed Signal Processing Laboratory
Research Center for Communications and Information Technology
King Mongkut's Institute of Technology Ladkrabang

b. 11951.219
i.

September 2007 เอกสารที่ส่งจนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กิตติกรรมประกาศ

โครงการวิจัยนี้ได้รับทุนอุดหนุนหลักจาก โครงการสำนักวิจัยการสื่อสารและเทคโนโลยีสารสนเทศ (Research Center for Communications and Information Technology : ReCCIT) สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง ประจำปีงบประมาณ พ.ศ. 2550 วงเงินงบประมาณ 181,114 บาท
จึงขอขอบพระคุณมา ณ. โอกาสนี้ด้วย



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทสรุปย่อ

โครงการวิจัยที่นำเสนอนี้ มีแนวคิดในการพัฒนาและออกแบบวงจรรวมให้มีความเหมาะสมสำหรับนำไปใช้ในการประมวลผลสัญญาณอนาล็อก (Analog Signal Processing) รวมทั้งยังมุ่งเน้นในการสร้างนักวิจัยรุ่นใหม่ที่มีความชำนาญเฉพาะด้านในการออกแบบวงจรรวม เพื่อเข้ามาสร้างสรรค์งานวิจัยหรือนำไปประยุกต์ใช้ในงานอุตสาหกรรมไมโครอิเล็กทรอนิกส์ได้เป็นอย่างดี



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทคัดย่อ

โครงการวิจัย "การวิจัยวงจรรวมเพื่อศึกษา คำนวณ ออกแบบ และคิดค้นวงจรพื้นฐานในการประมวลผลสัญญาณ" เป็นการดำเนินการเพื่อคำนวณ คำนวณและเสนอแนวคิดใหม่ในการออกแบบวงจรรวม (Analog) สำหรับระบบประมวลผลสัญญาณ โดยเน้นการสร้างเป็นวงจรรวมหรือวงจรรวมไอซี (Integrated Circuit, IC) เป็นการดำเนินการวิจัยที่พยายามผลักดันให้ผลงานมีคุณภาพสูง นอกจากนี้ยังเป็นการสร้างกลุ่มวิจัยทางด้านการออกแบบวงจรรวม และส่งเสริมให้เกิดความเชื่อมโยงของงานวิจัยที่สามารถนำไปใช้ในอุตสาหกรรมไมโครอิเล็กทรอนิกส์



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

Abstract

This project, the research on mixed signal processing with emphasizing on VLSI integrated circuit design, is researching in the areas of analog and digital signal processing with mainly emphasis in integrated circuit (IC) design. The objectives are to produce high quality research papers, to produce human resources (under graduate and postgraduate students) in the area of integrated circuit design, to form a forum in IC design, to promote research work that can be related with the microelectronics industry and to upgrade human resource for the microelectronics industry.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ


	หน้า
กิตติกรรมประกาศ	I
บทสรุปย่อ	II
บทคัดย่อ	III
Abstract	IV
สารบัญ	V
บทที่ 1 บทนำ	1
บทที่ 2 วัตถุประสงค์ของโครงการ	2
บทที่ 3 ระเบียบวิธีวิจัย	3
บทที่ 4 งานวิจัยที่ได้ดำเนินการ	4
4.1 การออกแบบและพัฒนาวงจรอนุบาลอกพื้นฐาน	4
4.1.1 การวิจัยเพื่อศึกษา ค้นคว้า ออกแบบวงจรแปลงสัญญาณแรงดันเป็นสัญญาณกระแส	4
4.1.2 การออกแบบวงจรสายพานกระแสยุคที่สอง (CCII) และวงจรสายพานแรงดัน	4
4.1.3 การออกแบบวงจร Four-Terminal Floating Nullor (FTFN)	5
4.1.4 การออกแบบวงจร Current Differencing Buffered Amplifier (CDBA)	5
4.2 การออกแบบและพัฒนาวงจรคำนวณอนุบาลอก และวงจรรวมของฟังก์ชันแบบโหมดกระแส	5
4.2.1 การออกแบบวงจรคูณ/หาร	5
4.2.2 การออกแบบวงจรมหาคูณสัญญาณกระแสโดยใช้เทคโนโลยีซีมอส	5
4.2.3 การออกแบบวงจรรองสัญญาณโหมดกระแสโดยใช้อุปกรณ์แอกทีฟสมรรถนะสูง	6
บทที่ 5 การสังเคราะห์และออกแบบวงจร CDTA โดยใช้ทรานซิสเตอร์แบบไบโพลาร์	7
5.1 กล่าวนำ	7
5.2 คุณสมบัติพื้นฐานของวงจร CDTA	8

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรรมใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3 กลุ่มวงจรร้อยย	8
5.3.1 วงจรผลต่างกระแส.....	8
5.3.2. วงจรขยายค่าความนำ.....	11
5.4 วงจร CDTA ที่นำเสนอ	14
5.5 สรุป.....	17
บทที่ 6 บทสรุปและข้อเสนอแนะในการทำวิจัยต่อ	18
เอกสารอ้างอิง	19

ภาคผนวก

- ภาคผนวก ก บทความวิจัยที่นำเสนอในการประชุมวิชาการระดับชาติ
- ภาคผนวก ข บทความวิจัยที่นำเสนอในการประชุมวิชาการระดับนานาชาติ
- ภาคผนวก ค บทความวิจัยที่นำเสนอในวารสารวิชาการระดับนานาชาติ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

บทนำ

เนื่องจากในปัจจุบันเทคโนโลยีของวงจรรวม มีความสำคัญกับเศรษฐกิจและอุตสาหกรรมในประเทศ ปัจจุบันประเทศไทยได้เริ่มส่งผลิตภัณฑ์ไฟฟ้าและอิเล็กทรอนิกส์เป็นสินค้าออกมานานพอสมควรแล้ว มีมูลค่าการส่งออกถึงกว่า 1 ล้านล้านบาทในแต่ละปี ซึ่งก็ยังนับเป็นส่วนที่น้อยมากเมื่อเทียบกับมูลค่ารวมของตลาดอิเล็กทรอนิกส์ทั่วโลก แต่รายได้หลักของประเทศไทยยังมาจากส่วนของแรงงานการทำบรรจุภัณฑ์ซึ่งถือเป็นอันดับต้นสุดท้ายของการสร้างวงจรรวม โดยที่การนำเข้าชิ้นส่วนสำเร็จรูปมาประกอบขึ้นเป็นผลิตภัณฑ์นับเป็นอุตสาหกรรมส่วนปลายน้ำเท่านั้น จากความก้าวหน้าทางเทคโนโลยีและการแข่งขันในตลาดโลกที่นับวันจะเข้มข้นขึ้น ประกอบกับค่าแรงงานของไทยที่เพิ่มสูงขึ้น แต่มูลค่าเพิ่มของผลิตภัณฑ์ที่ประกอบขึ้นเหล่านี้ลดลงไปเรื่อยๆ ทำให้ความสนใจในการลงทุนจากบริษัทยักษ์ใหญ่ข้ามชาติจึงมุ่งเป้าไปยังประเทศที่มีค่าแรงถูกกว่า เช่น ประเทศจีน เป็นต้น บริษัทอิเล็กทรอนิกส์ในประเทศไทยหลายแห่งจึงเริ่มหันมาให้ความสำคัญกับการออกแบบไอซีเองเพื่อเพิ่มมูลค่าของผลิตภัณฑ์ให้เป็นทรัพย์สินทางปัญญาที่มีมูลค่าสูง เพื่อดึงดูดเงินลงทุนจากต่างชาติให้เข้ามาสู่ประเทศมากขึ้น อย่างไรก็ตามเนื่องจากการออกแบบวงจรรวมเป็นอุตสาหกรรมที่ต้องใช้เทคโนโลยีขั้นสูงและยังใหม่สำหรับเมืองไทย จึงทำให้เกิดปัญหาขาดแคลนนักออกแบบวงจรรวมที่มีคุณภาพ ซึ่งกำลังเป็นที่ต้องการของตลาด

การเรียนการสอนทางด้านการออกแบบวงจรในประเทศไทย ยังพบว่าอยู่ในวงแคบไม่แพร่หลายมากนัก เช่นเดียวกับการส่งเสริมงานวิจัยและพัฒนาทางด้านนี้ก็ยังมีความจำกัดอยู่มากทั้งทางด้านเงินทุน บุคลากร ทั้งที่การวิจัยและคิดค้นการออกแบบวงจรรวมนับว่าเป็นประโยชน์อย่างยิ่ง ในเชิงการพัฒนาความรู้พื้นฐานทางด้านวิศวกรรม ด้านอิเล็กทรอนิกส์ และด้านการประมวลผลสัญญาณ รวมถึงในเชิงการวิจัยประยุกต์เพื่อพัฒนาไปสู่เทคโนโลยีใหม่ของการผลิตอุปกรณ์อำนวยความสะดวกต่างๆ ตลอดจนเครื่องมือวัดทางด้านวิทยาศาสตร์เทคโนโลยี และเครื่องมือวัดทางอุตสาหกรรมใหม่ นอกจากนี้การติดตามให้เท่าทันกับการเปลี่ยนแปลงอย่างรวดเร็วของเทคโนโลยีทางไมโครอิเล็กทรอนิกส์นักวิจัยจำเป็นต้องได้รับการสนับสนุนให้ทำการวิจัยอย่างเข้มข้นและต่อเนื่องด้วย

การพัฒนาการออกแบบวงจรรวมเหล่านี้ ต้องได้รับความทุ่มเททั้งทางด้านงบประมาณ เพราะว่าการเครื่องมือในการออกแบบวงจรรวมที่ได้มาตรฐานนั้นมีค่าใช้จ่ายสูงมาก อีกทั้งยังต้องได้รับความทุ่มเทจากบุคลากร นักวิจัยออกแบบ ที่จะต้องอุทิศแรงกายแรงใจในการคิดค้นวงจรประสิทธิภาพสูงต่างๆ ภายใต้อัจฉริยะมากมาย ซึ่งขณะนี้กำลังเป็นปัญหาสำคัญเนื่องจากปัจจุบันประเทศไทยยังขาดอุตสาหกรรมการผลิตวงจรรวม ทำให้ขาดแรงจูงใจที่จะดึงบุคลากรให้หลงใหลเข้าสู่สาขาวิชานี้ ทำให้มีการเรียนการสอนและการพัฒนาวิจัย จำกัดตัวอยู่ในวงแคบเท่านั้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

วัตถุประสงค์ของโครงการ

1. พัฒนางค์ความรู้ และติดตามเทคโนโลยีสมัยใหม่ ทางด้านการออกแบบวงจรรวมสำหรับระบบประมวลผลสัญญาณ คัดค้านวงจรพื้นฐานหลัก ให้เหมาะสมกับเทคโนโลยีวงจรรวมที่มีอยู่ มุ่งวิจัย และพัฒนาการศึกษา ค้นคว้า และออกแบบ โครงสร้างวงจรมัลติพอร์ติส เพื่อการประมวลผลสัญญาณทั้งที่อยู่ในรูปสัญญาณเชิงอนาล็อก (Analog signal) และสัญญาณเชิงดิจิทัล (Digital signal)

2. มุ่งสร้างบุคลากรที่มีคุณภาพ และเชี่ยวชาญทางด้าน การออกแบบวงจรรวมเพื่อเป็นกำลังสำคัญในการพัฒนาประเทศไทยทางด้านอุตสาหกรรมอิเล็กทรอนิกส์

3. สร้างเครื่องข่ายนักวิจัย เพื่อรองรับการขยายตัวของอุตสาหกรรมอิเล็กทรอนิกส์ภายในประเทศไทย



บทที่ 3

ระเบียบวิธีวิจัย

วิธีการออกแบบวงจรนาฬิกา

1. กำหนดคุณสมบัติของวงจรที่ต้องการออกแบบ
2. ศึกษาถึงหลักการพื้นฐานเพื่อพัฒนาวงจรเฉพาะแบบใหม่ที่เหมาะสมกับความต้องการ
3. การจำลองการทำงานของวงจรที่ได้ออกแบบขึ้นด้วย โปรแกรมคอมพิวเตอร์
4. ทำการปรับแต่งให้วงจรมีความถูกต้องเที่ยงตรงยิ่งขึ้น
5. เขียนแผนภาพวงจร (layout)
6. จำลองการทำงานของวงจรอีกครั้งหนึ่ง เพื่อตรวจสอบตัวแปรทางกายภาพที่เกิดเพิ่มเติมขึ้นมาจากวงจรที่ ได้ออกแบบไว้ในตอนแรก
7. เข้าสู่กระบวนการผลิตวงจรรวมในโรงงานต่อไป
8. ทดสอบประสิทธิภาพด้วยชุดเครื่องมือวัดที่ได้มาตรฐาน เพื่อระบุคุณสมบัติและข้อจำกัดที่แท้จริงของวงจรรวม รวมทั้งศึกษาความแตกต่างระหว่างวงจรที่ออกแบบไว้ในขั้นแรกกับวงจรรวมที่ผลิตแล้ว เพื่อใช้เป็นข้อมูลสำหรับปรับปรุงเทคนิคการออกแบบวงจรรวมในครั้งต่อไป

บทที่ 4

งานวิจัยที่ได้ดำเนินการ

ตามที่โครงการวิจัย เรื่อง การวิจัยวงจรรวมเพื่อศึกษา ค้นคว้า ออกแบบ และคิดค้นวงจรพื้นฐานในการประมวลผลสัญญาณ (Research on Mixed Signal Processing with emphasizing on VLSI integrated circuit design) ได้เสนอการดำเนินการวิจัยในด้านการวิจัยและพัฒนาเทคนิคการออกแบบวงจรรวมอนาล็อก (Analog Integrated Circuit) ในช่วงวันที่ 1 ตุลาคม 2549 ถึงวันที่ 31 กันยายน 2550 ได้ดำเนินการวิจัยสำเร็จในระดับหนึ่ง ตามรายละเอียดดังต่อไปนี้

4.1 การออกแบบและพัฒนาวงจรมอนาล็อกพื้นฐาน (The Design and Development of Analog Circuit Building Blocks)

เป็นการออกแบบวงจรที่เป็นบล็อกวงจรรวม ซึ่งเป็นอุปกรณ์หลักที่สามารถนำไปออกแบบเป็นวงจรถ้าวมอนาล็อกแบบต่างๆ ที่สร้างขึ้นด้วยไบโพลาร์เทคโนโลยีและมอสเทคโนโลยี ในด้านนี้มีผู้ร่วมทำการวิจัยคือ ศ.ดร.วัลลภ สุระกำพลธร รศ.ดร.เกียรติศักดิ์ คมวัชระ รศ.ดร.วรพงษ์ ตั้งศิริรัตน์ นายอมร จิรเสรี อมรรกุล นาย ธนวัฒน์ ปิยะทัต และ นาย คนูชา ประเสริฐสม โดยได้ทำการวิจัย 4 หัวข้อย่อย ดังนี้ คือ

4.1.1 การวิจัยเพื่อศึกษา ค้นคว้า ออกแบบวงจรแปลงสัญญาณแรงดันเป็นสัญญาณกระแส (On The Design of Integrable Voltage-to-Current (V/I) Transducer)

ในหัวข้อนี้เป็นการคิดค้นเพื่อพัฒนาออกแบบวงจรที่ใช้ในการเปลี่ยนแรงดันเป็นกระแส (V/I transducer) เช่น OTA (Operational Transconductance Amplifier) และ Transconductor (gm) เป็นต้น ให้มีประสิทธิภาพมากยิ่งขึ้นรวมถึงการนำ V/I Transducer ที่ได้ออกแบบขึ้นมาประยุกต์ใช้งานได้อย่างกว้างขวางมากขึ้น

4.1.2 การออกแบบวงจรสายพานกระแสยุคที่สอง (CCII) และวงจรสายพานแรงดัน (On the Design of Second Generation Current Conveyor and Voltage Conveyor)

เป็นการศึกษาเพื่อพัฒนาสายพานกระแสยุคที่สองและสายพานแรงดัน ให้มีคุณสมบัติพื้นฐานของวงจรมีดีขึ้นกว่าวงจรมเดิมที่ได้นำเสนอมาก่อนหน้านี้

4.1.3 การออกแบบวงจร Four Terminal Floating Nullor (FTFN) (On the Design of Four-Terminal Floating Nullor)

เป็นการศึกษาเพื่อพัฒนาและออกแบบวงจร FTFN ให้มีประสิทธิภาพและความแม่นยำที่ดียิ่งขึ้น โดยเฉพาะกับการสร้างเป็นชิปอสเทคโนโลยี นอกจากนี้ยังมีการขยายคุณสมบัติของ FTFN ให้สามารถประยุกต์ได้อย่างกว้างขวางมากขึ้น

4.1.4 การออกแบบวงจร CDDBA (On the Design of Current Differencing Buffered Amplifier)

งานวิจัยในหัวข้อนี้เป็นความพยายามในการออกแบบวงจร CDDBA ซึ่งเป็นวงจรพื้นฐานอีกวงจรหนึ่ง เพื่อให้สามารถทำงานด้วยประสิทธิภาพที่ดี โดยจะเน้นการทำงานที่ระดับแรงดันไฟเลี้ยงต่ำ และความถี่สูง โดยใช้ชิปอสเทคโนโลยี ตลอดจนการนำ CDDBA ไปประยุกต์ใช้งานในการออกแบบวงจรประมวลผลสัญญาณความถี่สูง

4.2 การออกแบบและพัฒนาวงจรคำนวณอนาลอก และวงจรรวมของฟังก์ชันแบบโหมดกระแส (The Design and Development of Analog Computation Circuits and Integrable Current-Mode Transfer Function)

ในหัวข้อนี้เป็นการคิดค้นและออกแบบวงจรรวมของการคำนวณทางอนาลอกแบบต่างๆ รวมถึงวงจรรวมของฟังก์ชันแบบ โหมดกระแส ซึ่งเป็นวงจรพื้นฐานที่สำคัญเป็นอย่างมากในระบบเครื่องมือวัดและระบบสื่อสารในหัวข้อนี้มีผู้ร่วมดำเนินการวิจัยได้แก่ ศ.ดร.วัลลภ สุระกำพลธร รศ.ดร.วรงค์ ตั้งศรีรัตน์ อ.ชัยวัฒน์ จงกุลสถิตชัย อ.ธีรศิลป์ ทุมวิภาต อ.บุญชัย บุญชู นายเฉลิมภักดิ์ ฟองสมุทร นายนิวัฒน์ แจ่มสามสี นาย สุเมธี พิสิฐเฉลิมพงษ์ และ นายวสันต์ ต้นเจริญ โดยสามารถแบ่งเป็น 2 ข้อย่อย ได้แก่

4.2.1 การออกแบบวงจรคูณ/หาร (On The Design of Current-Mode Analog Multiplier /Divider Circuits)

หัวข้อย่อยนี้เป็นการวิจัยเพื่อออกแบบวงจรคูณ/วงจรรหาร ถือเป็นวงจรรวมประมวลผลสัญญาณที่สำคัญที่ใช้ในวงจรของเครื่องมือวัด

4.2.2 การออกแบบวงจรขยายสัญญาณกระแสโดยใช้เทคโนโลยีซีเอ็มอส (A Design of CMOS Based Current Amplifier)

เป็นการเสนอแนวคิดในการออกแบบวงจรขยายสัญญาณกระแสแบบใช้เทคโนโลยีทรานซิสเตอร์แบบซีเอ็มอสเป็นหลัก โดยมุ่งเน้นหลักการออกแบบภายใต้หลักการวงจรรวม และหลีกเลี่ยงการใช้องค์ประกอบพาสซีฟจากภายนอกในการสังเคราะห์วงจร ทั้งนี้ก็เพื่อกำลังไฟฟ้าสูญเสียที่เกิดขึ้นในวงจรและลดขนาดพื้นที่ของวงจรรวม สำหรับการนำไปใช้ในการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.3 การออกแบบวงจรกรองสัญญาณโหมดกระแสโดยใช้อุปกรณ์แอกทีฟสมรรถนะสูง (On the Realization of Current-Mode Multifunctional Filters)

งานวิจัยนี้เป็นความพยายามในการออกแบบวงจรกรองสัญญาณทำงานโรโหมดกระแสที่มีความสามารถในการสังเคราะห์ฟังก์ชันถ่ายโอนได้หลายฟังก์ชันภายในวงจรเดียวกัน โดยหลักการออกแบบวงจรนั้นมุ่งเน้นการเลือกใช้อุปกรณ์แอกทีฟสมรรถนะสูง เช่น OTA FTFN CCII CDBA หรือ CDTA สำหรับสังเคราะห์วงจรเป็นหลัก และยังคงพยายามออกแบบวงจรโดยเลือกใช้อุปกรณ์แอกทีฟจำนวนน้อยที่สุด ลดจำนวนอุปกรณ์พาสซีฟจกภายนอก พร้อมทั้งต้องมีการปรับแต่งคุณสมบัติของวงจรได้ง่ายและสะดวก มีความเป็นเชิงเส้นสูง



บทที่ 5

การสังเคราะห์และออกแบบวงจร CDTA โดยใช้ทรานซิสเตอร์แบบไบโพลาร์

5.1 กล่าวนำ

ในปัจจุบันการออกแบบวงจรประมวลผลสัญญาณอนาล็อกโดยใช้อุปกรณ์แอคทีฟ (active device) ได้มีผู้ให้ความสนใจกันอย่างแพร่หลายและคิดค้นพัฒนาอย่างต่อเนื่อง อาทิเช่น วงจรสายพานกระแส (current conveyor, CC) วงจรตามกระแส (current follower, CF) โดยมีการออกแบบพัฒนาและทดลองจนการนำไปประยุกต์ใช้งานกันอย่างแพร่หลาย เช่น วงจรออสซิลเลเตอร์ (oscillator) วงจรกรองสัญญาณ (filter) และ วงจรขยายสัญญาณ (amplifier) เป็นต้น โดยแต่ละวงจรต่างก็มีข้อดีข้อด้อยที่ต่างกัน ด้วยเหตุนี้จึงได้มีการพัฒนาออกแบบอุปกรณ์แอคทีฟขึ้นมาใหม่ ทั้งนี้เพื่อให้วงจรมีข้อด้อยให้น้อยที่สุด โดยทั่วไปมักออกแบบวงจรให้กินกำลังไฟฟ้าน้อยลง สามารถทำงานได้ที่ความถี่ปฏิบัติงานสูง ลดจำนวนอุปกรณ์ ซึ่งเป็นแนวทางวิจัยที่มีความสำคัญและน่าสนใจเป็นอย่างมากสำหรับการพัฒนาออกแบบวงจรรวม และเมื่อไม่นานมานี้ได้มีการนำเสนออุปกรณ์แอคทีฟแนวใหม่ชื่อว่าวงจร “current differencing buffered amplifier” หรือวงจร CDBA ขึ้นเป็นครั้งแรก ซึ่งได้รับความสนใจและมีการนำไปสังเคราะห์และออกแบบวงจรประมวลผลสัญญาณอนาล็อก แต่เนื่องจากวงจร CDBA นั้นประกอบด้วยวงจรผลต่างกระแส (current differencing circuit) และ วงจรตามแรงดัน (voltage follower) ซึ่งมีอัตราขยายสัญญาณคงที่เท่ากับหนึ่ง จึงไม่สามารถแปรค่าการส่งผ่านกระแสและแรงดันได้และยังคงประกอบด้วยวงจรทำงานในโหมดแรงดัน ดังนั้นจึงได้มีการนำเสนอวงจร CDTA (current differencing transconductance amplifier) ซึ่งเป็นอุปกรณ์แอคทีฟทำงานในโหมดกระแส มีคุณสมบัติเด่นคือ สามารถแปรค่าอัตราส่งผ่านกระแสของวงจรได้ด้วยวิธีการทางอิเล็กทรอนิกส์โดยการแปรค่ากระแสไปอัสจากภายนอก


ในบทนี้จึงได้นำเสนอแนวทางการออกแบบและสังเคราะห์วงจร CDTA ภายใต้หลักการวงจรรวม โดยวงจร CDTA ที่นำเสนอประกอบด้วยวงจรสำคัญสองส่วน คือ วงจรผลต่างกระแส และวงจรขยายค่าความนำ (transconductance amplifier) สำหรับคุณสมบัติในการทำงานของวงจรที่นำเสนอได้ถูกตรวจสอบความถูกต้องด้วยผลการเลียนแบบการทำงานของวงจรโดยใช้โปรแกรม PSPICE

5.2 คุณสมบัติพื้นฐานของวงจร CDTA

วงจร CDTA เป็นบล็อกวงจรแอกทีฟ ซึ่งมีสัญลักษณ์แสดงได้ดังรูปที่ 5.1(ก) โดยความสัมพันธ์ระหว่างกระแสกับแรงดันของวงจร สามารถเขียนอธิบายได้ดังนี้

$$v_p = v_n = 0, \quad i_z = i_p - i_n \quad \text{และ} \quad i_x = g_m v_z \quad (5.1)$$

จากสมการ (5.1) แสดงให้เห็นว่าผลต่างกระแสอินพุต ($i_p - i_n$) จะถูกส่งผ่านไปเป็นกระแสเอาต์พุตที่ขั้ว z (i_z) และแรงดันที่ขั้ว z (v_z) จะถูกเปลี่ยนไปเป็นกระแสเอาต์พุตที่ขั้ว x (i_x) ด้วยอัตราขยายค่าความนำ (transconductance gain, g_m) โดยความสัมพันธ์ดังกล่าวสามารถเขียนแสดงได้ด้วยวงจรสมมูลทางไฟฟ้าดังรูปที่ 5.1(ข)



รูปที่ 5.1 วงจร CDTA

(ก) สัญลักษณ์

(ข) วงจรสมมูลทางไฟฟ้า

5.3 กลุ่มวงจรย่อย

วงจร CDTA ที่นำเสนอประกอบด้วยวงจรรย่อยที่สำคัญสองส่วน คือ วงจรผลต่างกระแส (current differencing circuit) และวงจรขยายค่าความนำ (transconductance amplifier) ซึ่งมีรายละเอียดของกลุ่มวงจรรย่อยทั้งสองดังนี้

5.3.1 วงจรผลต่างกระแส

วงจรรภาคอินพุตของวงจรผลต่างกระแสแสดงดังรูปที่ 5.2 ซึ่งมีค่าความต้านทานอินพุตต่ำมาก โดยมี I_A เป็นกระแสไบอัสของวงจร และหากประมาณว่าทรานซิสเตอร์ทุกตัวมีความสมพียงกันทุกประการ จะได้ความสัมพันธ์ดังต่อไปนี้

ที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$v_{in} = r_{e1}i_{in} + r_{e4}i_{e4} \quad (5.2)$$


และ

$$i_{e4} = \frac{\alpha i_{in}}{\beta_1} - \alpha i_{in} \quad (5.3)$$


เมื่อ r_{e1} คือ ค่าความต้านทานอีมิเตอร์กรณีสัญญาณขนาดเล็กของทรานซิสเตอร์ Q_1 ซึ่งมีค่าเท่ากับ V_T/I_A เมื่อ V_T คือ แรงดันความร้อน (thermal voltage) มีค่าประมาณ 26 mV ที่อุณหภูมิห้อง และ α คือ ค่าอัตราขยายกระแสแบบเบสรวม และ β_1 คือ ค่าอัตราขยายกระแสแบบอีมิเตอร์รวมของทรานซิสเตอร์ Q_1 จากความสัมพันธ์ในสมการที่ (5.2) และสมการที่ (5.3) ทำให้ได้ค่าความต้านทานอินพุทของวงจร r_{in} มีค่าเท่ากับ

$$r_{in} = \frac{v_{in}}{i_{in}} \cong \frac{r_{e4}}{\beta_1} \quad (5.4)$$

จากสมการที่ (5.4) แสดงให้เห็นว่าด้วยคุณสมบัติของการป้อนกลับแบบลบที่มีเฟลคเตอร์ป้อนกลับเท่ากับ β_1 เป็นผลให้ค่าความต้านทานอินพุทของวงจรมีค่าต่ำมาก ตัวอย่างเช่น ถ้า $\beta_1 = 50$ และ $I_A = 100 \mu A$ จะได้ $r_{in} = 5 \Omega$ ดังนั้นในการออกแบบวงจรผลต่างกระแสซึ่งต้องมีค่าความต้านทานอินพุทต่ำมาก จึงได้นำเอาวงจรในรูปที่ 5.2 ไปทำหน้าที่เป็นวงจรภาคอินพุทเพื่อรับสัญญาณกระแสต่อไป



รูปที่ 5.2 วงจรภาคอินพุทของวงจรผลต่างกระแส



รูปที่ 5.3 วงจรตามกระแส

รูปที่ 5.3 แสดงวงจรตามกระแส (current follower) ซึ่งพัฒนามาจากวงจรภาคอินพุทในรูปที่ 5.2 โดยเพิ่มทรานซิสเตอร์ Q_5 เพื่อทำหน้าที่ส่งผ่านกระแสเอาต์พุต i_{out} ของวงจร ดังนั้นเมื่อกำหนดให้ $\beta \gg 1$ แล้วจะได้กระแสคอลเลกเตอร์ของ Q_5 มีค่าเท่ากับ


$$i_{C5} = i_{C1} = I_A + i_n \quad (5.5)$$

หรือ

$$i_{out} = -i_{in} \quad (5.6)$$

รูปที่ 5.4 แสดงวงจรผลต่างกระแสซึ่งประกอบด้วยวงจรตามกระแสในรูปที่ 5.2 จำนวนสองวงจรคือ $Q_{1n}-Q_{5n}$ และ $Q_{1p}-Q_{5p}$ ทำหน้าที่รับสัญญาณกระแสอินพุท i_n และ i_p ของวงจร และจากการทำงานของวงจรสะท้อนกระแส Q_6-Q_7 จะได้กระแสเอาต์พุตของวงจรในกรณีนี้มีค่าเท่ากับ

$$i_{out} = i_p - i_n \quad (5.7)$$



รูปที่ 5.4 วงจรผลต่างกระแส

5.3.2 วงจรขยายค่าความนำ

วงจรขยายสัญญาณผลต่าง (differential amplifier) แสดงดังรูปที่ 5.5 เป็นวงจรภาคอินพุทของวงจรขยายค่าความนำ มีวงจรขยายสัญญาณแบบตามอีมิเตอร์ (emitter follower) Q_8 และ Q_{11} ต่อภาคเคดเพื่อเพิ่มค่าอิมพีแดนซ์อินพุทของวงจรให้มีความสูงมากขึ้น ดังนั้นจากลำดับขั้นการวิเคราะห์วงจรหาค่าความต้านทานอินพุทของวงจร (r_z) เมื่อกำหนดให้ $\beta = \beta_8 = \beta_{11} \gg 1$ พบว่ามีค่าเท่ากับ


$$r_z \cong 2\beta r_\pi \quad (5.8)$$

เมื่อ $r_\pi = r_{\pi 8} = r_{\pi 9} = r_{\pi 10} = r_{\pi 11}$ และ r_π คือ ค่าความต้านทานระหว่างขาเบสกับขาอีมิเตอร์ของทรานซิสเตอร์ และในกรณีนี้จะได้กระแสคอลเลกเตอร์ของทรานซิสเตอร์ Q_9 และ Q_{10} มีค่าเท่ากับ

$$i_{C9} = -i_{C10} = g_{m9} \left(\frac{v_z}{4} \right) = -g_{m10} \left(\frac{v_z}{4} \right) \quad (5.9)$$


เมื่อ
$$g_{m9} = g_{m10} = \frac{I_B}{2V_T} \quad (5.10)$$

โดยที่ g_{m9} และ g_{m10} คืออัตราขยายค่าความนำของทรานซิสเตอร์ Q_9 และ Q_{10} ตามลำดับ ซึ่งถูกควบคุมโดยกระแสไบอัสจากภายนอก I_B



รูปที่ 5.5 วงจรขยายสัญญาณผลต่าง

รูปที่ 5.6 แสดงวงจรสะท้อนกระแสแบบวิลสัน (wilson current mirror) ซึ่งเป็นกลุ่มวงจรย่อยที่สำคัญอีกวงจรหนึ่งในวงจรขยายค่าความนำ โดยทำหน้าที่ส่งผ่านกระแสไปยังจุดอื่นๆของวงจร โดยในรูปที่ 5.6(ก) แสดงวงจรสะท้อนกระแสแบบบวกทำหน้าที่ในการจ่ายกระแส (source current) ส่วนรูปที่ 5.6(ข) แสดงวงจรสะท้อนกระแสแบบลบทำหน้าที่ในการดึงกระแส (sink current)



รูปที่ 5.6 วงจรสะท้อนกระแสแบบวิลสัน

(ก) แบบบวก (ข) แบบลบ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สำหรับคุณสมบัติของวงจรสะท้อนกระแสแบบวิลสันมีความต้านทานเอาต์พุทของวงจรมีค่าเท่ากับ

$$r_o = \frac{\beta r_{ce}}{2} \quad (5.11)$$

โดยที่ r_{ce} คือ ค่าความต้านทานระหว่างขาคอลเลกเตอร์กับขาอีมิเตอร์ของทรานซิสเตอร์ ซึ่งมีค่าเท่ากับ V_A/I_{out} และ V_A คือค่าแรงดันจุดเริ่ม (early voltage) ส่วนค่าความต้านทานอินพุทของวงจรมีค่าเท่ากับ

$$r_{in} = \frac{2V_T}{I_{in}} \quad (5.12)$$

ค่าความคลาดเคลื่อนในการส่งผ่านกระแส (error) มีค่าเท่ากับ

$$error = \frac{2}{\beta^2 + 2\beta + 2} \quad (5.13)$$

ตัวอย่างเช่น เมื่อกำหนดให้ $\beta = 100$ ดังนั้นเปอร์เซ็นต์ของค่าความคลาดเคลื่อนในการส่งผ่านกระแสของวงจรจะมีค่าเท่ากับ 0.0196 % จะเห็นได้ว่าหาก $\beta \gg 1$ แล้ว กระแสเอาต์พุทของวงจรสามารถประมาณได้เป็น

$$I_{out} \cong I_{in} \quad (5.14)$$

รูปที่ 5.7 แสดงวงจรขยายค่าความนำซึ่งประกอบด้วยวงจรขยายสัญญาณผลต่างดังรูปที่ 5.5 และวงจรสะท้อนกระแสแบบวิลสันดังรูปที่ 5.6 ดังนั้นจากลำดับขั้นการวิเคราะห์หาค่าความต้านทานเอาต์พุทของวงจรที่มองเข้าไปที่ขั้ว x (r_x) โดยประมาณว่าทรานซิสเตอร์ทุกตัวมีความสมพจน์กันทุกประการ เมื่อ $\beta = \beta_{15} = \beta_{16} = \beta_{17} = \beta_{18} = \beta_{19} = \beta_{20} \gg 1$ และ $r_{ce} = r_{ce15} = r_{ce16} = r_{ce18} = r_{ce19} = r_{ce20}$ พบว่ามีค่าเท่ากับ


$$r_x \cong \frac{\beta r_{ce}}{4} \quad (5.15)$$

จากสมการที่ (5.9) และ สมการที่ (5.10) ถ้ากำหนดให้ $g_m = (g_{m9}/2) = (g_{m10}/2)$ และจากผลของการส่งผ่านกระแสด้วยวงจรสะท้อนกระแส $Q_{12}-Q_{14}$, $Q_{15}-Q_{17}$ และ $Q_{18}-Q_{20}$ มีค่าเท่ากับ

$$i_x = i_{C15} - i_{C18} = i_{C10} - i_{C9} = g_m v_z \quad (5.16)$$

หรือ
$$i_x = g_m R_z i_z \quad (5.17)$$


โดยที่ R_z คือ ตัวต้านทานที่ต่อระหว่างขั้ว z กับกราวด์



รูปที่ 5.7 วงจรขยายค่าความนำ

5.4 วงจร CDTA ที่นำเสนอ


วงจร CDTA ที่นำเสนอแสดงดังรูปที่ 5.8 ประกอบด้วยวงจรผลต่างกระแสแสดงดังรูปที่ 3.4 และวงจรขยายค่าความนำแสดงดังรูปที่ 5.7 ดังนั้นเห็นได้ว่าคุณสมบัติพื้นฐานของวงจรที่นำเสนอสอดคล้องกับสมการที่ (5.1) และสามารถแปรค่าอัตราส่งผ่านกระแสของวงจรได้โดยการแปรค่ากระแสไบอัสจากภายนอก (I_B)



รูปที่ 5.8 วงจร CDTA ที่นำเสนอ


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับใช้ภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ในที่นี้ได้ตรวจสอบคุณสมบัติของวงจร CDTA ที่นำเสนอในรูปที่ 5.8 ด้วยโปรแกรม PSPICE โดยใช้เทคโนโลยีทรานซิสเตอร์แบบ AT&T ALA400-CBIC-R [24] เมื่อเลือกใช้ $\pm V = \pm 5V$, $I_A = 100 \mu A$, $I_C = 50 \mu A$ และ $R_z = R_x = 1 k\Omega$ จากผลการจำลองผลตอบสนองต่อสัญญาณไฟตรงพบว่าวงจร CDTA ที่นำเสนอมีค่ากระแสแอสออฟเซตสูงสุดเท่ากับ $8 \mu A$ และสิ้นเปลืองกำลังงานไฟฟ้าเท่ากับ $9.93 mW$




รูปที่ 5.9 ผลตอบสนองทางความถี่ของค่าความต้านทานอินพุตที่ขั้ว p, n, z และ x
 (ก) ขั้ว p (r_p) และ n (r_n) (ข) ขั้ว z (r_z) และ x (r_x)

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 5.10 ผลตอบสนองทางความถี่ของ i_z/i_p และ i_z/i_n



รูปที่ 5.11 ผลตอบสนองทางความถี่ของ i_z/i_z เมื่อทำการแปรค่ากระแสไบอัส I_B

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 5.9(ก) แสดงผลการจำลองผลตอบสนองทางความถี่ของค่าความต้านทานอินพุตที่มองเข้าไปยังขั้ว p และ n ซึ่งพบว่ามีค่าประมาณ $r_p \cong r_n = 4.5 \Omega$ และรูปที่ 5.9(ข) แสดงผลการจำลองผลตอบสนองทางความถี่ของค่าความต้านทานอินพุตที่มองเข้าไปยังขั้ว z และ x ซึ่งพบว่า $r_z \cong 360 \text{ k}\Omega$ และ $r_x \cong 713 \text{ k}\Omega$ ตามลำดับ

รูปที่ 5.10 แสดงผลตอบสนองทางความถี่ของ i_z/i_p และ i_z/i_n ซึ่งพบว่าความถี่คัทออฟ มีค่าประมาณ $f_c \cong 32 \text{ MHz}$ ส่วนรูปที่ 5.11 นั้นแสดงผลตอบสนองทางความถี่ของ i_x/i_z เมื่อทำการแปรค่ากระแสไบอัส I_B เป็น $50 \mu\text{A}$, $100 \mu\text{A}$, $200 \mu\text{A}$ และ $400 \mu\text{A}$ ตามลำดับ ในกรณีนี้พบว่าอัตราการส่งผ่านกระแส i_x/i_z เพิ่มขึ้นตามการแปรค่าของกระแสไบอัส I_B โดยมีค่า f_c ประมาณ 17 MHz, 28 MHz, 37 MHz และ 39 MHz ตามลำดับ ซึ่งแสดงให้เห็นว่าวงจรที่นำเสนอสามารถปรับค่ากระแสเอาต์พุต i_x ได้ โดยการแปรค่ากระแสไบอัส I_B

5.5 สรุป

ในบทนี้ได้นำเสนอการสังเคราะห์และออกแบบวงจร CDTA ในรูปวงจรรวมโดยใช้ทรานซิสเตอร์แบบไบโพลาร์ ซึ่งประกอบด้วยวงจรผลต่างกระแส และวงจรขยายค่าความนำ โดยสามารถแปรค่าอัตราส่งผ่านกระแสของวงจรได้ด้วยวิธีการทางอิเล็กทรอนิกส์ด้วยการแปรค่ากระแสไบอัสจากภายนอก และจากผลการจำลองการทำงานของวงจรแสดงให้เห็นว่าคุณสมบัติของวงจรที่นำเสนอที่สอดคล้องเป็นไปตามหลักการทฤษฎีที่ได้นำเสนอ

83846

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 6


บทสรุปและข้อเสนอแนะในการทำวิจัยต่อ

จากผลงานวิจัยที่ได้ทำมาตลอดนี้ ได้ก่อให้เกิดประโยชน์ขึ้นหลายประการ เช่น การพัฒนาองค์ความรู้ทางด้านการออกแบบวงจรรวมขึ้นเองในประเทศไทย เพื่อส่งเสริมให้อุตสาหกรรมการผลิตวงจรรวมเกิดขึ้นได้จริงในประเทศ ซึ่งอุตสาหกรรมการผลิตวงจรรวมนี้เป็นอุตสาหกรรมต้นน้ำที่สร้างมูลค่าการส่งออกทำรายได้เข้าประเทศไทยได้อย่างมหาศาล และยังช่วยส่งเสริมให้อุตสาหกรรมการผลิตชิ้นส่วนอุปกรณ์ไฟฟ้าอิเล็กทรอนิกส์มีในประเทศอยู่แล้วให้เติบโตขยายตัวได้มากขึ้นอีก นอกจากนี้ยังช่วยส่งเสริมอุตสาหกรรมขนาดกลางและขนาดย่อม ทางด้านการออกแบบวงจรรวมในรูปแบบทรัพย์สินทางปัญญา ที่มุ่งเน้นการพัฒนาเทคนิคในการออกแบบวงจรรวมได้อีกด้วย และเหล่านี้ล้วนเป็นส่วนสำคัญที่ช่วยส่งเสริมความแข็งแกร่งให้กับภาคอุตสาหกรรมไทย ทั้งจากองค์ความรู้พื้นฐานที่พัฒนาขึ้นและจากบุคลากรนักวิจัยรุ่นใหม่ ที่จบออกไปเป็นกำลังสำคัญในการขับเคลื่อนการพัฒนาประเทศในอนาคต

นอกจากนี้จากผลการดำเนินการวิจัยจะเห็นว่าโครงการวิจัยที่นำเสนอมีความก้าวหน้า มีแนวคิดในการพัฒนาและออกแบบงานวิจัยมีแนวโน้มที่ดี อย่างไรก็ตามงานวิจัยเหล่านี้จำเป็นต้องมีการพัฒนา ปรับปรุงเพิ่มเติม วิเคราะห์ และสรุปรวม เพื่อเสนอเป็นบทความวิจัย ตีพิมพ์เผยแพร่ในวารสารระดับนานาชาติต่อไป นอกจากนี้ยังเป็นการสร้างกลุ่มนักวิจัยในการออกแบบวงจรรวม ทั้งยังส่งเสริมให้เกิดความเชื่อมโยงของงานวิจัยที่สามารถนำไปประยุกต์ใช้ในอุตสาหกรรมไมโครอิเล็กทรอนิกส์ได้เป็นอย่างดี

เอกสารอ้างอิง

- [1] A. B. Grebene, (Ed.) *Analog Integrated Circuits*, IEEE Press, New York, 1978.
- [2] Robert G. Meyer, (Ed.) *Integrated Circuit Operational Amplifiers*, IEEE Press, New York, 1978.
- [3] P. R. Gray and R. G. Meyer, *Analysis and design of analog integrated circuits*, Wiley, New York, 1993.
- [4] R. Gregorian and G.C. Temes, *Analog MOS Integrated Circuits for Signal Processing*, Wiley, New York, 1986.
- [5] C. Toumazou, F.J. Lidgey, and D.G. Haigh, (Dds.) *Analog IC Design : The Current-Mode Approach*, Peter Peregrinus, London, 1990.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก

บทความวิจัยที่ตีพิมพ์ในวารสารวิชาการระดับนานาชาติ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทความวิจัยที่นำเสนอในวารสารวิชาการระดับนานาชาติ

ผลสำเร็จจากโครงการวิจัยชิ้นนี้ สามารถสรุปผลและนำไปตีพิมพ์ในวารสารวิชาการทางวิศวกรรมไฟฟ้าและอิเล็กทรอนิกส์ในระดับนานาชาติได้จำนวน 11 บทความ ดังนี้

- 1.) Worapong Tangsirat, Katesuda Klahan, Teerasilapa Dumawipata and Wanlop Surakamponorn, "Low-voltage NMOS-based current differencing buffered amplifier and its application to current-mode ladder filter design" *International Journal of Electronics*, vol.93, no.11, pp.777-791, November 2006.
- 2.) Worapong Tangsirat, and Wanlop Surakamponorn, "Electronically tunable current-mode universal filter employing only plus-type current-controlled conveyors and grounded capacitors", *Circuits, Systems and Signal Processing*, vol.25, no.6, pp.701-713, 2006.
- 3.) Worapong Tangsirat, and Wanlop Surakamponorn, "Systematic realization of cascadable current-mode filters using current differencing transconductance amplifiers", *Frequenz*, vol.60, no.11-12, pp.241-245, 2006.
- 4.) Worapong Tangsirat and Wanlop Surakamponorn, "High output impedance current-mode universal filter employing dual-output current-controlled conveyors and grounded capacitors", *International Journal of Electronics and Communications*, vol.61, issue 2, pp.127-131, February 2007.
- 5.) Worapong Tangsirat, Teerasilapa Dumawipata and Wanlop Surakamponorn, "Multiple-input single-output current-mode multifunction filter using current differencing transconductance amplifiers", *International Journal of Electronics and Communications*, vol.61, no.4, pp.209-214, 2007.
- 6.) Worapong Tangsirat, Teerasilapa Dumawipata and Wanlop Surakamponorn, "Multiple-input single-output current-mode multifunction filter using current differencing transconductance amplifiers", *International Journal of Electronics and Communications*, vol.61, no.4, pp.209-214, 2007.
- 7.) Worapong Tangsirat, and Sumaytee Pisitchalermpong, "CDBA-based quadrature sinusoidal oscillator", *Frequenz*, vol.61, no.3-4, pp.102-104, 2007.
- 8.) Khanittha Kaewdang and Wanlop Surakamponorn, "On the realization of electronically current-tunable CMOS OTA", *International Journal of Electronics and Communications*, vol.61, no.5,

เอกสารนี้สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- 9.) Apisak Worapishet, Ittipat Roopkom and Wanlop Surakamponorn, "Performance Analysis and Design of Triple-Resonance Interstage Peaking for Wide-band Cascaded CMOS Amplifiers", *IEEE Trans. Circuits and Systems I : Regular Papers*, vol.54, no.6, pp.1189-1203, 2007.
- 10.) Worapong Tangsrirat, "Current-tunable current-mode multifunction filter based on dual-output current-controlled conveyors", *International Journal of Electronics and Communications*, vol.61, no.8, pp.528-533, 2007.
- 11.) Worapong Tangsrirat, "Current differencing transconductance amplifier-based current-mode four-phase quadrature oscillator", *Indian Journal of Engineering & Material Sciences (IJEMS)*, vol.14, no.4, pp.289-294, August 2007.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ข

บทความวิจัยที่นำเสนอในการประชุมวิชาการระดับนานาชาติ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทความวิจัยที่นำเสนอในการประชุมวิชาการระดับนานาชาติ

จากผลการดำเนินการวิจัยของโครงการวิจัยนี้ มีความก้าวหน้าและบรรลุวัตถุประสงค์เป็นอย่างดี โดยผลงานส่วนหนึ่ง สามารถนำเสนอและตีพิมพ์ในการประชุมวิชาการวิศวกรรมไฟฟ้าและอิเล็กทรอนิกส์ในระดับนานาชาติได้จำนวน 9 บทความ ดังนี้

- 1.) Visawa Sawangarom, Worapong Tangsrirat and Wanlop Surakamponorn, "NPN-based Current Differencing Buffered Amplifier and Its Application", *SICE-ICAE International Joint Conference 2006 (SICE-ICCAS 2006)*, pp.5766-5769, Korea, October 18-21, 2006.
- 2.) Sumaytee Pisitchalermping, Worapong Tangsrirat and Wanlop Surakamponorn, "CDBA-based Multiphase Sinusoidal Oscillator Using Grounded Capacitors", *SICE-ICAE International Joint Conference 2006 (SICE-ICCAS 2006)*, pp.5762-5765, Korea, October 18-21, 2006.
- 3.) Jirawat Hirunporm, Worapong Tangsrirat and Wanlop Surakamponorn, "Composite Four-Terminal Floating Nullor with Variable Voltage and Current Gains", *ECTI-CON 2007*, Mae Fah Luang University, Chiang Rai, Thailand, May 9-12, 2007.
- 4.) Sumaytee Pisitchalermping, Danucha Prasertsom, Thanawat Piyatat, Worapong Tangsrirat and Wanlop Surakamponorn, "Current Tunable Quadrature Oscillator Using Only CCCDBAs and Grounded Capacitors", *ECTI-CON 2007*, Mae Fah Luang University, Chiang Rai, Thailand, May 9-12, 2007.
- 5.) Pratyta Mongkolwai, Tattaya Pukkalanun, and Worapong Tangsrirat, "Current-mode Universal Biquad Including Minimum Component Count Circuits", *ECTI-CON 2007*, Mae Fah Luang University, Chiang Rai, Thailand, May 9-12, 2007.
- 6.) Visawa Sawangarom, Worapong Tangsrirat and Wanlop Surakamponorn, "Cascadable Three-Input Single-Output Current-Mode Universal Filter Using CDBAs", *ECTI-CON 2007*, Mae Fah Luang University, Chiang Rai, Thailand, May 9-12, 2007.
- 7.) Khanittha Kaewdang and Wanlop Surakamponorn, "A CMOS-based Electronically and Linearly Tunable Quadrature Oscillator", *ECTI-CON 2007*, Mae Fah Luang University, Chiang Rai, Thailand, May 9-12, 2007.
- 8.) Teerasilapa Dumawipata, Worapong Tangsrirat and Wanlop Surakamponorn, "Cascadable current-controlled current-mode multifunction filter using CDTAs", *International Symposium on Integrated Circuits 2007 (ISIC-2007)*, Singapore, September 26-28, 2007.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

9.) Teerasilapa Dumawipata, Worapong Tangsirat and Wanlop Surakamponorn, "Low-voltage current differencing buffered amplifier using only NMOS transistors", *International Symposium on Integrated Circuits 2007 (ISIC-2007)*, Singapore, September 26-28, 2007.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ภาคผนวก ก

บทความวิจัยที่นำเสนอในการประชุมวิชาการระดับชาติ



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทความวิจัยที่นำเสนอในการประชุมวิชาการระดับชาติ

จากผลการดำเนินการวิจัยของโครงการวิจัยนี้ มีความก้าวหน้าและบรรลุวัตถุประสงค์เป็นอย่างดี โดยผลงานส่วนหนึ่ง สามารถนำเสนอและตีพิมพ์ในการประชุมวิชาการวิศวกรรมไฟฟ้าและอิเล็กทรอนิกส์ในระดับชาติได้จำนวน 3 บทความ ดังนี้

- 1.) วิศวะ สว่างอารมณ์, วรพงศ์ ตั้งศรีรัตน์, วัลลภ สุระกำพลธร, “วงจร CDBA แรงดันไฟเลี้ยงต่ำแบบใช้ทรานซิสเตอร์ชนิด NPN และการประยุกต์ใช้งาน”, การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 30 (EECON-30), โรงแรมเฟลิกซ์ ริเวอร์แคว รีสอร์ท, จ. กาญจนบุรี, หน้า 877-880, 25-26 ตค. 2550.
- 2.) ปรัชญา มงคลไวย, ทศยา ปุคคละนนท์ และ วรพงศ์ ตั้งศรีรัตน์, “วงจรกรองสัญญาณไบควอดเอนกประสงค์โหมดกระแสที่ปรับค่า ω_c และ Q ได้อย่างอิสระโดยใช้วงจร DO-OTAs”, การประชุมวิชาการทางวิศวกรรมไฟฟ้าครั้งที่ 30 (EECON-30), 25-26 ตุลาคม 2550, จ. กาญจนบุรี.
- 3.) ดนุชา ประเสริฐสม, ทศยา ปุคคละนนท์ และ วรพงศ์ ตั้งศรีรัตน์, “วงจรถอดรากที่สองโหมดกระแสที่ปราศจากผลกระทบต่ออุณหภูมิโดยใช้โอทีเอ”, การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 30 (EECON-30), 25-26 ตุลาคม 2550, จ. กาญจนบุรี.

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้