

รายงานการวิจัย

การออกแบบวงจรประมวลผลสัญญาณเชิงเลขสำหรับการสื่อสาร
Digital Signal Processing Circuit Design for Communication



รศ.ดร.กอบชัย เศษหาญ

หัวหน้าห้องปฏิบัติการวิจัยการออกแบบวงจรทางการสื่อสาร

REH

TK

๗๘๖๘

๖๕

๗๘๖๘

เลขหมู่.....

67407

เลขทะเบียน.....

วัน,เดือน,ปี 29 พ.ย. 2549

b..... 11665208

i.....

ห้องปฏิบัติการวิจัยการออกแบบวงจรทางการสื่อสาร

โครงการสำนักวิจัยการสื่อสารและเทคโนโลยีสารสนเทศ (ReCCIT)

2548

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทคัดย่อ

รายงานนี้นำเสนอการออกแบบและสร้างวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจาย ซึ่งโดยทั่วไปจะสร้างขึ้นมาจากฟังก์ชันถ่ายโอนโดยตรง ส่วนในโครงการนี้ได้ใช้วิธีการแทนให้อยู่ในรูปของ ปริภูมิสเตรทก่อน ส่งผลให้จำนวนของสัญญาณอินพุตที่ใช้ในการอ้างอิงตำแหน่งของหน่วยความจำลดลง นอกจากนั้นยังได้นำเสนอวิธีการตัดแปลงสเปกตรัมค่าผิดพลาดซึ่งใช้ในการลดผล ของสัญญาณรบกวนที่เกิดจากการปิดเศษจากการคำนวณ เนื่องจากผลของความยาวคำจำกัดซึ่งส่งผลโดย ตรงต่อค่าอัตราส่วนสัญญาณต่อสัญญาณรบกวนที่เกิดขึ้นที่เอาต์พุต ส่วนในแง่ของการสร้างได้ใช้ภาษา VHDL ในการบรรยายการทำงานของ วงจรที่ได้ออกแบบ แล้วทำการสังเคราะห์เป็นวงจร โดยวงจรที่ได้จะ ถูกนำไปเม็มแปลงไปยังอุปกรณ์ FPGA เพื่อ ทดสอบการทำงาน



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ABSTRACT

This project presents a design and implementation of digital filter based on Distributed Arithmetic (DA). Generally, it can be obtained from transfer function directly, but this project is used state-space representation which results in order to reduce a number of input for memory addressing. Not only that, this project also proposes the Error Spectrum Shaping (ESS) which is the technique to reduce the roundoff noise from finite wordlength effect which affects directly with signal to noise ratio (SNR) at the output. An implementation is used VHDL to describe the hardware of this proposed design of digital filter. Finally, the synthesis and mapping onto FPGA for testing is carried out.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญ

	หน้า
บทที่ 1. บทนำ	1
1.1 ปัญหาและที่มาของปริปัญานิพนธ์	1
1.2 วัตถุประสงค์ของงานวิจัย	1
1.3 ทฤษฎีหรือแนวความคิดที่ใช้ในการวิจัย	1
1.4 ขั้นตอนการวิจัย	2
บทที่ 2. ทฤษฎีและหลักการ	3
2.1 ทฤษฎีหลักการเบื้องต้นของโครงสร้างเลขคณิตกระจาย	3
2.1.1 ระบบตัวเลข	3
2.1.1.1 รูปแบบโดยตรง	3
2.1.1.2 รูปแบบจำนวนเชิงครรชนี	4
2.1.2 ทฤษฎีเลขคณิตกระจาย	6
2.1.3 การนำโครงสร้างเลขคณิตกระจายมาใช้กับวงจรรองสัญญาณเชิงเลข	12
2.2 ทฤษฎีการออกแบบวงจรรองสัญญาณป้อนกลับเชิงเลข	15
2.3 ทฤษฎีการวิเคราะห์โครงสร้างเลขคณิตกระจายโดยการแทนปริภูมิสเตท	15
2.4 สัญญาณรบกวนจากการปิดเศษและย่านพลวัตในวงจรรองสัญญาณเชิงเลข	16
2.4.1 การอธิบายตัวแปรสเตทของวงจรรองสัญญาณเชิงเลข	16
บทที่ 3. การออกแบบและผลการออกแบบวงจรรองสัญญาณเชิงเลข	20
3.1 การออกแบบสถาปัตยกรรมของวงจรรองสัญญาณด้วยโครงสร้างเลขคณิตกระจาย	20
3.1.1 โครงสร้างโดยตรง I	20
3.1.2 โครงสร้างปริภูมิสเตทโดยทั่วไป	21
3.1.3 โครงสร้างปริภูมิสเตทแบบที่นำเสนอ	22
3.1.4 โครงสร้างเลขคณิตกระจายของวงจรรองสัญญาณเชิงเลขแบบปริภูมิสเตท	24
3.2 การออกแบบวงจรรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายโดยการแทนด้วยปริภูมิสเตทในอันดับที่ 2	27
3.3 ผลการใช้โปรแกรม Matlab ในการออกแบบ	27
3.4 การเปรียบเทียบคุณสมบัติระหว่างโครงสร้าง Controllable Canonical Form กับโครงสร้าง Minimum Noise Structure	34
3.5 ขั้นตอนในการออกแบบและทดสอบการทำงานของวงจรรายใน	35
บทที่ 4. การทดลองและผลการทดลอง	44
4.1 ผลการออกแบบการทดลองของสัญญาณควบคุมภายใน	45

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2	การออกแบบการทดลองสำหรับโครงสร้างแบบ Controllable Canonical Form	47
4.2.1	การออกแบบการทดลองสำหรับการวัดคุณลักษณะของวงจรรองสัญญาณที่ออกแบบ	47
4.2.2	ผลการทดลองและการวัดคุณลักษณะของวงจรรองสัญญาณที่ออกแบบ	49
4.2.3	ผลตอบสนองความถี่ของวงจรรองสัญญาณที่ออกแบบ	51
4.3	การออกแบบการทดลองสำหรับโครงสร้างแบบ Minimum Noise	53
4.3.1	ผลการทดลองและการวัดคุณลักษณะของวงจรรองสัญญาณที่ออกแบบ	53
4.3.2	ผลตอบสนองความถี่ของวงจรรองสัญญาณที่ออกแบบ	56
4.3.3	การออกแบบการทดลองสำหรับผลการทำงานของวงจรเปรียบเทียบกับ การจำลองการทำงานด้วยโปรแกรม Matlab	57
4.3.4	ผลการทำงานของวงจรเปรียบเทียบกับการจำลองการทำงานด้วยโปรแกรม Matlab	58
บทที่ 5.	วิจารณ์และสรุป	64
	บรรณานุกรม	65



สารบัญตาราง

ตารางที่		หน้า
2.1	คุณสมบัติที่สำคัญของรูปแบบจำนวนโดยตรง	4
2.2	คุณสมบัติทางคณิตศาสตร์ของรูปแบบจำนวนทั้ง 2 แบบ	6
2.3	ขั้นตอนการคูณเลขส่วนเติมเต็มสอง	9
2.4	ค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดดูที่กำหนดโดยข้อมูลอินพุต	12
3.1	ค่า $\phi_n(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้าง Controllable Canonical Form	28
3.2	ค่า $\theta_n(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้าง Controllable Canonical Form	28
3.3	ค่า $\phi_1(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้างแบบ Minimum Noise Structure	29
3.4	ค่า $\phi_2(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้างแบบ Minimum Noise Structure	29
3.5	ค่า $\theta_n(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้างแบบ Minimum Noise Structure	30
4.1	ค่าแรงดันของสัญญาณเอาต์พุตที่อ่านได้ ณ ความถี่ต่าง ๆ	52
4.2	ผลตอบสนองความถี่ของวงจรรองสัญญาณที่ออกแบบ	56

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สารบัญรูป

หน้า

รูปที่ 2.1	การจัดรูปแบบจำนวนโดยตรงที่ประกอบด้วยบิทจำนวนเต็มและบิทเศษส่วน	4
รูปที่ 2.2	การจัดรูปแบบจำนวนอิงตรรกะ	5
รูปที่ 2.3	การคูณแบบเลขส่วนเต็มเต็มสองโดยใช้บิทอัลกอริทึม	10
รูปที่ 2.4	โครงสร้างวงจรรองสัญญาณป้อนกลับเชิงเลขอันดับที่สอง	14
รูปที่ 2.5	แบบจำลองวงจรรองสัญญาณเชิงเลขที่แทนด้วยปริภูมิสเตท	16
รูปที่ 2.6	กราฟการไหลของสัญญาณ $g(n)$	17
รูปที่ 3.1	โครงสร้างแบบโดยตรง 1 ที่แทนด้วยโครงสร้างเลขคณิตกระจาย	20
รูปที่ 3.2	โครงสร้างแบบปริภูมิสเตท โดยทั่วไป ที่แทนด้วยโครงสร้างเลขคณิตกระจาย	21
รูปที่ 3.3	โครงสร้างปริภูมิสเตทแบบ Controllable Canonical Form	22
รูปที่ 3.4	โครงสร้างแบบ Minimum Noise Structure	23
รูปที่ 3.5	โครงสร้างแบบ Minimum Noise Structure ที่แทนด้วยโครงสร้างเลขคณิตกระจาย	24
รูปที่ 3.6	โครงสร้าง Controllable Canonical Form ที่แทนด้วยโครงสร้างเลขคณิตกระจาย	25
รูปที่ 3.7	โครงสร้างวงจรรองสัญญาณเชิงเลขอันดับที่ N แบบ Controllable Canonical Form	26
รูปที่ 3.8	การจำลองผลตอบสนองทางความถี่	30
รูปที่ 3.9	การเปรียบเทียบของค่าคงที่การบิดเบือนของสัญญาณรบกวน	31
รูปที่ 3.10	กำลังงานของสัญญาณรบกวนเนื่องจากการบิดเบือนของทั้งสอง โครงสร้าง	32
รูปที่ 3.11	โครงสร้างของวงจรรองสัญญาณเชิงเลขอันดับที่ 2 จากการแทนด้วย ปริภูมิสเตทแบบ Controllable Canonical Form	33
รูปที่ 3.12	ไทม์มิ่ง ไดอะแกรมของสัญญาณควบคุม	34
รูปที่ 3.13	การจำลองการทำงานของ PISO	34
รูปที่ 3.14	สัญลักษณ์วงจร Parallel-in Serial-out ที่เกิดจากการ Schematic	34
รูปที่ 3.15	การจำลองการทำงานของ SISO	35
รูปที่ 3.16	สัญลักษณ์วงจร Serial-in Serial-out ที่เกิดจากการ Schematic	35
รูปที่ 3.17	การจำลองการทำงานของ Buffer	35
รูปที่ 3.18	สัญลักษณ์วงจร Buffer ที่เกิดจากการ Schematic	35
รูปที่ 3.19	การจำลองการทำงานของหน่วยความจำ EPROM 1 และ EPROM 2	35
รูปที่ 3.20	สัญลักษณ์ตัวเก็บข้อมูล EPROM1 ที่เกิดจากการ Schematic	36
รูปที่ 3.21	สัญลักษณ์ตัวเก็บข้อมูล EPROM2 ที่เกิดจากการ Schematic	37
รูปที่ 3.22	วงจรสเกลลิงแอกคิวมูเลเตอร์	37


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.23	วงจรภายในของ Scaling Accumulator ซึ่งประกอบไปด้วย วงจรวกกลับ วงจรวกสะสม และวงจรรหัสสอง	37
รูปที่ 3.24	การจำลองการทำงานของวงจรวกกลับสัญญาณ Add/Sub	38
รูปที่ 3.25	การจำลองการทำงานของวงจรวกสะสม Accumulator	38
รูปที่ 3.26	การจำลองการทำงานของสเกลลิงแอกคิวมูลเตอร์	39
รูปที่ 3.27	สัญลักษณ์วงจรสเกลลิงแอกคิวมูลเตอร์ ที่เกิดจากการ Schematic	39
รูปที่ 3.28	วงจรสเกลลิงแอกคิวมูลเตอร์ที่มีการคูณ 2 กลับคืน	39
รูปที่ 3.29	สเตทไดอะแกรมของ Control Unit	40
รูปที่ 3.30	การจำลองการทำงานของ Control Unit	40
รูปที่ 3.31	สัญลักษณ์วงจรร Control Unit ที่เกิดจากการ Schematic	41
รูปที่ 3.32	วงจรกรองสัญญาณเชิงเลข โครงสร้าง Controllable Canonical Form ที่จะทำการบรรจลงใน FPGA	41
รูปที่ 3.33	โครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 โดยใช้โครงสร้างเลขคณิตกระจายจากการแทนด้วยปริภูมิสเตทแบบ Minimum Noise	42
รูปที่ 3.34	โครงสร้างของวงจรกรองสัญญาณเชิงเลข แบบ Minimum Noise ที่จะบรรจลงใน FPGA	43
รูปที่ 4.1	วงจรแปลงสัญญาณเชิงอนาลอกเป็นสัญญาณดิจิทัล	44
รูปที่ 4.2	วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณเชิงอนาลอก	45
รูปที่ 4.3	การเปรียบเทียบสัญญาณ sys_clk, clk, s_a และ lacc	45
รูปที่ 4.4	สัญญาณ lacc, lr, clacc และ sc	46
รูปที่ 4.5	สัญญาณ sys_clk เทียบกับ clk	46
รูปที่ 4.6	สัญญาณ sys_clk เทียบกับ sc	47
รูปที่ 4.7	การเตรียมอุปกรณ์สำหรับการทดลองวัดคุณลักษณะของวงจรกรองสัญญาณที่ออกแบบขึ้น	48
รูปที่ 4.8	ผลการ Sweep ความถี่	49
รูปที่ 4.9	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 500 Hz	50
รูปที่ 4.10	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 1 kHz	50
รูปที่ 4.11	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 10 kHz	51
รูปที่ 4.12	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 20 kHz	51
รูปที่ 4.13	กราฟผลตอบสนองทางขนาดที่ได้จากการทดลองเปรียบเทียบกับผลที่ได้จากการ เลียนแบบด้วย โปรแกรม Matlab	53
รูปที่ 4.14	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 500 Hz	54
รูปที่ 4.15	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 1 kHz	54
รูปที่ 4.16	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 20 kHz	55
รูปที่ 4.17	ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 31.25 kHz	55

เอกสารนี้เป็นเอกสารทูลงงานวิชาสำหรับการแข่งขันเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 4.18	กราฟผลตอบสนองทางขนาดที่ได้จากการทดลองเปรียบเทียบกับผลที่ได้จากการ เขียนแบบด้วยโปรแกรม Matlab	57
รูปที่ 4.19	การเตรียมอุปกรณ์สำหรับการทดลองดูผลการทำงานของวงจร	58
รูปที่ 4.20	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2= 8$ kHz	59
รูปที่ 4.21	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=25$ kHz	59
รูปที่ 4.22	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=30$ kHz	60
รูปที่ 4.23	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2= 8$ kHz	60
รูปที่ 4.24	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=25$ kHz	61
รูปที่ 4.25	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=30$ kHz	61
รูปที่ 4.26	ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย Amplitude ของ Noise เป็น 2 เท่า ของ f_1	62
รูปที่ 4.27	แสดงผลการจำลองการทำงานเทียบกับผลการทดลอง โดย Amplitude ของ Noise เป็น 1 เท่าของ f_1	62
รูปที่ 4.28	แสดงผลการจำลองการทำงานเทียบกับผลการทดลอง โดย Amplitude ของ Noise เป็น 0.5 เท่าของ f_1	63



บทที่ 1

บทนำ

1.1 ปัญหาและที่มา

โดยทั่วไปการสร้างวงจรกรองสัญญาณเชิงเลข (Digital Filter) สามารถที่จะแบ่งออกได้เป็น 2 แบบ คือ สร้างโดยการเลียนแบบ (Simulation) โครงสร้างของวงจรกรองด้วยคอมพิวเตอร์ โดยการเขียนโปรแกรม ฟังก์ชันถ่ายโอน (Transfer Function) ของวงจรเก็บไว้แล้วนำสัญญาณที่จะกรองป้อนเข้าไปคำนวณกับ โปรแกรมของฟังก์ชันถ่ายโอน ผลที่ได้ก็คือสัญญาณที่ผ่านวงจรกรอง การกรองแบบนี้อาจถือได้ว่าเป็นการ กรองเชิงเลขในระบบเวลาไม่จริง (Non-Real Time System) อีกวิธีคือการสร้างวงจรฮาร์ดแวร์ โดยนำเอา อุปกรณ์ทางดิจิทัล เช่น ตัวเลื่อนข้อมูล (Shift Register), ตัวบวก/ลบ (Adder/Subtractor) และตัวคูณ (Multiplier) มาต่อเป็นวงจร หรือใช้ไมโครโปรเซสเซอร์, DSP Chip ก็ได้ ซึ่งการกรองแบบนี้ส่วนใหญ่เป็นการ กรองในระบบเวลาจริง (Real Time System) ในปริยญาณินพนธ์ฉบับนี้ได้ใช้วิธีการทางฮาร์ดแวร์ในการ สร้างวงจรกรองสัญญาณ โดยนำโครงสร้างของตัวประมวลผลเลขคณิตกระจาย (Distributed Arithmetic) มา ออกแบบสร้างวงจรกรองสัญญาณเชิงเลข ซึ่งส่งผลให้ความเร็วในการประมวลผลสูงทั้งยังใช้จำนวนของ อุปกรณ์ต่าง ๆ น้อยทำให้วงจรกรองสัญญาณเชิงเลขที่ได้มีประสิทธิภาพสูงในการทำงาน

1.2 วัตถุประสงค์

เนื่องจากในการใช้ไมโครโปรเซสเซอร์ หรือ DSP Chip เป็นตัวประมวลผลโดยตรง ต่างก็มีขีดจำกัดในเรื่องของความเร็วที่ใช้ในการประมวลผล เพราะในการกรองสัญญาณเชิงเลขจะต้องมีการคูณกันของสัญญาณ อินพุตกับฟังก์ชันถ่ายโอน ซึ่งกระบวนการคูณนี้จะใช้เวลาในการทำงานมาก ส่วนในงานวิจัยนี้ได้ใช้ โครงสร้างเลขคณิตกระจายในการสร้างเป็นวงจรกรองสัญญาณเชิงเลข ซึ่งจะใช้การคูณแบบเปิดตาราง (Look-up table) โดยผลบวกของผลคูณระหว่างสัญญาณอินพุตกับค่าสัมประสิทธิ์ของฟังก์ชันถ่ายโอนจะถูกเก็บไว้ใน หน่วยความจำชนิดอ่านได้อย่างเดียว (ROM หรือ EPROM) และจะใช้สัญญาณอินพุตเป็นแอดเดรส (Address) ของหน่วยความจำโดยตรง ทำให้ลดเวลาที่ใช้ไปในกระบวนการคูณลงไปได้มาก

1.3 ทฤษฎีหรือแนวความคิด

โครงสร้างเลขคณิตกระจาย เป็นการจัดรูปแบบทางคณิตศาสตร์ของสมการที่อยู่ในรูปของผลบวกของผลคูณ (Sum of Product) ระหว่างเลขฐานสิบให้กระจายออกเป็นบิต เพื่อให้การคำนวณทางคณิตศาสตร์สามารถ แปลงเป็นวงจรดิจิทัลอิเล็กทรอนิกส์ได้ หลักการของโครงสร้างเลขคณิตกระจายคือการแปลงฟังก์ชันถ่ายโอน ซึ่งอยู่ในรูปสมการผลบวกของผลคูณระหว่างสัญญาณอินพุตกับค่าสัมประสิทธิ์ของวงจรกรอง โดยในการคูณกันระหว่างค่าสัมประสิทธิ์ของวงจรกรองกับสัญญาณอินพุตสำหรับโครงสร้างเลขคณิตกระจาย จะใช้แบบเปิด ตาราง โดยค่าผลบวกของผลคูณระหว่างค่าสัมประสิทธิ์และอินพุตจะถูกเก็บไว้ในหน่วยความจำ และจะใช้ สัญญาณอินพุตเป็นแอดเดรสของหน่วยความจำโดยตรง ซึ่งในปริยญาณินพนธ์ฉบับนี้ สัญญาณที่ใช้เป็น เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาติให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แอดเทรซของหน่วยความจำจะแตกต่างจากหลักการที่มีอยู่เดิม โดยใช้เทคนิคการแทนสมการผลต่าง สืบเนื่อง (Difference Equation) ด้วยปริภูมิสเตท (State-Space) ซึ่งจากหลักการที่มีอยู่เดิมจะใช้สมการผลต่าง สืบเนื่องในการสร้างวงจรโดยตรง ส่วนหลักการที่นำเสนอนี้จะทำการนำสมการผลต่างสืบเนื่องมาแทนให้อยู่ ในรูปของปริภูมิสเตทก่อน แล้วจึงนำสมการสเตท (State Equation) และสมการเอาต์พุท (Output Equation) ที่ ได้จากการแทนด้วยปริภูมิสเตทมาสร้างเป็นวงจรกรองสัญญาณ ส่งผลให้จำนวนสัญญาณอินพุทที่ใช้ในการ อ้างอิงตำแหน่งของหน่วยความจำมีค่าลดลง ทำให้สามารถใช้งานหน่วยความจำได้อย่างมีประสิทธิภาพขึ้น และมีขั้นตอนในการประมวลผลแตกต่างกันออกไปจากของเดิม

1.4 ขั้นตอนของการทำงาน

ในการทำงานนี้ได้แบ่งขั้นตอนการทำงานออกเป็นหัวข้อต่าง ๆ ดังนี้

- 1.4.1 ทำการศึกษาและออกแบบวงจรกรองสัญญาณป้อนกลับเชิงเลข โดยการออกแบบวงจร กรองสัญญาณเชิงอุปมานต้นแบบก่อน จากนั้นทำการแปลงให้เป็นวงจรกรองสัญญาณ เชิงเลข โดยใช้การแปลงเชิงเส้นคู่
- 1.4.2 ทำการศึกษาถึงการนำฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงเลขที่ได้ มาทำการสร้าง ให้ เป็นฮาร์ดแวร์โดยใช้โครงสร้างเลขคณิตกระจาย
- 1.4.3 ทำการศึกษาถึงรูปแบบการแทนสมการผลต่างสืบเนื่องให้อยู่ในรูปของปริภูมิสเตท รวมถึง ทำการออกแบบ โครงสร้างของวงจรกรองสัญญาณเชิงเลขที่ได้จากการแทนด้วยปริภูมิสเตท โดยใช้โครงสร้างเลขคณิตกระจาย
- 1.4.4 ทำการทดสอบการทำงานของวงจรกรองสัญญาณเชิงเลขที่ได้
- 1.4.5 สรุปผลการทดลอง รวมทั้งข้อเสนอแนะต่าง ๆ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ทฤษฎีและหลักการ

2.1 ทฤษฎีหลักการเบื้องต้นของโครงสร้างเลขคณิตกระจาย

โครงสร้างเลขคณิตกระจาย (Distributed Arithmetic) หรือเรียกอย่างย่อๆว่า “DA” เป็นการจัดรูปแบบทางคณิตศาสตร์ของสมการที่อยู่ในรูปของผลบวกของผลคูณ (Sum of Product) ของเลขฐานสิบให้กระจายออกเป็นบิตหรือในรูปแบบของเลขฐานสอง เพื่อให้การคำนวณทางคณิตศาสตร์สามารถแปลงเป็นวงจรดิจิทัลอิเล็กทรอนิกส์ได้ โดยจะปรากฏอยู่ในงานทางด้านการประมวลผลสัญญาณเชิงเลข หลักการเบื้องต้นของโครงสร้างเลขคณิตกระจายที่นำมาใช้งานด้านการประมวลผลสัญญาณเชิงเลข คือการแปลงฟังก์ชันถ่ายโอน (Transfer Function) ซึ่งเป็นสมการที่อยู่ในรูปผลบวกของผลคูณระหว่างสัญญาณอินพุตกับค่าสัมประสิทธิ์ของวงจรกรอง โดยในการคูณกันระหว่างค่าสัมประสิทธิ์ของวงจรกรองกับสัญญาณอินพุต จะใช้การคูณเลขฐานสองแบบส่วนเติมเต็มสอง (2's Complement) และการคูณจะใช้แบบเปิดตาราง (Look-Up Table) โดยค่าผลบวกของผลคูณระหว่างสัมประสิทธิ์และสัญญาณอินพุตจะถูกเก็บไว้ในหน่วย ความจำ EPROM และจะใช้สัญญาณอินพุตเป็นแอดเดรสของ EPROM โดยตรง ทั้งค่าสัมประสิทธิ์ของวงจรกรองและสัญญาณอินพุตจะถูกแทนด้วยเลขส่วนเติมเต็มสอง ดังนั้น โครงสร้างเลขคณิตกระจายจึงมีทฤษฎีพื้นฐานอยู่บนการคูณแบบเลขส่วนเติมเต็มสอง (2's Complement Multiplication)


2.1.1 ระบบตัวเลข

สำหรับระบบเชิงเลข ตัวเลขต่างๆจะถูกแทนด้วยเลขฐานสอง ซึ่งโดยทั่วไปมีรูปแบบที่นิยมใช้กันอยู่ 2 รูปแบบ คือ รูปแบบจำนวนโดยตรง (Fixed Point Format) และรูปแบบจำนวนอิงดรรชนี (Floating Point Format) ซึ่งรูปแบบจำนวนโดยตรงจะมีวงจรถ่ายแปรที่ใช้ในการคำนวณที่ง่ายกว่า แต่ให้ค่าจากการคูณค่อนข้างจำกัด ส่วนรูปแบบจำนวนอิงดรรชนีจะสามารถแทนค่าของสัญญาณ คือให้ย่านพลวัต (Dynamic Range) ได้มากกว่า แต่ต้องใช้วงจรถ่ายแปรที่สลับซับซ้อน แพงกว่า และให้ความเร็วในการประมวลผลที่ลดลง

2.1.1.1 รูปแบบจำนวนโดยตรง

รูปแบบจำนวนโดยตรงปกติจะประกอบไปด้วย 3 ส่วน คือ บิตเครื่องหมาย (Sign bit) 1 บิต บิตจำนวนเต็ม (Integer bit) N บิต และบิตเศษส่วน (Fractional bit) L บิต โดยจะมีจุดทวินิยม (Binary point) อยู่ระหว่างบิตจำนวนเต็มและบิตเศษส่วน ดังแสดงในรูปที่ 2.1

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.1 การจัดรูปแบบจำนวนโดยตรงที่ประกอบด้วยบิตจำนวนเต็มและบิตเศษส่วน

โดยทั่วไปเลขฐานสองแบบจำนวนโดยตรงแบ่งออกได้เป็น 3 รูปแบบด้วยกัน คือ (1) แบบขนาดและเครื่องหมาย (Sign Magnitude) (2) แบบส่วนเต็มเต็มหนึ่ง (1's Complement) (3) แบบส่วนเต็มเต็มสอง (2's Complement) โดยคุณลักษณะที่สำคัญบางประการของการแทนตัวเลขด้วยเลขฐานสองแบบจำนวนโดยตรงทั้ง 3 รูปแบบสามารถสรุปได้ดังตารางที่ 2.1

ตารางที่ 2.1 คุณสมบัติที่สำคัญของรูปแบบจำนวนโดยตรง

Features	Sign and magnitude	2's complement	1's complement
Range	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$	$-1 \leq x \leq (1-2^{-L})$	$-(1-2^{-L}) \leq x \leq (1-2^{-L})$
Representation of zero	0.000 and 1.000	0.000	0.000 and 1.111
Arithmetic rules	Simple must be kept track of, separately	Simple; negative numbers elegantly handled	Simple, but "end around carry" should be carefully handled
Suitability for serial arithmetic	Fair	Excellent	Good

2.1.1.2 รูปแบบจำนวนอิงดรรชนี


รูปแบบจำนวนโดยตรงมีข้อเสียที่สำคัญ 2 ประการ คือ (1) ย่านพลวัตของตัวเลขมีค่าน้อย เช่น การแทนด้วยเลขส่วนเต็มเต็มสอง ค่าที่น้อยที่สุดคือ -1 และค่าที่มากที่สุดคือ $1-2^{-L}$ (2) เเปอร์เซ็นต์ความผิดพลาดที่เกิดจากการตัด (Truncation) หรือการปัด (Rounding) จะเพิ่มมากขึ้นเมื่อขนาดของตัวเลขมีค่าลดลง ตัวอย่างเช่น ถ้าจำนวน 0.11011010 และ 0.000110101 ถูกตัดให้จำนวนบิตเศษส่วนเหลือเพียง 4 บิต เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

เปอร์เซ็นต์ความผิดพลาดจะเป็น 4.59 % และ 39.6 % ตามลำดับ โดยข้อเสียนี้สามารถแก้ไขได้โดยการใช้รูปแบบจำนวนอิงดรรชนี ซึ่งตัวเลข X แสดงได้โดย

$$X = M \times 2^e \quad (2.1)$$

โดย e เป็นจำนวนเต็ม และ $\frac{1}{2} \leq |M| < 1$

M และ e เรียกว่า แมนทิสซา (Mantissa) และ เอ็กซ์โพเนนต์ (Exponent) ตามลำดับ ตัวอย่างเช่น จำนวน 0.00110101 และ 01001.11 สามารถแทนได้โดย 0.110101×2^{-2} และ 0.100111×2^4 ตามลำดับ ส่วนจำนวนที่มีค่าเป็นลบก็ทำในลักษณะเดียวกัน รูปแบบจำนวนอิงดรรชนีสามารถแสดงได้ดังรูปที่ 2.2 โดยแบ่งเป็น 2 ส่วนคือส่วนหนึ่งสำหรับแมนทิสซา และอีกส่วนสำหรับเอ็กซ์โพเนนต์



รูปที่ 2.2 การจัดรูปแบบจำนวนอิงดรรชนี

ข้อดีของการใช้จำนวนอิงดรรชนี คือแทนค่าของสัญญาณได้ละเอียดกว่า และแม่นยำกว่าแบบจำนวนโดยตรง แต่การบวก ลบ หรือคูณจะยุ่งยากกว่ามาก วงจรจึงซับซ้อนและแพงกว่าแบบจำนวนโดยตรงมาก นอกจากนี้ความเร็วในการประมวลผลยังช้ากว่าด้วย ดังนั้นสำหรับการประมวลผลแบบเวลาจริง (Real Time) จึงนิยมใช้ระบบตัวเลขแบบจำนวนโดยตรง ตารางที่ 2.2 เป็นการสรุปคุณสมบัติทางด้านคณิตศาสตร์ของตัวเลขรูปแบบจำนวนโดยตรงและรูปแบบจำนวนอิงดรรชนี

ตารางที่ 2.2 คุณสมบัติทางคณิตศาสตร์ของรูปแบบจำนวนทั้ง 2 แบบ

Features	Fixed-point fractions	Fixed-point integers	Floating-point
Overflow under multiplication	Impossible	Possible	Possible but unlikely
Overflow under addition	Possible but not harmful in most occasions	Possible	Possible but unlikely
Roundoff noise due to addition	No	No	Yes
Roundoff noise due to multiplication	Yes	No	Yes
Dynamic range available	Moderate	Moderate	Enormous
Implementation	Simple	Simple	Involved; more hardware and/or execution time required

2.1.2 ทฤษฎีเลขคณิตกระจาย

จากที่ได้กล่าวมาแล้วว่า โครงสร้างเลขคณิตกระจายมีพื้นฐานอยู่บนการคูณแบบเลขส่วนเต็มเต็มสอง ดังนั้นในหัวข้อนี้จะได้อธิบายถึงหลักการของการคูณเลขส่วนเต็มเต็มสอง ให้เลขส่วนเต็มเต็มสองของ X ซึ่งแทนด้วย \bar{X} และนิยามโดย

$$\bar{X} = \begin{cases} X & , X \geq 0 \\ 2 - |X| & , X < 0 \end{cases} \quad (2.2)$$

โดย X เป็นเลขที่เป็นเศษส่วน (Fractional Number)

ในระบบเลขส่วนเต็มเต็มสองจะใช้บิตที่มีนัยสำคัญสูงสุด (MSB) เป็นบิตแสดงเครื่องหมาย โดยถ้าเป็นบวกแทนด้วย "0" และถ้าเป็นลบแทนด้วย "1" ถ้าให้ X แทนด้วยเลขฐานสองขนาด $L+1$ บิต ดังนั้นรูปแบบของเลขส่วนเต็มเต็มสองจะเขียนได้ดังนี้

$$\bar{X} = X_0.X_1X_2...X_L \quad (2.3)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าของ \bar{X} ในรูปของเลขฐานสิบสามารถหาได้ดังนี้

$$X = -X_0 + \sum_{i=1}^L X_i 2^{-i} \quad (2.4)$$

จากนั้นพิจารณาผลคูณต่อไปนี้

$$Y = X m \quad (2.5)$$

ให้ \bar{Y} , \bar{X} และ \bar{m} เป็นเลขส่วนเต็มเต็มสองของ Y , X และ m ตามลำดับ จากนั้นพิจารณาจากสมการที่ (2.4) และ สมการที่ (2.5) จะได้

$$\begin{aligned} Y &= -Y_0 + \sum_{i=1}^L Y_i 2^{-i} \\ &= -X_0 m + \sum_{i=1}^L X_i m 2^{-i} \end{aligned} \quad (2.6)$$

ดังนั้น

$$\begin{aligned} \bar{Y} &= \text{ส่วนเต็มเต็มสองของ} [-X_0 m + 2^{-1} X_1 m + 2^{-2} X_2 m + 2^{-3} X_3 m + \dots + 2^{-L} X_L m] \\ &= \text{ส่วนเต็มเต็มสองของ} [-X_0 m + 2^{-1} (X_1 m + \dots + 2^{-1} (X_{L-1} m + 2^{-1} (X_L m)))] \end{aligned} \quad (2.7)$$

ต่อไปพิจารณาส่วนเต็มเต็มสองของ $2^{-1}U$ โดย

$$\bar{U} = U_0.U_1U_2\dots U_M$$

สำหรับ $U \geq 0$ (หรือ $U_0 = 0$)

$$\text{ส่วนเต็มเต็มสองของ } (2^{-1}U) = 2^{-1}\bar{U}$$

และสำหรับ $U < 0$ (หรือ $U_0 = 1$)

$$\text{ส่วนเต็มเต็มสองของ } (2^{-1}U) = 2^{-1}|2^{-1}U| = 1 + 2^{-1}(2^{-1}|U|) = 1 + 2^{-1}\bar{U}$$

ดังนั้นสรุปได้ว่า

$$\text{ส่วนเต็มเต็มสองของ } (2^{-1}U) = \begin{cases} 2^{-1}\bar{U} & \text{ถ้า } U_0 = 0 \\ 1 + 2^{-1}\bar{U} & \text{ถ้า } U_0 = 1 \end{cases}$$

สมการที่ (2.8) นี้แสดงให้เห็นได้ว่า ส่วนเต็มเต็มสองของ $(2^{-1}U)$ เป็นการเลื่อนข้อมูลของ \bar{U} ไปทางขวา 1 บิต

$$\therefore \text{ส่วนเต็มเต็มสองของ } (2^{-1}U) = 2^{-1}\bar{U} \quad (2.9)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย $2^{-1}\bar{U}$ แสดงถึงการเลื่อนข้อมูลของ \bar{U} ไปทางขวา 1 บิต แบบเลขส่วนเติมเต็มสอง ซึ่งสัญลักษณ์ 2^{-1} (ซึ่งโดยทั่วไปนิยมเขียนเป็น 2^{-1}) เป็นการแสดงว่าในกรณีที่ \bar{U} เป็นเลขบวก ซึ่งบิตเครื่องหมายจะเป็นเลขศูนย์ โดยหลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายก็ยังคงเป็นเลขศูนย์ ส่วนในกรณีที่ \bar{U} เป็นเลขลบ หลังจากเลื่อนข้อมูลไปทางขวา 1 บิตแล้ว บิตที่มาแทนบิตเครื่องหมายจะเป็นเลขหนึ่ง (จาก $1+2^{-1}\bar{U}$) ซึ่งในการสร้างเพื่อใช้งานจริงจำเป็นจะต้องมีวงจรที่ใช้ในการตรวจสอบบิตเครื่องหมาย (Sign Digit) ทุกครั้งที่มีการเลื่อนข้อมูลโดยรายละเอียดจะกล่าวถึงในบทที่ 4

จากนั้นพิจารณาสมการที่ (2.7) และสมการที่ (2.8) จะได้ว่า

$$\begin{aligned}\bar{Y} &= -X_0\bar{m} + 2^{-1}X_1\bar{m} + 2^{-2}X_2\bar{m} + 2^{-3}X_3\bar{m} + \dots + 2^{-L}X_L\bar{m} \\ &= -X_0\bar{m} + 2^{-1}(X_1\bar{m} + \dots + 2^{-1}(X_{L-1}\bar{m} + 2^{-1}(X_L\bar{m})))\end{aligned}\quad (2.10)$$

ซึ่งจากสมการที่ (2.10) จะเห็นได้ว่าผลคูณจากสมการที่ (2.5) สามารถหาได้โดยการใช้หลักการเลื่อนและบวก (Shift and add) หรือบุทอัลกอริธึมนั่นเอง โดยผลลัพธ์ที่ได้จากการคูณแบบเลขส่วนเติมเต็มสอง สามารถหาได้ตามขั้นตอน ดังนี้

1. เคลียร์ค่าข้อมูลในแอสคิวเมเตอร์รีจิสเตอร์
2. บวก $X_L\bar{m}$ กับค่าที่อยู่ในแอสคิวเมเตอร์รีจิสเตอร์
3. เลื่อนค่าที่อยู่ในแอสคิวเมเตอร์รีจิสเตอร์ไปทางขวา 1 บิต
4. ทำซ้ำข้อ 2 และ 3 สำหรับค่า X_{L-1}, \dots, X_1
5. ลบค่า $X_0\bar{m}$ ออกจากค่าที่อยู่ในแอสคิวเมเตอร์รีจิสเตอร์ (ลบแบบเลขส่วนเติมเต็มสอง)

ตัวอย่างการทำงานตามอัลกอริธึมนี้

$Y = X m = 0.8125(-0.390625)$ โดยสมมติให้ใช้แอสคิวเมเตอร์รีจิสเตอร์ขนาด 12 บิต

$\begin{aligned}m &= -0.390625 \\ \bar{m} &= 2 - m \quad \therefore m \text{ เป็นเลขลบ} \\ &= 2 - 0.390625 \\ &= 1.609375 \\ \therefore \bar{m} &= 1.100111\end{aligned}$	$\begin{aligned}X &= 0.8125 = \bar{X} \quad \therefore X \text{ เป็นเลขบวก} \\ \therefore \bar{X} &= 0.1101 = X_0.X_1X_2X_3X_4\end{aligned}$
---	--

โดยมีขั้นตอนการทำงาน ดังตารางต่อไปนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 2.3 ขั้นตอนการคูณเลขส่วนเติมเต็มสอง

การดำเนินการ	ข้อมูลในแอกคิวเมเตอร์รีจิสเตอร์
เคลียร์ ACC	0.000 0000 0000
$ACC + X_4 \bar{m}$	1.100 1110 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0111 0000
$ACC + X_3 \bar{m}$	1.110 0111 0000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.111 0011 1000
$ACC + X_2 \bar{m}$	1.100 0001 1000
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.110 0000 1100
$ACC + X_1 \bar{m}$	1.010 1110 1100
เลื่อนข้อมูลใน ACC ไปทางขวา 1 บิต	1.101 0111 0110
$ACC - X_0 \bar{m}$	1.101 0111 0110


จะได้

$$\therefore \bar{Y} = 1.101\ 0111\ 0110 = Y_0.Y_1Y_2\dots Y_{11}$$

$$\begin{aligned} Y &= -Y_0 + \sum_{i=1}^{11} Y_i 2^{-i} \\ &= -1 + [2^{-1} + 2^{-3} + 2^{-5} + 2^{-6} + 2^{-7} + 2^{-9} + 2^{-10}] \\ &= -0.3173828125 \end{aligned}$$

จากอัลกอริทึมดังกล่าว สามารถออกแบบการทำงานและสร้างวงจร แสดงได้ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 2.3 การคูณแบบเลขส่วนเต็มเต็มสองโดยใช้ทออลกอริทึม

ที่ผ่านมาเป็นหลักการคูณแบบเลขส่วนเต็มเต็มสอง ส่วนทฤษฎีเลขคณิตกระจายก็อาศัยหลักการดังกล่าวมาใช้ โดยทำการกระจายสมการที่อยู่ในรูปผลบวกของผลคูณให้แตกออกมาอยู่ในระดับบิต (Bit Level) ดังนี้

พิจารณาผลบวกของผลคูณต่อไปนี้

$$Y = \sum_{i=0}^N m_i X_i \tag{2.11}$$

โดย m_i เป็นค่าสัมประสิทธิ์ซึ่งมีค่าคงที่
 X_i เป็นข้อมูลอินพุต

ถ้า X_i แต่ละค่าเป็นเลขส่วนเต็มเต็มสอง โดย $|X_i| < 1$ สามารถแสดง X_i แต่ละค่าได้ดังนี้

$$X_i = -X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \tag{2.12}$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดย X_{ij} = บิตต่างๆของข้อมูล X_i มีค่าเป็น 0 หรือ 1
 X_{i0} = บิตแสดงเครื่องหมาย
 X_{iL} = บิตที่มีนัยสำคัญต่ำสุด (LSB)
 $L+1$ = จำนวนบิตที่แทนข้อมูลอินพุต

แทนค่า X_i ในสมการที่ (2.12) ลงในสมการที่ (2.11) จะได้

$$Y = \sum_{i=0}^N m_i \left[-X_{i0} + \sum_{j=1}^L X_{ij} 2^{-j} \right] \quad (2.13)$$

จัดเทอมของผลบวกใหม่จะได้

$$\begin{aligned} Y &= -X_{i0} \sum_{i=0}^N m_i + \sum_{j=1}^L X_{ij} 2^{-j} \sum_{i=0}^N m_i \\ &= -\sum_{i=0}^N X_{i0} m_i + \sum_{i=0}^N \sum_{j=1}^L X_{ij} m_i 2^{-j} \end{aligned} \quad (2.14)$$

จากนั้นทำการกระจายออกให้เป็นระดับบิต ได้ดังนี้

$$\begin{aligned} Y &= -(X_{00}m_0 + X_{10}m_1 + X_{20}m_2 + \dots + X_{N0}m_N) \\ &\quad + 2^{-1}(X_{01}m_0 + X_{11}m_1 + X_{21}m_2 + \dots + X_{N1}m_N) \\ &\quad + 2^{-2}(X_{02}m_0 + X_{12}m_1 + X_{22}m_2 + \dots + X_{N2}m_N) \\ &\quad + \dots + 2^{-L}(X_{0L}m_0 + X_{1L}m_1 + X_{2L}m_2 + \dots + X_{NL}m_N) \end{aligned} \quad (2.15)$$

สมการที่ (2.15) นี้ ถูกกระจายออกให้อยู่ในรูปผลบวกของผลคูณระหว่างสัมประสิทธิ์กับข้อมูลอินพุตในระดับบิต ซึ่งเป็นนิยามของการคำนวณแบบเลขคณิตกระจาย และเมื่อเปรียบเทียบสมการที่ (2.15) กับ สมการที่ (2.10) จะเห็นว่า การคำนวณหาค่า Y ก็ใช้บทอัลกอริธึมนั่นเอง เพียงแต่นำค่าผลคูณย่อย (Partial Product) ที่คำนวณไว้ล่วงหน้าแล้วสำหรับแต่ละค่าที่สอดคล้องกับแต่ละบิตของข้อมูลอินพุตไปเก็บไว้ในตารางเปิดดู ซึ่งเป็นหน่วยความจำ EPROM และใช้ข้อมูลอินพุตเป็นแอดเดรสของหน่วยความจำ เพื่อนำค่าในตารางเปิดดูมาผ่านขั้นตอนการคำนวณตามบทอัลกอริธึม ซึ่งค่าในตารางเปิดดู สามารถแสดงได้ดังนี้

ตารางที่ 2.4 ค่าผลคูณย่อยที่เก็บไว้ในตารางเปิดคูที่กำหนดโดยข้อมูลอินพุท

Bit pattern ของข้อมูลอินพุท $X_{Nj} \dots\dots\dots X_{2j} X_{1j} X_{0j}$	ผลคูณย่อยที่เก็บไว้ใน ตารางเปิดคู
0 0 0 0	0
0 0 0 1	m_0
0 0 1 0	m_1
0 0 1 1	$m_1 + m_0$
0 1 0 0	m_2
0 1 0 1	$m_2 + m_0$
0 1 1 0	$m_2 + m_1$
0 1 1 1	$m_2 + m_1 + m_0$
⋮	⋮
1 1 1 1	$m_N + m_{N-1} + \dots + m_2 + m_1 + m_0$

2.1.3 การนำโครงสร้างเลขคณิตกระจายมาใช้กับวงจรกรองสัญญาณเชิงเลข

ในการนำโครงสร้างเลขคณิตกระจายมาใช้ในการออกแบบ สำหรับวงจรกรองสัญญาณเชิงเลขนั้น เพื่อความสะดวกจะใช้สมการผลต่างสี่อันดับที่สอง (Second order difference equation) มาพิจารณาเพื่อเป็นพื้นฐานในการสร้างวงจรที่มีอันดับที่สูงขึ้นต่อไป

พิจารณาสมการผลต่างสี่อันดับสองดังนี้

$$Y(n) = a_0 X(n) + a_1 X(n-1) + a_2 X(n-2) - b_1 Y(n-1) - b_2 Y(n-2) \quad (2.16)$$

แทนลำดับสัญญาณอินพุท $X(n)$ และลำดับสัญญาณเอาต์พุท $Y(n)$ ด้วยเลขส่วนเติมเต็มสองได้ดังนี้

$$\bar{X}(n) = X_0(n).X_1(n).X_2(n) \dots X_L(n)$$

$$\bar{Y}(n) = Y_0(n).Y_1(n).Y_2(n) \dots Y_L(n)$$

และให้ \bar{a}_i และ \bar{b}_i เป็นเลขส่วนเติมเต็มสองของ a_i และ b_i ตามลำดับ

$X(n)$ และ $Y(n)$ สามารถแสดงได้โดย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$X(n) = -X_0(n) + \sum_{i=1}^L X_i(n) 2^{-i}$$

$$Y(n) = -Y_0(n) + \sum_{i=1}^L Y_i(n) 2^{-i}$$

นำค่า $X(n)$ และ $Y(n)$ แทนลงในสมการที่ (2.16) ได้

$$Y(n) = \sum_{i=1}^L 2^{-i} [a_0 X_i(n) + a_1 X_i(n-1) + a_2 X_i(n-2) - b_1 Y_i(n-1) - b_2 Y_i(n-2)]$$

$$- [a_0 X_0(n) + a_1 X_0(n-1) + a_2 X_0(n-2) - b_1 Y_0(n-1) - b_2 Y_0(n-2)] \quad (2.17)$$

คูณ 2^{-1} ทั้ง 2 ข้างได้

$$2^{-1} Y(n) = \sum_{i=1}^L 2^{-i} [2^{-1} a_0 X_i(n) + 2^{-1} a_1 X_i(n-1) + 2^{-1} a_2 X_i(n-2) - 2^{-1} b_1 Y_i(n-1) - 2^{-1} b_2 Y_i(n-2)]$$

$$- [2^{-1} a_0 X_0(n) + 2^{-1} a_1 X_0(n-1) + 2^{-1} a_2 X_0(n-2) - 2^{-1} b_1 Y_0(n-1) - 2^{-1} b_2 Y_0(n-2)] \quad (2.18)$$

พิจารณาสมการที่ (2.18) และสมการที่ (2.9) จะได้

$$2^{-1} \bar{Y}(n) = \sum_{i=1}^L 2_2^{-i} [2^{-1} \bar{a}_0 X_i(n) + 2^{-1} \bar{a}_1 X_i(n-1) + 2^{-1} \bar{a}_2 X_i(n-2) - 2^{-1} \bar{b}_1 Y_i(n-1) - 2^{-1} \bar{b}_2 Y_i(n-2)]$$

$$- [2^{-1} \bar{a}_0 X_0(n) + 2^{-1} \bar{a}_1 X_0(n-1) + 2^{-1} \bar{a}_2 X_0(n-2) - 2^{-1} \bar{b}_1 Y_0(n-1) - 2^{-1} \bar{b}_2 Y_0(n-2)] \quad (2.19)$$

เพราะฉะนั้น

$$\bar{Y}(n) = \sum_{i=1}^L 2_2^{-i} F_i - F_0 \quad (2.20)$$

โดย

$$F_i = \bar{a}_0 X_i(n) + \bar{a}_1 X_i(n-1) + \bar{a}_2 X_i(n-2) - \bar{b}_1 Y_i(n-1) - \bar{b}_2 Y_i(n-2) \quad (2.21)$$

$$F_0 = \bar{a}_0 X_0(n) + \bar{a}_1 X_0(n-1) + \bar{a}_2 X_0(n-2) - \bar{b}_1 Y_0(n-1) - \bar{b}_2 Y_0(n-2) \quad (2.22)$$

ส่วนเติมเต็มสองของ $Y(n)$ สามารถหาได้โดยใช้อัลกอริทึมดังนี้


1. เกลียร์ค่าของข้อมูลในแอดคิวมูลเตอร์รีจิสเตอร์

2. คำนวณค่า F_i สำหรับ $i=L$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ของสถาบันวิจัยสภาวะแวดล้อมเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3. บวกค่า F_i กับค่าที่บรรจุอยู่ในแอสคิวเมเตอร์รีจิสเตอร์
4. เลื่อนค่าที่บรรจุอยู่ในแอสคิวเมเตอร์รีจิสเตอร์ไปทางขวา 1 บิต (เลื่อนข้อมูลแบบเลขส่วนเติมเต็มสอง)
5. ทำซ้ำข้อ 2 ถึง 4 สำหรับ $i = L-1, L-2, \dots, 1$
6. คำนวณค่า F_0
7. ลบค่า F_0 ออกจากค่าที่บรรจุอยู่ในแอสคิวเมเตอร์รีจิสเตอร์ (ลบแบบเลขส่วนเติมเต็มสอง)

โดยอัลกอริทึมที่กล่าวมาสามารถออกแบบการทำงานและสร้างวงจรดังแสดงได้ดังรูป



รูปที่ 2.4 โครงสร้างวงจรกรองสัญญาณป้อนกลับเชิงเลขอันดับที่สอง

จากรูปที่ 2.4 ส่วนที่อยู่ในเส้นประนิยมเรียกกันว่าวงจรสเกลถึงแอสคิวเมเตอร์ (Scaling Accumulator) โดยค่าที่อยู่ในแอสคิวเมเตอร์ ก่อนที่จะส่งไปบวกกับค่าผลลัพธ์จาก EPROM (หรือ Partial Sum ตัวต่อไป) จะต้องทำการเลื่อนข้อมูลไปทางขวา 1 บิตก่อน ดังที่กล่าวมาแล้ว ซึ่งการเลื่อนข้อมูลไปทางขวา 1 บิตนี้ เขียนแทนด้วยการคูณด้วย 2^{-1} และผลจากสมการที่ (2.21) นำมาสร้างเป็นตารางเปิดดู บรรจุไว้ใน EPROM ค่าในตารางเปิดดูเป็นค่าของ F_i ซึ่งเกิดจากตัวแปรที่เป็นลำดับสัญญาณอินพุต 5 ตัว ดังนั้นค่าของ F_i จะมีค่า $2^5 = 32$ ค่า โดยขนาดของ EPROM จะมีขนาด $32 \times (L+1)$ บิต

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2.2 ทฤษฎีการออกแบบวงจรกรองสัญญาณป้อนกลับเชิงเลข

การออกแบบวงจรกรองสัญญาณป้อนกลับเชิงเลขนั้น โดยทั่วไปมีวิธีการออกแบบที่สำคัญอยู่ 2 วิธี คือ วิธีการออกแบบในโดเมน Z โดยตรง และวิธีการออกแบบโดยทำการแปลงจากฟังก์ชันถ่ายโอนของตัวกรองเชิงอุปมานที่มีเสถียรภาพดี โดยวิธีการนี้หากใช้การแปลงที่ดี การออกแบบก็ไม่ต้องคำนึงถึงเสถียรภาพของวงจรกรองอีก โดยที่ได้ผลตอบสนองแอมพลิจูดตามต้องการ ดังนั้นสิ่งสำคัญก็คือ การแปลงฟังก์ชันทางคณิตศาสตร์ของวงจรกรองสัญญาณเชิงอุปมานให้กลายเป็นฟังก์ชันทางคณิตศาสตร์ของวงจรกรองสัญญาณเชิงเลข โดยปกติวงจรกรองสัญญาณเชิงอุปมานจะเป็นฟังก์ชันของตัวแปร S (Laplace Variables) ขณะที่วงจรกรองสัญญาณเชิงเลขจะเป็นฟังก์ชันของตัวแปร Z ส่วนวิธีการออกแบบที่ใช้ในปริภูมิพหุนามนี้ได้เลือกใช้วิธีการหลัง ดังนั้นขั้นตอนในการออกแบบจึงแบ่งได้เป็นสองขั้นตอนคือ ออกแบบวงจรกรองสัญญาณเชิงอุปมานให้มีเสถียรภาพที่ดีซึ่งในที่นี้จะไม่กล่าวถึงรายละเอียด เนื่องจากมีการค้นคว้า ศึกษา และรวบรวมเป็นหลักการไว้อย่างดี จากนั้นจึงแปลงฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงอุปมานที่ได้ไปเป็นฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงเลข โดยได้เลือกใช้วิธีการแปลงเชิงเส้นคู่ (Bilinear Transform)

2.3 ทฤษฎีการวิเคราะห์โครงสร้างเลขคณิตกระจายโดยการแทนด้วยปริภูมิสเตท

การนำโครงสร้างเลขคณิตกระจายมาใช้ในการสร้างวงจรกรองสัญญาณเชิงเลขดังที่นำเสนอไว้ใน ถูกสร้างขึ้นมาจากฟังก์ชันถ่ายโอนหรือสมการผลต่างสืบเนื่องโดยตรง ซึ่งสัญญาณที่ใช้เป็นแอดเดรสของหน่วยความจำจะเป็นฟังก์ชันของสัญญาณอินพุตและเอาต์พุต ส่วนในปริภูมิพหุนามนี้ จะทำการแทนสมการผลต่างสืบเนื่องด้วยปริภูมิสเตท ซึ่งจะทำให้สัญญาณที่เป็นแอดเดรสของหน่วยความจำเป็นฟังก์ชันของสัญญาณอินพุตและตัวแปรสเตท โดยจำนวนสัญญาณที่ใช้เป็นแอดเดรสของหน่วยความจำนี้จะมีจำนวนน้อยกว่าการสร้างจากฟังก์ชันถ่ายโอนโดยตรง จึงทำให้ขนาดของหน่วยความจำที่ใช้มีขนาดลดลงที่อันดับของวงจรถือเดียวกัน ทำให้มีความประหยัดในแง่ของหน่วยความจำ ส่วนการแทนระบบด้วยปริภูมิสเตทนั้น โดยปกติจะมีลักษณะที่ไม่เป็นหนึ่งเดียว (Non-Unique) เนื่องจากปริภูมิสเตทเป็นการแทนระบบให้อยู่ในรูปของเมตริกซ์ ซึ่งสามารถที่จะทำการแปลงคล้าย (Similarity Transformation) ได้เป็นจำนวนอนันต์แบบ แต่รูปแบบที่นำเสนอในปริภูมิพหุนามนี้เป็นรูปแบบที่มีการคำนวณทางคณิตศาสตร์น้อยที่สุด (มีการคูณกันของสัญญาณน้อยที่สุด) ซึ่งได้มาจากการแทนสมการผลต่างสืบเนื่องให้อยู่ในรูปของปริภูมิสเตทโดยตรง เรียกว่ารูปแบบบัญญัติควบคุมได้ (Controllable Canonical Form) ซึ่งอาจถือว่าเป็นรูปแบบโดยตรง (Direct Form) สำหรับปริภูมิสเตท ส่งผลให้เมื่อนำโครงสร้างเลขคณิตกระจายมาใช้ในการสร้างแล้ว การคำนวณค่าตัวแปรสเตท (State Variable) ที่อันดับต่ำลงมาสามารถทำได้โดยการผ่านตัวเลื่อนข้อมูล (Shift Register) เท่านั้น


2.4 สัญญาณรบกวนจากการปัดเศษและย่านพลวัตในวงจรกรองสัญญาณเชิงเลข

ในการสร้างวงจรกรองสัญญาณเชิงเลขที่ใช้รูปแบบจำนวนโดยตรง พฤติกรรมของสัญญาณอินพุตและเอาต์พุตจะมีลักษณะที่ไม่เป็นอุดมคติเนื่องจากการจัดระดับ (Quantization) ของสัญญาณและค่าสัมประสิทธิ์ โดยใช้ความยาวคำจำกัด รวมทั้งผลของการปัดเศษผลลัพธ์ที่ได้จากการคำนวณด้วย ซึ่งถือว่าเป็นแหล่งกำเนิดของสัญญาณรบกวนที่เกิดขึ้น นอกจากนี้ยังอาจมีพฤติกรรมที่ไม่พึงปรารถนา คือ การแกว่งของวัฏภาคจำกัด (Limit Cycle Oscillations) ซึ่งจะทำให้เกิดส่วนประกอบของสัญญาณที่เป็นคาบขึ้นที่เอาต์พุตถึงแม้ว่าจะไม่มีสัญญาณอินพุตก็ตาม โดยอาจมีสาเหตุเกิดมาจากการปัดภายใน (Internal Rounding) หรือเกิดการล้น (Overflow) ดังนั้นจึงต้องมีการทำการสเกลลิง เพื่อบังคับให้ย่านพลวัตของตัวแปร (Dynamic Range) อยู่ในขนาดของความยาวคำ

โดยการอธิบายระบบด้วยตัวแปรสแตทที่มีเหมาะสมทางคณิตศาสตร์และเป็นประโยชน์อย่างมากในการคำนวณปริมาณที่ขึ้นอยู่กับโครงสร้างภายในของวงจรกรองสัญญาณเชิงเลข เช่น ค่ากำลังที่แต่ละโหนดภายใน และค่าสัญญาณรบกวนที่เกิดจากการปัดเศษที่เกิดขึ้นที่เอาต์พุต ซึ่งสามารถคำนวณได้โดยง่ายถ้าวงจรกรองสัญญาณเชิงเลขอธิบายด้วยรูปแบบของตัวแปรสแตท

2.4.1 การอธิบายตัวแปรสแตทของวงจรกรองสัญญาณเชิงเลข

พิจารณาแบบจำลองของวงจรกรองสัญญาณเชิงเลขที่แทนด้วยปริภูมิสแตทดังในรูปที่ 2.6



รูปที่ 2.5 แบบจำลองวงจรกรองสัญญาณเชิงเลขที่แทนด้วยปริภูมิสแตท

จากรูปแสดงแบบจำลองของวงจรกรองสัญญาณเชิงเลขที่แทนด้วยปริภูมิสแตท โดยประกอบไปด้วยตัวปัด (Quantizer) ซึ่งเปรียบเสมือนเป็นแหล่งกำเนิดสัญญาณรบกวน $e(n)$ และให้ $f_i(n)$ เป็นผลตอบสนองอิมพัลส์จากอินพุต $x(n)$ ถึงสแตท $q_i(n)$ และให้ $g_i(n)$ เป็นผลตอบสนองอิมพัลส์จากสแตท $q_i(n)$ ถึงเอาต์พุต $y(n)$ ในการพิจารณามีความจำเป็นที่จะต้องทำการสเกลสัญญาณอินพุตที่จะเข้าสู่ตัวคูณเพื่อเป็นการหลีกเลี่ยงการล้นภายในโดยสัญญาณ $q(n)$ เป็นอินพุตที่เข้าสู่ตัวคูณดังในรูปที่ 2.19 ดังนั้นจึงต้องทำการคำนวณค่า $f(n)$ สำหรับทำการสเกลในทางกลับกัน เพื่อที่จะหาค่าความแปรปรวนของสัญญาณรบกวนที่เอาต์พุต ก็ต้องทำการหาผลตอบสนองอิมพัลส์จากตำแหน่งของแหล่งกำเนิดสัญญาณรบกวน $e(n)$ ถึง $y(n)$ ดังนั้น $g(n)$ จะ เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แทนผลตอบสนองอิมพัลส์ของฟังก์ชันถ่ายโอนของสัญญาณรบกวน (Noise Transfer Function) จากรูปที่ 2.6 สามารถแสดงสมการได้ดังนี้

$$\frac{Q(z)}{X(z)} = \frac{Bz^{-1}}{I - z^{-1}.A} \quad (2.23)$$

ดังนั้น สามารถเขียนการแปลงแซคของ $f(n)$ คือ $F(z)$ ได้ดังนี้

$$F(z) = \frac{Q(z)}{X(z)} = (I + Az^{-1} + A^2 z^{-2} + \dots) B z^{-1} \quad (2.24)$$

เพราะฉะนั้น

$$f(n) = A^{n-1} B \quad ; \quad n \geq 1 \quad (2.25)$$

ซึ่งสามารถคำนวณค่า $f(n)$ โดยแทนค่า $x(n)$ ด้วย $\delta(n)$ และใช้การเวียนกลับของสมการที่ (2.26) โดยกำหนดเงื่อนไขเริ่มต้น $f(0) = 0$


$$f(n+1) = A f(n) + B \delta(n) \quad (2.26)$$

ส่วนผลตอบสนองอิมพัลส์ $g(n)$ จากสเตท $q(n)$ ถึงเอาต์พุต $y(n)$ สามารถทำการคำนวณได้ในลักษณะที่คล้ายกัน โดยให้ $x(n) = 0$ ซึ่งสอดคล้องกับกราฟการไหลของสัญญาณดังแสดงในรูปที่ 2.7 โดยแทนด้วยฟังก์ชันถ่ายโอน $G(z)$ ดังนี้

$$G(z) = \frac{C}{I - Az^{-1}} \quad (2.27)$$

เพราะฉะนั้น

$$g(n) = C A^n \quad ; \quad n \geq 0 \quad (2.28)$$



รูปที่ 2.6 กราฟการไหลของสัญญาณ $g(n)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหาข้อมูลต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สเตตโคเวเรียนซ์เมตริกซ์ (State Covariance Matrix) K มีนิยาม ดังนี้

$$K = E \{ q(n) q^T(n) \} \quad (2.29)$$

โดย q เป็นเวกเตอร์ขนาด $N \times 1$ และ K เป็นเมตริกซ์ขนาด $N \times N$

เมตริกซ์ K เป็นการวัดความผิดพลาดของกำลังงาน (Error Power) ที่สเตตต่างๆ (ส่วนประกอบในแนวทแยง (Diagonal Element) K_{ii} เป็นค่ากำลังงานของสัญญาณความผิดพลาดที่สเตต q_i ที่เกิดจากอินพุตที่เป็นสัญญาณรบกวนขาว) สเตตเวกเตอร์ $q(n)$ สามารถคำนวณได้โดยการคอนโวลูชันระหว่าง $x(n)$ และ $f(n)$ โดยใช้สมการที่ (2.25) สำหรับค่า $f(n)$ ซึ่งจะได้

$$q(n) = [q_1(n), q_2(n), \dots, q_N(n)]^T \quad (2.3)$$

$$= f(n) * x(n) = \sum_{l=0}^{\infty} A^l B x(n-l-1) \quad (2.31)$$

ดังนั้น

$$\begin{aligned} K &= E \left\{ \sum_{l=0}^{\infty} (A^l B) x(n-l-1) \sum_{m=0}^{\infty} x(n-m-1) (A^m B)^T \right\} \\ &= E \left\{ \sum_{l=0}^{\infty} \sum_{m=0}^{\infty} A^l B x(n-l-1) x(n-m-1) (A^m B)^T \right\} \\ &= \sum_{l=0}^{\infty} \sum_{m=0}^{\infty} A^l B E [x(n-l-1) x(n-m-1)] (A^m B)^T \end{aligned} \quad (2.32)$$

สมมติ $x(n)$ เป็นสัญญาณรบกวนขาวความแปรปรวนเป็นหนึ่งค่าเฉลี่ยเป็นศูนย์ (Zero-Mean Unit-Variance White Noise) ดังนั้นจะได้

$$E [x^2(n)] = 1 \quad (2.33)$$

$$E [x(n) x(n-k)] = 0 \quad (2.34)$$

แทนค่าสมการที่ (2.33) และ สมการที่ (2.34) ลงในสมการที่ (2.32) จะได้

$$\begin{aligned} K &= \sum_{l=0}^{\infty} \sum_{m=0}^{\infty} A^l B \delta_{lm} (A^m B)^T = \sum_{l=0}^{\infty} f(l) f^T(l) = \sum_{l=0}^{\infty} A^l B (A^l B)^T \\ &= B B^T + \sum_{l=1}^{\infty} A^l B (A^l B)^T = B B^T + \sum_{k=0}^{\infty} A^{k+1} B (A^{k+1} B)^T \\ &= B B^T + \sum_{k=0}^{\infty} A [A^k B (A^k B)] A^T = B B^T + A \left[\sum_{k=0}^{\infty} A^k B (A^k B)^T \right] A^T \end{aligned} \quad (2.35)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

สุดท้ายจะได้ผลเฉลยเป็นสมการเลียปูนอฟ (Lyapunov Equation) ดังนี้

$$K = B B^T + A K A^T \quad (2.36)$$

ถ้าบางสเตต q_i มีค่า $E [q_i^2]$ มากกว่าของสเตตอื่น ๆ ดังนั้น สเตต q_i จะต้องการจำนวนบิตของความยาวค่าเพิ่มขึ้นซึ่งจะนำไปสู่การใช้ฮาร์ดแวร์ในลักษณะพิเศษและไม่เป็นที่นิยมในการออกแบบ แต่ถ้าใช้การสเกลลิ่งจะทำให้ทุกโหนดมีกำลังงานเท่ากันแน่นอนและทุกโหนดสามารถใช้ความยาวค่าเดียวกันได้

โครงสร้างของวงจรกรองแบบตั้งฉาก (Orthogonal Filter Structure) มีนิยามคือ ตัวแปรภายในทั้งหมดจะไม่สทัมพ์พันซ์กันเลย และมีค่าความแปรปรวนเป็นหนึ่งโดยที่สมมุติให้อินพุตเป็นสัญญาณรบกวนขาว ซึ่งจะทำให้ได้เงื่อนไขการตั้งฉากกันดังนี้

$$K = I = A A^T + B B^T \quad (2.37)$$

ข้อดีของโครงสร้างวงจรกรองแบบตั้งฉากคือ

- จะเข้าเงื่อนไขของกฎการสเกลลิ่งโดยอัตโนมัติ
- อัตราขยายของสัญญาณรบกวนที่เกิดจากการปัดเศษมีค่าต่ำและไม่เปลี่ยนแปลงภายใต้การแปลงความถี่ (Frequency Transformation)
- การแกว่งเนื่องจากการล้น (Overflow Oscillations) จะไม่เกิดขึ้น

ในลักษณะที่คล้ายกัน นิยามของเอาต์พุตโคแวลเรียนซ์เมตริกซ์ (Output Covariance Matrix) W สามารถแสดงได้ดังนี้

$$W = \sum_{n=0}^{\infty} g^T(n) g(n) = \sum_{n=0}^{\infty} (C A^n)^T C A^n \quad (2.38)$$

สุดท้ายจะได้ผลเฉลยเป็นสมการเลียปูนอฟ ดังนี้

$$W = A^T W A + C^T C \quad (2.39)$$

บทที่ 3

การออกแบบและผลการออกแบบวงจรกรองสัญญาณเชิงเลข

3.1 การออกแบบสถาปัตยกรรมของวงจรกรองสัญญาณด้วยโครงสร้างเลขคณิตกระจาย


เพื่อที่จะแสดงให้เห็นถึงความแตกต่างทางสถาปัตยกรรม ของวงจรกรองสัญญาณเชิงเลขที่สร้างขึ้นโดยใช้โครงสร้างเลขคณิตกระจายแต่ใช้รูปแบบของสมการตั้งต้นที่ต่างกัน จะทำให้โครงสร้างสุดท้ายที่ได้ต่างกัน เพื่อความสะดวกจะทำการพิจารณาจากวงจรกรองสัญญาณเชิงเลขในอันดับที่ 2 โดยแยกเป็นโครงสร้าง ดังนี้

3.1.1 โครงสร้างโดยตรง 1


รูปแบบพื้นฐานสำหรับการใช้โครงสร้างเลขคณิตกระจาย ในการสร้างวงจรกรองสัญญาณเชิงเลขโดยทั่วไปอาศัยโครงสร้างแบบโดยตรง 1 สามารถแทนเป็นสมการผลต่างสลับเนื่องได้ดังนี้

$$y(n) = a_0x(n) + a_1x(n-1) + a_2x(n-2) - b_1y(n-1) - b_2y(n-2) \tag{3.1}$$

โดยแสดงโครงสร้างได้ดังรูป



(a) โครงสร้างแบบโดยตรง 1



(b) โครงสร้างเลขคณิตกระจายสำหรับแบบโดยตรง 1

รูปที่ 3.1 โครงสร้างแบบโดยตรง 1 ที่แทนด้วยโครงสร้างเลขคณิตกระจาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.2 โครงสร้างปริภูมิสเททโดยทั่วไป


สำหรับโครงสร้างแบบปริภูมิสเททโดยทั่วไป สามารถแสดงเป็นสมการสเททและสมการเอาต์พุตได้ดังนี้

$$q_1(n+1) = a_{11}q_1(n) + a_{12}q_2(n) + b_1x(n) \tag{3.2}$$


$$q_2(n+1) = a_{21}q_1(n) + a_{22}q_2(n) + b_2x(n) \tag{3.3}$$

$$y(n) = c_1q_1(n) + c_2q_2(n) + Dx(n) \tag{3.4}$$

โดยแสดงโครงสร้างได้ดังรูป



(a) โครงสร้างแบบปริภูมิสเททโดยทั่วไป



(b) โครงสร้างเลขคณิตกระจายสำหรับแบบปริภูมิสเททโดยทั่วไป

รูปที่ 3.2 โครงสร้างแบบปริภูมิสเททโดยทั่วไป ที่แทนด้วยโครงสร้างเลขคณิตกระจาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.1.3 โครงสร้างปริภูมิสเททแบบที่นำเสนอ

เนื่องจากในทางปฏิบัติ โครงสร้างแบบปริภูมิสเททสามารถที่จะทำการแปลงคล้ายได้เป็นจำนวนอนันต์แบบขึ้นอยู่กับเมตริกซ์ T ที่ใช้ในการแปลงคล้าย ในที่นี้จะนำเสนอ โครงสร้างแบบปริภูมิสเททจำนวน 2 โครงสร้าง ซึ่งเรียกว่า โครงสร้างแบบ Controllable Canonical Form และโครงสร้างแบบ Minimum Noise

โครงสร้างแบบ Controllable Canonical Form เป็นโครงสร้างแบบปริภูมิสเททที่ใช้จำนวนตัวคูณน้อยที่สุดคือ $2(N+1)$ ตัว เมื่อ N คืออันดับของวงจรรองสัญญาณที่ทำการออกแบบ ในขณะที่โครงสร้างแบบ Minimum Noise ต้องใช้ตัวคูณถึง $(N+1)^2$ แต่ให้ผลดีในแง่ระดับของสัญญาณรบกวนหรือ Roundoff Noise ที่เกิดขึ้นที่เอาต์พุตจะมีค่าต่ำ

ในการศึกษาจะทำการศึกษาวจรรองสัญญาณอันดับที่ 2 เพราะว่าวงจรรองความถี่อันดับสูงสามารถสร้างได้จากการนำวจรรองสัญญาณอันดับที่ 2 มาต่อ Cascade หรือ ต่อขนานกัน พิจารณาฟังก์ชันถ่ายโอนของวจรรองสัญญาณอันดับที่ 2 ดังนี้


$$H(Z) = d + \frac{\alpha_1 Z^{-1} + \alpha_2 Z^{-2}}{1 + \beta_1 Z^{-1} + \beta_2 Z^{-2}} \tag{3.5}$$

สามารถที่จะแทนให้อยู่ในรูปแบบปริภูมิสเททได้เป็น

$$\begin{bmatrix} q1(n+1) \\ q2(n+1) \end{bmatrix} = \begin{bmatrix} a_{11} & a_{12} \\ a_{21} & a_{22} \end{bmatrix} \begin{bmatrix} q1(n) \\ q2(n) \end{bmatrix} + \begin{bmatrix} b_1 \\ b_2 \end{bmatrix} x(n) \tag{3.6}$$

$$y(n) = [c_1 \quad c_2] \begin{bmatrix} q1(n) \\ q2(n) \end{bmatrix} + [d] x(n) \tag{3.7}$$

โครงสร้างปริภูมิสเททแบบ Controllable Canonical Form เป็นโครงสร้างที่ได้มาจากการแปลงจากฟังก์ชันถ่ายโอนโดยตรงซึ่งถือว่าเป็นโครงสร้างแบบโดยตรง (Direct Form) สำหรับโครงสร้างแบบปริภูมิสเททและใช้จำนวนตัวคูณน้อยที่สุดคือ 6 ตัว ดังแสดงในรูปที่ 3.3



รูปที่ 3.3 โครงสร้างปริภูมิสเททแบบ Controllable Canonical Form

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ค่าสัมประสิทธิ์ของเมตริกซ์จะใช้วิธี L_2 norm ในการสเกลลิง จะได้

$$\begin{aligned} a_{11} &= 0 & a_{21} &= -\beta_2 & b_1 &= 0 & c_1 &= \alpha_2 / b_2 \\ a_{12} &= 1 & a_{22} &= -\beta_1 & b_2 &= \sqrt{\frac{1-\beta_2}{1+\beta_2} [(\beta_2+1)^2 - \beta_1^2]} & c_2 &= \alpha_1 / b_2 \end{aligned} \quad (3.8)$$

สำหรับโครงสร้างแบบ Minimum Noise จะให้ค่า Noise Gain G_N มีค่าต่ำสุด โดยที่เงื่อนไขสำหรับ Minimum Noise ในสมการอันดับ 2 จะมีค่าดังนี้

$$a_{11} = a_{12} \quad \text{และ} \quad b_1 c_1 = b_2 c_2 \quad (3.9)$$

โครงสร้าง Minimum Noise แบบปริภูมิสเตทได้มาจากการแปลงคล้ายจากการแปลงเมตริกซ์ T ในรูปที่ 4.4 แสดงโครงสร้าง Minimum Noise โดยใช้ตัวคูณสูงสุด 9 ตัว



รูปที่ 3.4 โครงสร้างแบบ Minimum Noise Structure

ค่าสัมประสิทธิ์ของเมตริกซ์จะใช้วิธี L_2 norm ในการสเกลลิง จะได้

$$\begin{aligned}
 a_{11} = a_{22} &= -\frac{\beta_1}{2} & \mu &= \sqrt{\left(\frac{\alpha_2}{\alpha_1}\right)^2 - \frac{\alpha_2}{\alpha_1}\beta_1 + \beta_2} & \gamma &= \frac{\alpha_2}{\alpha_1} - \mu \\
 \xi &= \frac{\alpha_2}{\alpha_1} + \mu & \lambda &= (\beta_2 - 1) [(\beta_2 + 1)^2 - \beta_1^2] & \epsilon &= \left(\frac{\beta_1}{2}\right)^2 - \beta_2 \\
 b_1 &= \sqrt{\frac{\lambda}{2\beta_1\gamma - (\beta_2 + 1)(1 + \gamma^2)}} & b_2 &= \sqrt{\frac{\lambda}{2\beta_1\xi - (\beta_2 + 1)(1 + \xi^2)}} \\
 a_{21} &= \sqrt{\frac{b_2^2 + \beta_2 - 1}{b_1^2 + \beta_2 - 1}} \epsilon & a_{12} &= \frac{\epsilon}{a_{21}} & c_1 &= \frac{\alpha_1}{2b_1} & c_2 &= \frac{\alpha_1}{2b_2}
 \end{aligned} \tag{3.10}$$

3.1.4 โครงสร้างเลขคณิตกระจายของวงจรกรองสัญญาณเชิงเลขแบบปริภูมิสเตท


วิธีแก้ปัญหของจำนวนตัวคูณแบบปริภูมิสเตทสามารถทำได้โดยโครงสร้างเลขคณิตกระจาย สำหรับโครงสร้าง Minimum Noise ซึ่งอธิบายในสมการที่ (3.6) และ (3.7) สามารถเขียนใหม่ให้อยู่ในรูปสมการสเตท 2 สมการ และสมการเอาต์พุต 1 สมการดังนี้

$$q1(n+1) = a_{11}q1(n) + a_{12}q2(n) + b_1x(n) \tag{3.11}$$

$$q2(n+1) = a_{21}q1(n) + a_{22}q2(n) + b_2x(n) \tag{3.12}$$

$$y(n) = c_1q1(n) + c_2q2(n) + d x(n) \tag{3.13}$$

การคำนวณแบบโครงสร้างเลขคณิตกระจายใช้หน่วยความจำ 2 ตัวคือ ROM $\phi_{1n}(i)$ และ ROM $\phi_{2n}(i)$ สำหรับทำการคำนวณค่า State Vector 2 สมการตามสมการที่ (3.11) และ (3.12) และใช้ ROM $\theta_n(i)$ ทำการคำนวณสมการเอาต์พุต วงจรกรองสัญญาณแบบ Minimum Noise โครงสร้างเลขคณิตกระจายแสดงดังในรูปที่ 3.5



รูปที่ 3.5 โครงสร้าง Minimum Noise ที่แทนด้วยโครงสร้างเลขคณิตกระจาย

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่าที่เก็บอยู่ใน ROM $\phi_{1_n}(i), \phi_{2_n}(i), \theta_n(i)$ สามารถหาค่าโดยใช้สมการ (3.11) - (3.13) โดยแสดงค่าต่าง ๆ ที่เก็บเป็น ระดับบิตได้ดังที่แสดง

$$\phi_{1_n}(i) = a_{11}q_{1_i}(n) + a_{12}q_{2_i}(n) + b_1x_i(n) \tag{3.14}$$

$$\phi_{2_n}(i) = a_{21}q_{1_i}(n) + a_{22}q_{2_i}(n) + b_2x_i(n) \tag{3.15}$$

$$\theta_n(i) = c_1q_{1_i}(n) + c_2q_{2_i}(n) + d x_i(n) \tag{3.16}$$

ค่า สเตทเวกเตอร์ และ สมการเอาต์พุตสามารถหาได้ดังสมการ

$$q1(n+1) = -\phi_{1_n}(0) + \sum_{i=1}^{L-1} \phi_{1_n}(i) 2^{-i} \tag{3.17}$$

$$q2(n+1) = -\phi_{2_n}(0) + \sum_{i=1}^{L-1} \phi_{2_n}(i) 2^{-i} \tag{3.18}$$

$$y(n) = -\theta_n(0) + \sum_{i=1}^{L-1} \theta_n(i) 2^{-i} \tag{3.19}$$

ค่า L บิตจะมีค่าที่แม่นยำ โดยที่กำหนดให้ทุกสัญญาณอยู่ในช่วง ± 1 และอยู่ในรูปเลขส่วนเต็มเต็มสอง เพราะจะใช้ ROM 3 ตัว แต่ละ ROM สามารถเก็บค่าได้ 8 ค่า

เขียน รูปแบบ Controllable Canonical Form ให้อยู่ในรูป

$$q1(n+1) = q2(n) \tag{3.20}$$


$$q2(n+1) = a_{21}q1(n) + a_{22}q2(n) + b_2x(n) \tag{3.21}$$

$$y(n) = c_1q1(n) + c_2q2(n) + d x(n) \tag{3.22}$$

จากสมการที่ (3.20) จะเห็นว่า $q1(n)$ มีค่าเท่ากับการเลื่อนบิตของ $q2(n)$ ไป 1 ตัวอย่างโดยใช้ วงจรเลื่อนบิต เราจึงเขียนสมการได้ใหม่


$$q2(n+1) = a_{22}q2(n) + a_{21}q2(n-1) + b_2x(n) \tag{3.23}$$

$$y(n) = c_2q2(n) + c_1q2(n-1) + d x(n) \tag{3.24}$$



รูปที่ 3.6 โครงสร้าง Controllable Canonical Form ที่แทนด้วยโครงสร้างเลขคณิตกระจาย

โดยจากที่กล่าวมาทั้งหมดสามารถออกแบบเป็นวงจรกรองสัญญาณอันดับที่ N ได้ ดังแสดงในรูปที่ 3.7



รูปที่ 3.7 โครงสร้างวงจรกรองสัญญาณเชิงเลขอันดับที่ N แบบ Controllable Canonical Form

วิธีการแทนสมการผลต่างสืบเนื่องด้วยปริภูมิสแตตแบบ Controllable Canonical Form นี้ จะทำให้ตัวแปรที่เป็นลำดับสัญญาณอินพุทเหลือจำนวนเพียง $N + 1$ ตัว ดังนั้น ค่าในตารางเปิดดูจะมีค่าเท่ากับ $2 \times (2^{N+1})$ ค่า เพราะฉะนั้นขนาดของหน่วยความจำที่ใช้จะมีขนาด $2L \times (2^{N+1})$ บิต ซึ่งจะเห็นได้ว่า วงจรกรองสัญญาณเชิงเลขที่ออกแบบโดยการแทนด้วยปริภูมิสแตตที่นำเสนอจะใช้หน่วยความจำน้อยกว่าการออกแบบจากสมการผลต่างสืบเนื่องโดยตรง และถ้าอันดับของวงจรกรองยังมีค่ามากขึ้นซึ่งโดยปกติขนาดของหน่วยความจำที่ใช้จะมีขนาดเพิ่มขึ้นในลักษณะเอ็กซ์โปเนนเชียล อัตราส่วนการประหยัดหน่วยความจำ (Saving Ratio) ก็จะมีค่ามากขึ้นตามไปด้วยซึ่งเป็นการใช้หน่วยความจำอย่างมีประสิทธิภาพ โดยสามารถสรุปได้เป็นสมการ

$$\begin{aligned}
 r &= \frac{L \times (2^{2N+1})}{2L \times (2^{N+1})} \\
 &= \frac{2^{2N}}{2^{N+1}} \\
 \therefore r &= 2^{N-1}
 \end{aligned}
 \tag{3.25}$$

โดย $r = \text{Saving Ratio}$

$N = \text{อันดับของวงจรกรองสัญญาณ}$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.2 การออกแบบวงจรกรองสัญญาณเชิงเลขที่ใช้โครงสร้างเลขคณิตกระจายโดยการแทนด้วยปริภูมิสเตทในอันดับที่ 2

ฟังก์ชันถ่ายโอนของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 คือ

$$H(z) = \frac{0.0675 + 0.1349z^{-1} + 0.0675z^{-2}}{1 + 1.1430z^{-1} - 0.4128z^{-2}}$$

สามารถเขียนเป็นสมการผลต่างสืบเนื่องแทนความสัมพันธ์ของวงจรกรองได้ดังนี้

$$y(n) = 0.0675 x(n) + 0.1349(n-1) + 0.0675 x(n-2) - 1.1430y(n-1) + 0.4128 y(n-2)$$

ทำการหาค่าสเตทโวลเวเรียนซ์เมตริกซ์ K เพื่อใช้สำหรับการสเกลลิงตามกฎของ $L_2 norm$ จะได้

$$K = \begin{bmatrix} 1 & 0.57735026 \\ 0.57735026 & 1 \end{bmatrix}$$

ทำการแทนสมการผลต่างสืบเนื่องให้อยู่ในรูปของปริภูมิสเตท โดยทำการหาค่าเมตริกซ์ A, B, C และ D ที่ผ่านการสเกล จะได้

$$A_s = \begin{bmatrix} 0.72076515 & -0.12514471 \\ 0.37543413 & 0.7207651 \end{bmatrix} \quad B_s = \begin{bmatrix} 0.75431447 \\ 0.16457527 \end{bmatrix}$$

$$C_s = [0.07126318 \quad 0.32662774] \quad D_s = [0.03123892]$$

3.3 ผลการใช้โปรแกรม Matlab ในการออกแบบ

หน้าที่หลักของโปรแกรม Matlab จะใช้ในการคำนวณหาค่าเก็บไว้ในตารางเปิดดู โดยการนำค่าเมตริกซ์ที่ผ่านการสเกลแล้วคือ A_s, B_s, C_s, D_s ในข้างต้นมาทำการหาค่าเก็บไว้ในตารางเปิดดู โดยอาศัยสมการที่ (4.14) และสมการที่ (4.16) โดยมีค่าแอดเดรสเริ่มจาก 000 – 111 จากนั้นแทนค่าแอดเดรสทั้งหมดลงในสมการ

โดยโครงสร้างแบบ Controllable Canonical Form จะใช้ 2 สมการก็จะได้ค่า $\phi_n(i)$ และ $\theta_n(i)$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตามลำดับ ส่วน โครงสร้างแบบ Minimum Noise จะใช้ 3 สมการคือสมการที่ (3.14), (3.15) และ (3.16) ก็จะได้ค่า $\phi_n(i)$, $\phi_{2n}(i)$ และ $\theta_n(i)$ ตามลำดับ โดยหน้าของโปรแกรมที่ใช้ในการออกแบบสามารถแสดงได้ดังนี้

ตารางที่ 3.1 ค่า $\phi_n(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้าง Controllable Canonical Form

$q_i(n)$	$q_i(n-1)$	$x_i(n)$	F	$F/2$	$\phi_n(i)$
0	0	0	0.00000000	0.00000000	0000 0000
0	0	1	0.32251982	0.16125991	00010101
0	1	0	-0.56648600	-0.28324300	11011100
0	1	1	-0.24396617	-0.12198308	11110000
1	0	0	1.44153030	0.72076515	01011100
1	0	1	1.76405013	0.88202506	0110 1011
1	1	0	0.87504430	0.43752215	00111000
1	1	1	1.197564135	0.59878206	01001101

ตารางที่ 3.2 ค่า $\theta_n(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้าง Controllable Canonical Form

$q_i(n)$	$q_i(n-1)$	$x_i(n)$	F	$\theta_n(i)$
0	0	0	0.00000000	0000 0000
0	0	1	0.03123892	00000100
0	1	0	0.04198969	00000101
0	1	1	0.07322862	00001001
1	0	0	0.33334292	00101011
1	0	1	0.36458184	00101111
1	1	0	0.37533262	00110000
1	1	1	0.40657154	00110100

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.3 ค่า $\phi_1(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้างแบบ Minimum Noise Structure

$q_1(n)$	$q_1(n-1)$	$x_1(n)$	F	$F/2$	$\phi_1(i)$
0	0	0	0.00000000	0.00000000	0000 0000
0	0	1	0.75431447	0.37715723	00010101
0	1	0	-0.12514471	-0.0625723	11111000
0	1	1	0.62916975	0.3145848	00101000
1	0	0	0.72076515	0.36038257	00101110
1	0	1	1.47507962	0.73753981	01011110
1	1	0	0.595620444	0.29781022	00100110
1	1	1	1.349934914	0.67496745	01010110

ตารางที่ 3.4 ค่า $\phi_2(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้างแบบ Minimum Noise Structure


$q_2(n)$	$q_2(n-1)$	$x_2(n)$	F	$F/2$	$\phi_2(i)$
0	0	0	0.00000000	0.00000000	0000 0000
0	0	1	0.16457527	0.08228763	00001011
0	1	0	0.72076515	0.36038257	00101110
0	1	1	0.885340430	0.44267021	00111001
1	0	0	0.375434132	0.187717066	00011000
1	0	1	0.540009408	0.270004704	00100011
1	1	0	1.096199287	0.548099643	01000110
1	1	1	1.2607745630	0.630387281	01010001

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 3.5 ค่า $\theta_n(i)$ ที่บรรจุไว้ในตารางเปิดดูของโครงสร้างแบบ Minimum Noise Structure

$q_1(n)$	$q_1(n-1)$	$x_1(n)$	F	$\theta_n(i)$
0	0	0	0.00000000	0000 0000
0	0	1	0.03123892	00000100
0	1	0	0.32662774	00101010
0	1	1	0.35786667	00101110
1	0	0	0.07126318	00001001
1	0	1	0.10250210	00001101
1	1	0	0.39789093	00110011
1	1	1	0.42912985	00110111

นอกจากนี้เรายังโปรแกรม Matlab ในการแสดงค่าผลตอบสนองทางความถี่โดยกำหนดให้ เป็นวงจรกรองสัญญาณความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ท อันดับที่ 2 ความถี่คัทออฟ ที่ 4 kHz และ ความถี่ในการสุ่มตัวอย่างที่ 62.5 kHz รวมทั้งทำการจำลองการทำงานและสเปกตรัมของสัญญาณอินพุตและเอาต์พุตที่ใช้ในการจำลองการทำงาน



รูปที่ 3.8 แสดงการจำลองผลตอบสนองทางความถี่


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

3.4 การเปรียบเทียบคุณสมบัติระหว่างโครงสร้าง Controllable Canonical Form กับโครงสร้าง Minimum Noise Structure

ถึงแม้ว่าโครงสร้าง Minimum Noise แบบโครงสร้างเลขคณิตกระจาย ต้องใช้ ROM และ สเกลลิงแอกคิวมูเลเตอร์เพื่อใช้ในการคำนวณ State Vector มากกว่าแบบ Controllable Canonical Form เพราะว่าแบบ Controllable Canonical Form มีสมการสเตตเพียง 1 สมการ แต่ทั้งสองแบบก็ใช้วิธีการเดียวกันนั่นก็คือใช้วงจร Control Unit เดียวกัน เพราะว่าสัญญาณทุกสัญญาณในระดับบิตจะต่อแบบขนานกับ ROM แต่ละตัว ซึ่งการประมวลผลจะทำงานแบบขนานกัน ดังนั้นโครงสร้าง Minimum Noise และ Controllable Canonical Form สามารถทำงานที่ความถี่เดียวกัน

ผลการ Simulation และ Synthesis โครงสร้างแบบ Controllable Canonical Form และแบบ Minimum Noise Structure


ค่าคงที่ในการปิดเศษสัญญาณรบกวนระหว่าง โครงสร้างแบบ Controllable Canonical Form และแบบ Minimum Noise Structure แสดงในรูปที่ 3.9 โดยตัวอย่างที่ใช้ตั้งเคราะห์เป็นแบบวงจรรองสัญญาณความถี่ต่ำผ่านแบบบัตเตอร์เวิร์ทอันดับที่ 2



รูปที่ 3.9 การเปรียบเทียบของค่าคงที่การปิดเศษของสัญญาณรบกวน

จากรูปที่ 3.11 จะเห็นว่าแบบ Controllable Canonical Form จะมีค่าสัญญาณรบกวนต่ำที่สุดที่ตรงย่านความถี่กลาง Normalize หรือสามารถกล่าวได้ว่าย่านความถี่ผ่านอยู่ตรงกลาง ซึ่งก็คือ Pole ของระบบอยู่ใกล้เอกสารนี้เป็นเอกสารที่สวงนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยามให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$\pm \pi/2$ สำหรับโครงสร้างแบบ Minimum Noise จะมีค่าสัญญาณรบกวนต่ำที่สุดทุกย่านความถี่ Normalize จากข้างต้นถ้าต้องการออกแบบวงจรกรองสัญญาณแบนด์แคบเช่น $\omega_c = 0.1 \pi$ โครงสร้างแบบ Minimum Noise สามารถทำได้เพราะจากกราฟค่า Noise Gain มีค่า 0.375 แต่ว่าถ้าเป็นแบบ Controllable Canonical Form มีค่า Noise Gain คือ 2.7461




รูปที่ 3.10 กำลังงานของสัญญาณรบกวนเนื่องจากการปัดเศษของทั้งสองโครงสร้าง

รูปที่ 3.10 แสดงค่ากำลังงานของสัญญาณที่ต้องการจากการปัดเศษที่ค่าความยาวบิต 6-24 บิต พิจารณาที่ค่าความยาวบิต 8 บิต โครงสร้างแบบ Minimum Noise และ Controllable Canonical Form มีค่า -57.1957dB และ -48.5487 dB ตามลำดับ จากกราฟหากเพิ่มค่าความยาวบิตประมาณ 2 บิต เพื่อที่จะทำการลดค่า สัญญาณรบกวน ทั้งสองแบบจะให้ผลเท่ากัน

3.5 ขั้นตอนในการออกแบบและทดสอบการทำงานของวงจรมายใน

ในการออกแบบโครงสร้างของวงจรกรองสัญญาณเชิงเลข ที่ใช้โครงสร้างเลขคณิตกระจายโดยการแทนด้วยปริภูมิสเตทที่นำเสนอ นั้น จะทำการพิจารณาจากวงจรมายในอันดับที่ 2 เนื่องจากในวงจรมายในอันดับสูงขึ้นก็จะมีส่วนประกอบที่ใช้งานที่เหมือนกัน ซึ่งโครงสร้างของวงจรมายในอันดับที่ 2 จากการแทนด้วยปริภูมิสเตท โดยใช้โครงสร้างแบบ Controllable Canonical Form แสดงดังในรูปที่ 3.11

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.11 โครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 จากการแทนด้วยปริภูมิสแตตแบบ Controllable Canonical Form

จากรูปที่ 3.11 จะแยกอธิบายขั้นตอนของการทำงานเป็น 4 ขั้นตอน ดังนี้

1. วงจร A/D (Analog to Digital Converter) ซึ่งถูกควบคุมด้วยสัญญาณ /sc จะทำการแปลงสัญญาณเชิงอุปมาน(analog) $x(t)$ ให้เป็นลำดับสัญญาณเชิงเลข(digital) $x(n)$ ขนาด 8 บิต
2. สัญญาณควบคุม/lr ทำหน้าที่โหลดลำดับสัญญาณหรือข้อมูล $x(n)$ เข้าไปเก็บไว้ในรีจิสเตอร์ RX
3. สัญญาณนาฬิกา clk จะทำการเลื่อนข้อมูลภายในรีจิสเตอร์ RX, SR1 และ SR2 ไปครั้งละ 1 บิต เอาท์พุทของรีจิสเตอร์ RX, SR1 และ SR2 ที่ถูกเลื่อนแต่ละครั้งจะเป็นแอดเดรสของ EPROM ทั้ง 2 ตัว เอาท์พุทของ EPROM ทั้ง 2 ตัว จะถูกส่งไปบวกกับค่าที่อยู่ใน ACC ด้วยวงจร ADD/SUB (ซึ่งถูกควบคุมด้วยสัญญาณ s/a) ผลลัพธ์ที่ได้จะถูกโหลดเข้าเก็บไว้ใน ACC ด้วยสัญญาณ /lacc (การคูณค่าที่อยู่ใน ACC ด้วย 2^{-1} หรือเป็นการเลื่อนข้อมูลไปทางขวา 1 บิต ก่อนที่จะนำไปบวกกับค่าจาก EPROM ถูกออกแบบในลักษณะฮาร์ดแวร์สเกลลิ่ง (Hardware scaling) จึงไม่จำเป็นต้องมีวงจรเลื่อนข้อมูลไปทางขวา 1 บิต)
4. clk จะเลื่อนข้อมูลในแต่ละรีจิสเตอร์ไปอีก 1 บิต แล้วกระทำซ้ำข้อ 3 จนกระทั่ง clk เลื่อนข้อมูลไปถึงบิตที่ 8 จึงนำค่าที่ได้จากเอาท์พุทของ EPROM ทั้ง 2 ตัว ไปลบออกจากค่าที่อยู่ใน ACC ผลลัพธ์ที่ได้จากการคำนวณของ EPROM1 จะถูกโหลดเข้าเก็บไว้ในรีจิสเตอร์ SR1 ส่วนผลลัพธ์ที่ได้จากการคำนวณของ EPROM2 จะถูกโหลดเข้าเก็บไว้ใน buffer (ด้วยสัญญาณ /r) เพื่อทำการแปลงสัญญาณเชิงเลขให้เป็นสัญญาณเชิงอุปมาน ด้วยวงจร D/A จากนั้นทำการลบข้อมูลภายใน ACC ด้วยสัญญาณ /clacc และจะวนกลับไปทำงานซ้ำในขั้นตอนที่ 1, 2, 3, 4 ตามลำดับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


ส่วนสัญญาณที่ใช้ในการควบคุมการทำงานสามารถแสดงไทม์มิ่งไดอะแกรม(Timing Diagram) ได้ดังนี้




รูปที่ 3.12 ไทม์มิ่งไดอะแกรมของสัญญาณควบคุม

โดยมีขั้นตอนในการออกแบบส่วนต่างๆ ดังนี้

1. รีจิสเตอร์ RX, SR1 ซึ่งเป็น PISO (Parallel in Serial out shift register) และ รีจิสเตอร์ SR2 ซึ่งเป็น SISO (Serial in Serial out shift register) โดยในส่วนของรีจิสเตอร์นี้ถูกออกแบบไว้สำหรับ เลื่อนข้อมูลหรือสัญญาณในรีจิสเตอร์ขนาด 8 บิต ซึ่งผลที่ได้จากการเลื่อนข้อมูลแต่ละบิตจะเป็นตัวกำหนดแอดเดรสของ EPROM และรีจิสเตอร์ Buffer ซึ่งใช้ในการเก็บผลลัพธ์ที่ได้จากการ คำนวณไว้เพื่อรอการแปลงเป็นสัญญาณเชิงอุปมาน โดยมีฟังก์ชันการทำงานตามผลการจำลอง การทำงาน ดังนี้




รูปที่ 3.13 การจำลองการทำงานของ PISO




รูปที่ 3.14 สัญลักษณ์วงจร Parallel-in Serial-out ที่เกิดจากการ Schematic


เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์หรือการเชิงพาณิชย์เพื่อการศึกษาเท่านั้น เมื่ออนุญาตให้เผยแพร่ไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.15 การจำลองการทำงานของ SISO



รูปที่ 3.16 สัญลักษณ์วงจร Serial-in Serial-out ที่เกิดจากการ Schematic



รูปที่ 3.17 การจำลองการทำงานของ Buffer




รูปที่ 3.18 สัญลักษณ์วงจร Buffer ที่เกิดจากการ Schematic


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. หน่วยความจำ EPROM1 และ EPROM2 สำหรับเก็บค่าผลคูณย่อยไว้ในตารางเปิดดู ซึ่งเมื่อเข้าใจหลักการทำงานของโครงสร้างเลขคณิตกระจายก็จะทราบว่าต้องใช้ขนาดของหน่วยความจำเท่าใด กรณีของวงจรกรองในอันดับที่ 2 แต่ละหน่วยความจำจะมีขนาดเท่ากับ $8 \times 8 = 64$ บิต (กรณีใช้ความยาวค่าของค่าในหน่วยความจำขนาด 8 บิต) โดย EPROM1 จะเก็บค่าที่ใช้คำนวณสมการสเตท และ EPROM2 เก็บค่าที่ใช้ในการคำนวณสมการเอาท์พุท ซึ่งทำการเขียนเป็นหน่วยการออกแบบแพ็คเกจ (Package Design Unit) เพื่อเก็บค่าในตารางเปิดดู $\phi_n(i)$ และ $\theta_n(i)$ ไว้ในหน่วยการออกแบบนี้ ค่าในตารางเปิดดูนี้สามารถเรียกไปใช้ได้โดยหน่วยการออกแบบเอนทิตี (Entity Design Unit) และ หน่วยการออกแบบสถาปัตยกรรม (Architecture Design Unit)

ผลการจำลองการทำงานสามารถแสดงได้ดังนี้




ก. ผลลัพธ์จาก EPROM 1




ข. ผลลัพธ์จาก EPROM 2

รูปที่ 3.19 การจำลองการทำงานของหน่วยความจำ EPROM 1 และ EPROM 2

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 3.20 สัญลักษณ์ตัวเก็บข้อมูล EPROM1 ที่เกิดจากการ Schematic



รูปที่ 3.21 สัญลักษณ์ตัวเก็บข้อมูล EPROM2 ที่เกิดจากการ Schematic

3. วงจรสเกลลิ่งแอกคิวมูลเตอร์ (Scaling Accumulator) โดยอาศัยคุณสมบัติการบวกแบบเลข ส่วนเต็มเต็มสองแทนการคูณโดยตรง ซึ่งประกอบด้วยวงจร บวก/ลบ (ADD/SUB) และ รีจิสเตอร์แอกคิวมูลเตอร์เอาท์พุทของรีจิสเตอร์แอกคิวมูลเตอร์ถูกออกแบบให้เป็นในลักษณะ ฮาร์ดแวร์สเกลลิ่ง (Hardware Scaling) ด้วย 2^{-1} ก่อนที่จะป้อนกลับไปบวกกับค่าที่ออกมาจากหน่วยความจำตัวต่อไป และเพื่อเป็นการหลีกเลี่ยงการเลื่อนบิตผิดพลาดไปยังตำแหน่งของบิต เครื่องหมายในกรณีที่เกิดการล้น (Overflow) ดังนั้นจึงต้องมีวงจรเพิ่มเติมสำหรับการ ตรวจสอบบิตเครื่องหมาย (Sign Digit) โดยใช้เอ็กคลูซีฟออร์เกท นั่นคือจะเอาบิตเครื่องหมายของข้อมูลที่เข้าวงจรบวก (a^o และ b^o) และบิตตัวทด (c^o) มาทำเอ็กคลูซีฟออร์กัน โดยจากวงจรบวก ถ้า $a+b=d$ ดังนั้นบิตเครื่องหมายของผลลัพธ์จากการเลื่อนข้อมูล (d) ไปทางขวา 1 บิต ($2^{-1}d$) หาได้จากสมการ $d^o = a^o \oplus b^o \oplus c^o$




รูปที่ 3.22 วงจรสเกลลิ่งแอกคิวมูลเตอร์

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


รูปที่ 3.22 แสดงวงจรสเกลลิงแอดคิวมูลเตอร์ โดยมีวงจร SD ใช้เพื่อป้องกันกรณีที่เกิดการล้นของสัญญาณไปทับบิตเครื่องหมาย และแสดงถึงลักษณะการเชื่อมโยงของสัญญาณในลักษณะของฮาร์ดแวร์สเกลลิงด้วย 2^{-1} หรือเลื่อนข้อมูลไปทางขวา 1 บิต ซึ่งวงจร SD เสมือนเป็นวงจรที่ใช้เติมบิตเครื่องหมายหลังจากการเลื่อนข้อมูลไปทางขวา โดยแสดงเป็นตัวอย่างการทำงานของวงจรเมื่อเปรียบเทียบกับค่าจำนวนโดยเลขฐานสิบ ดังนี้

ค่าจาก EPROM	0.046875	0.000 0000	
ค่าอินพุตที่จะนำมาบวก	+ 0.015625	+ 0.000 0010	
ค่าที่เก็บไว้ใน ACC	0.0625	0 0.000 1000	; วงจร SD จะให้ผลลัพธ์เป็น 0
	÷ 2	÷ 2	
ค่าที่ได้หลังจากการคูณด้วย 2^{-1}	0.03125	0.000 0100	; เลื่อนข้อมูลไปทางขวา 1 บิต
ค่าจาก EPROM	- 0.25	+ 1.110 0000	; ลบเลขแบบส่วนเติมเต็มสอง
∴ เอาท์พุท	- 0.21875	1.110 0100	; มีค่าเท่ากับ -0.21875

ภายในวงจรสเกลลิงแอดคิวมูลเตอร์ Scaling Accumulator แสดงได้ดังนี้




รูปที่ 3.23 วงจรภายในของ Scaling Accumulator ซึ่งประกอบไปด้วยวงจรบวกลบ วงจรบวกสะสม และวงจรหารสอง




รูปที่ 3.24 การจำลองการทำงานของวงจรบวกลบสัญญาณ Add/Sub


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.25 การจำลองการทำงานของวงจรวกสะสม Accumulator




รูปที่ 3.26 การจำลองการทำงานของสเกลลิงแอดคิวมูเลเตอร์



รูปที่ 3.27 สัญลักษณ์วงจรสเกลลิงแอดคิวมูเลเตอร์ ที่เกิดจากการ Schematic


ในกรณีค่าที่จะเก็บไว้ในตารางเปิดคูมีค่าเกิน 1 จะต้องทำการหารให้มีค่าไม่เกินหนึ่ง แต่ก่อนที่จะไหลด เออร์ทพุทออกจะต้องมีการคูณกลับก่อน เช่นกรณีที่ค่าในตารางเปิดดูถูกหารด้วย 2 ดังนั้นเวลาไหลดเออร์ทพุท ออกจะต้องคูณ 2 กลับคืน ซึ่งสามารถแสดงวงจรสเกลลิงแอดคิวมูเลเตอร์ ได้ดังนี้

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.28 วงจรสเกลลิงแอกคิวมูเลเตอร์ที่มีการคูณ 2 กลับคืน

5. วงจรควบคุม Control Unit มีไว้เพื่อควบคุมส่วนต่างๆภายในวงจรกรองสัญญาณเชิงเลขให้ทำงานสอดคล้องกัน เพื่อที่จะสร้างเอาต์พุตที่ถูกต้องตามต้องการ วงจรควบคุมโดยทั่วไปจะผลิตสัญญาณนาฬิกาให้สอดคล้องกับการทำงานและคงสภาพของระดับสัญญาณนั้นๆ ไว้ตาม ช่วงเวลาที่เหมาะสมกับการทำงานนั้นๆ โดยในการออกแบบจะใช้วิธีเขียนเป็นสเตตแมชชีน (State Machine) จากไทม์ทิงไคอะแกรมที่กำหนดไว้เพื่อผลิตสัญญาณควบคุม clk, /lr, /sc, lacc, /clacc, s/a โดยมีสเตตไคอะแกรม (State Diagram) ดังนี้




รูปที่ 3.29 สเตตไคอะแกรมของ Control Unit

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น เมื่อนำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


โดยมีการกำหนดค่าสเตต (State Assignments) ดังนี้

- S1 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 100111
- S2 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 101111
- S3 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 000111
- S4 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 000110
- S5 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 010111
- S6 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 110111
- S7 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 111111
- S8 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 000011
- S9 เป็นสเตตที่ clk, s/a, lacc, /lr, /clacc, /sc มีค่า 000101

ส่วนการจำลองการทำงานสามารถแสดงได้ดังรูป




รูปที่ 3.30 การจำลองการทำงานของ Control Unit



รูปที่ 3.31 สัญลักษณ์วงจร Control Unit ที่เกิดจากการ Schematic

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


เมื่อได้วงจรครบทุกวงจรแล้วนำแต่ละวงจรมาประกอบกันเป็นวงจร Digital Filter




รูปที่ 3.32 วงจรกรองสัญญาณเชิงเลข โครงสร้าง Controllable Canonical Form ที่จะทำการบรรจุลงใน FPGA

ในการออกแบบโครงสร้างของวงจรกรองสัญญาณเชิงเลข อันดับที่ 2 ที่ใช้โครงสร้างเลขคณิตกระจาย โดยการแทนด้วยปริภูมิสเตทที่นำเสนอ นั้น จะทำการศึกษาโครงสร้างแบบ Minimum Noise ซึ่งแสดงโครงสร้างดังในรูปที่ 3.33

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.33 โครงสร้างของวงจรกรองสัญญาณเชิงเลขอันดับที่ 2 โดยใช้โครงสร้างเลขคณิตกระจายจากการแทนด้วยปริภูมิสเตทแบบ Minimum Noise



รูปที่ 3.34 โครงสร้างของวงจรกรองสัญญาณเชิงเลข แบบ Minimum Noise ที่จะบรรจุลงใน FPGA

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


บทที่ 4

การทดลองและผลการทดลอง


ในการทดลองจะแบ่งออกเป็น 2 ส่วน คือ ส่วนของการทดลองของโครงสร้างแบบ Controllable Canonical Form และโครงสร้างแบบ Minimum Noise โดยในแต่ละโครงสร้างจะแบ่งการทดลองออกเป็น 2 ส่วน คือ จะเป็นการทดลองเพื่อดูถึงคุณลักษณะของวงจรกรองสัญญาณที่ออกแบบขึ้นว่าไปตามที่ออกแบบหรือไม่ การดูถึงผลการทำงานของวงจรที่ออกแบบขึ้นเทียบกับผลการจำลองการทำงานจากโปรแกรม Matlab

โดยในการทดลองจะมีอุปกรณ์ที่ใช้อยู่ 3 ส่วนดังนี้

1. วงจรแปลงสัญญาณเชิงอนาล็อก (Analog) เป็นสัญญาณดิจิทัล (Digital) หรือ Analog to Digital Converter (ADC)
2. วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณเชิงอนาล็อก หรือ Digital To Analog Converter (DAC)
3. อุปกรณ์ FPGA ของบริษัท Alter ตระกูล FLEX 10k เบอร์ EPF10K10LC84-4 โดยวงจรแปลงสัญญาณอนาล็อกเป็นสัญญาณดิจิทัล และ วงจรแปลงสัญญาณเลขเป็นสัญญาณเชิงอนาลอกนี้




รูปที่ 4.1 วงจรแปลงสัญญาณเชิงอนาล็อกเป็นสัญญาณดิจิทัล



รูปที่ 4.2 วงจรแปลงสัญญาณดิจิทัลเป็นสัญญาณเชิงอนาล็อก

4.1 ผลการออกแบบการทดลองของสัญญาณควบคุมภายใน

ภายในโครงสร้างแบบ Controllable Canonical Form และโครงสร้างแบบ Minimum Noise โดยในทั้ง 2 โครงสร้างนี้ จะมีสัญญาณควบคุมภายในเหมือนกัน ซึ่งประกอบด้วยสัญญาณ `sys_clk`, `clk`, `s_a`, `lacc`, `lr`, `clacc` และ `sc` ซึ่งจะแสดงผลการเปรียบเทียบสัญญาณเหล่านี้ ดังรูปที่ 4.3 ถึง 4.6



รูปที่ 4.3 การเปรียบเทียบสัญญาณ `sys_clk`, `clk`, `s_a` และ `lacc`


CH R1 เป็นสัญญาณ `sys_clk`

CH R2 เป็นสัญญาณ `clk`

CH 1 เป็นสัญญาณ `s_a`


CH 2 เป็นสัญญาณ `lacc`

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.4 สัญญาณ lacc, lr, clacc และ sc


CH R1 เป็นสัญญาณ lacc CH R2 เป็นสัญญาณ lr
CH 1 เป็นสัญญาณ clacc CH 2 เป็นสัญญาณ sc



รูปที่ 4.5 สัญญาณ sys_clk เทียบกับ clk

CH 1 เป็นสัญญาณ sys_clk CH 2 เป็นสัญญาณ clk

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.6 สัญญาณ sys_clk เทียบกับ sc

CH 1 เป็นสัญญาณ sys_clk


CH 2 เป็นสัญญาณ sc

4.2 การออกแบบการทดลองสำหรับโครงสร้างแบบ Controllable Canonical Form

การทดลองในส่วนโครงสร้างแบบ Controllable Canonical Form จะประกอบไปด้วย 2 ส่วน คือ การทดลองเพื่อวัดคุณลักษณะของวงจร และการศึกษาถึงผลการทำงานของวงจรที่ออกแบบขึ้น เทียบกับผลการจำลองการทำงานจาก โปรแกรม Matlab

4.2.1 การออกแบบการทดลองสำหรับการวัดคุณลักษณะของวงจรกรองสัญญาณที่ออกแบบ

เราจะนำวงจรเปลี่ยนสัญญาณอนาลอกเป็นสัญญาณดิจิทัลต่อกับวงจร FPGA เพื่อที่จะทำให้สัญญาณอนาลอกถูกเปลี่ยนให้อยู่ในรูปสัญญาณดิจิทัลจึงส่งเข้าไปให้ FPGA ซึ่งทำหน้าที่เป็นวงจรกรองสัญญาณ แล้วจึงใช้วงจรดิจิทัลเปลี่ยนเป็นอนาลอกเปลี่ยนกลับอีกครั้งหนึ่งเพื่อให้ได้สัญญาณกลับมาอยู่ในรูปอนาลอกที่เอาท์พุตอีกครั้งหนึ่ง สำหรับการวัดคุณสมบัติของวงจรกรองสัญญาณที่ออกแบบขึ้นสามารถแสดงการเตรียมอุปกรณ์ ได้ดังรูปที่ 4.7




รูปที่ 4.7 การเตรียมอุปกรณ์สำหรับการทดลองวัดคุณลักษณะของวงจรแปลงสัญญาณที่ออกแบบขึ้น

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.2.2 ผลการทดลองและการวัดคุณลักษณะของวงจรกรองสัญญาณที่ออกแบบ

1. ผลการ sweep ความถี่เพื่อแสดงการทำงานของวงจรกรองสัญญาณที่ออกแบบ

ในการทดลองส่วนนี้จะทำการป้อนสัญญาณอินพุตเป็นสัญญาณ Sine แล้ว Sweep ความถี่จาก 100 Hz ถึง 31.25 kHz ขยายในช่วงเวลา 5 ms โดยป้อนสัญญาณอินพุตด้วยขนาด 4 Vpp สามารถแสดงผลการทดลองได้ดังรูป



รูปที่ 4.8 ผลการ Sweep ความถี่


CH1 input ที่ป้อนให้กับวงจร
CH2 output ที่ออกจากวงจร

จากรูปที่ 4.8 จะเห็นได้ว่าวงจรกรองสัญญาณที่ออกแบบขึ้นเป็นวงจรกรองสัญญาณความถี่ต่ำผ่าน เนื่องจากเมื่อความถี่ของสัญญาณอินพุตสูงขึ้น ขนาดของสัญญาณเอาต์พุตจะมีขนาดลดลง

2. ผลการทดลองปรับความถี่สัญญาณอินพุตไปที่ค่าต่าง ๆ

ในการทดลองนี้จะทำการป้อนสัญญาณอินพุตเป็นสัญญาณ sine ขนาด 1.5Vpp แล้วทำการปรับความถี่ของสัญญาณอินพุตไปที่ค่าต่าง ๆ เพื่อดูถึงขนาดของสัญญาณเอาต์พุตนี้ได้แต่ละความถี่ รวมทั้งค่าความต่างเฟสระหว่างสัญญาณอินพุตและสัญญาณเอาต์พุตด้วย เพื่อใช้ในการ plot ผลตอบสนองทางความถี่ของวงจรกรองสัญญาณ ได้ผลการทดลองดังนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.9 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 500 Hz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter




รูปที่ 4.10 ผลการทดลองเมื่อป้อน แรงดัน 1.5Vpp ความถี่ 1 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.11 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 10 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



รูปที่ 4.12 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 20 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

4.2.3 ผลตอบสนองความถี่ของวงจรกรองสัญญาณที่ออกแบบ

ในการทดลองนี้จะใช้ผลที่ได้จากการทดลอง 4.2.2.2 ในการ plot ผลตอบสนองทางความถี่ของวงจร ซึ่งสามารถแสดงได้ดังนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ตารางที่ 4.1 ค่าแรงดันของสัญญาณเอาต์พุตที่อ่านได้ ณ ความถี่ต่าง ๆ

Input Frequency (Hz)	Output Amplitude Vpp	Normalized Amplitude	Input Frequency (Hz)	Output Amplitude Vpp	Normalized Amplitude
100	4.34	1.0000	3800	3.21	0.7396
200	4.34	1.0000	4000	3.04	0.7005
300	4.34	1.0000	4500	2.66	0.6129
400	4.34	1.0000	5000	2.29	0.5276
500	4.34	1.0000	5500	1.97	0.4539
600	4.34	1.0000	6000	1.71	0.3940
700	4.34	1.0000	6500	1.49	0.3433
800	4.34	1.0000	7000	1.28	0.2949
900	4.34	1.0000	7500	1.12	0.2581
1000	4.31	0.9931	8000	0.99	0.2281
1200	4.29	0.9885	8500	0.86	0.1982
1400	4.27	0.9839	9000	0.75	0.1728
1600	4.26	0.9816	9500	0.67	0.1544
1800	4.24	0.9770	10000	0.61	0.1406
2000	4.19	0.9654	12500	0.36	0.0829
2200	4.13	0.9516	15000	0.24	0.0553
2400	4.07	0.9378	17500	0.17	0.0392
2600	3.96	0.9124	20000	0.12	0.0276
2800	3.86	0.8894	22500	0.09	0.0207
3000	3.77	0.8687	25000	0.07	0.0161
3200	3.64	0.8387	27500	0.06	0.0138
3400	3.51	0.8088	30000	0.05	0.0115
3600	3.35	0.7719	31250	0.04	0.0092

จากตารางที่ 4.1 จะแสดงค่าของแรงดันของสัญญาณเอาต์พุตที่อ่านได้ ณ ความถี่ต่าง ๆ จากนั้นจะทำการ Normalize ค่าที่ได้จากการทดลอง เพื่อใช้ในการ Plot Amplitude Response ของวงจรกรองสัญญาณที่ได้ นำมาเปรียบเทียบกับผลที่ได้จากการเขียนแบบด้วยโปรแกรม Matlab ของวงจรกรองสัญญาณดิจิทัลชนิดป้อนกลับอันดับที่ 2 ที่ความถี่ต่ำผ่าน $f_c=4$ kHz, $f_s=62.5$ kHz Normalized Frequency = 0.128π ซึ่งสามารถเอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

แสดงได้ดังรูปที่ 4.13



รูปที่ 4.13 กราฟผลตอบสนองทางขนาดที่ได้จากการทดลองเปรียบเทียบกับผลที่ได้จากการเลียนแบบด้วยโปรแกรม Matlab

4.3 การออกแบบการทดลองสำหรับโครงสร้างแบบ Minimum Noise


การทดลองในส่วนโครงสร้างแบบ Minimum Noise จะประกอบไปด้วย 2 ส่วน คือ การทดลองเพื่อวัดคุณลักษณะของวงจร และการศึกษาถึงผลการทำงานของวงจรที่ออกแบบขึ้นเทียบกับผลการจำลองการทำงานจากโปรแกรม Matlab

4.3.1 ผลการทดลองและการวัดคุณลักษณะของวงจรกรองสัญญาณที่ออกแบบ

สำหรับการทดลองการวัดคุณสมบัติของวงจรกรองสัญญาณที่ออกแบบขึ้น สามารถแสดงการเตรียมอุปกรณ์ได้ดังรูปที่ 4.7 เช่นเดียวกับการทดลองวัดคุณสมบัติของโครงสร้างแบบ Controllable Canonical Form

ในการทดลองนี้จะทำการป้อนสัญญาณอินพุตเป็นสัญญาณ sine ขนาด 1.5Vpp แล้วทำการปรับความถี่ของสัญญาณอินพุตไปที่ค่าต่าง ๆ เพื่อดูถึงขนาดของสัญญาณเอาต์พุตนี้ได้แต่ละความถี่ ะหว่าง เพื่อใช้ในการ plot ผลตอบสนองทางความถี่ของวงจรกรองสัญญาณ ได้ผลการทดลองดังนี้


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.14 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 500 Hz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter




รูปที่ 4.15 ผลการทดลองเมื่อป้อน แรงดัน 1.5Vpp ความถี่ 1 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.16 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 20 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



รูปที่ 4.17 ผลการทดลองเมื่อป้อน แรงดัน 1.5 Vpp ความถี่ 31.25 kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

4.3.2 ผลตอบสนองความถี่ของวงจรกรองสัญญาณที่ออกแบบ


ในการทดลองนี้จะใช้ผลที่ได้จากการทดลอง 4.3.1 ในการ plot ผลตอบสนองทางความถี่ของวงจรซึ่งสามารถแสดงได้ดังนี้

ตารางที่ 4.2 ผลตอบสนองความถี่ของวงจรกรองสัญญาณที่ออกแบบ

Input Frequency (Hz)	Output Amplitude Vpp	Normalized Amplitude	Input Frequency (Hz)	Output Amplitude Vpp	Normalized Amplitude
100	4.21	1.0000	3800	3.13	0.7435
200	4.21	1.0000	4000	2.98	0.7078
300	4.21	1.0000	4500	2.63	0.6247
400	4.21	1.0000	5000	2.26	0.5368
500	4.21	1.0000	5500	1.95	0.4632
600	4.21	1.0000	6000	1.69	0.4014
700	4.21	1.0000	6500	1.45	0.3444
800	4.21	1.0000	7000	1.26	0.2993
900	4.21	1.0000	7500	1.11	0.2637
1000	4.21	1.0000	8000	0.98	0.2328
1200	4.18	0.9929	8500	0.85	0.2019
1400	4.18	0.9929	9000	0.74	0.1758
1600	4.16	0.9881	9500	0.66	0.1568
1800	4.13	0.9810	10000	0.60	0.1425
2000	4.08	0.9691	12500	0.36	0.0855
2200	4.03	0.9572	15000	0.24	0.0570
2400	3.96	0.9406	17500	0.16	0.0380
2600	3.89	0.9240	20000	0.12	0.0285
2800	3.80	0.9026	22500	0.09	0.0214
3000	3.69	0.8765	25000	0.05	0.0119
3200	3.55	0.8432	27500	0.04	0.0095
3400	3.43	0.8147	30000	0.04	0.0095
3600	3.29	0.7815	31250	0.04	0.0095

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากตารางที่ 4.2 จะแสดงค่าของแรงดันของสัญญาณเอาต์พุตที่อ่านได้ ณ ความถี่ต่าง ๆ จากนั้นจะทำการ Normalize ค่าที่อ่านได้ เพื่อใช้ในการ Plot Amplitude Response ของวงจรกรองสัญญาณที่ได้




รูปที่ 4.18 กราฟผลตอบสนองทางขนาดที่ได้จากการทดลองเปรียบเทียบกับผลที่ได้จากการเขียนแบบด้วยโปรแกรม Matlab

จากรูปที่ 4.18 จะเป็นการแสดงผลตอบสนองทางขนาดที่ได้จากการทดลองเปรียบเทียบกับผลที่ได้จากการเขียนแบบด้วยโปรแกรม Matlab ของวงจรกรองสัญญาณเดซิเบลชนิดป้อนกลับอันดับที่ 2 ที่ความถี่ต่ำผ่าน $f_c=4$ kHz, $f_s=62.5$ kHz คิดเป็นค่า normalized frequency = 0.128π

4.3.3 การออกแบบการทดลองสำหรับดูผลการทำงานของวงจรเปรียบเทียบกับผลการจำลองการทำงานด้วยโปรแกรม Matlab

สำหรับการดูผลการทำงานของวงจรกรองสัญญาณที่ออกแบบขึ้นสามารถแสดงการ Set อุปกรณ์สำหรับการทดลองได้ดังรูป



รูปที่ 4.19 การเตรียมอุปกรณ์สำหรับการทดลองดูผลการทำงานของวงจร


จากรูปที่ 4.19 จะเห็นได้ว่าจะมีส่วนเพิ่มเติมขึ้นมาคือวงจร Summing Amplifier เพื่อใช้ในการรวมสัญญาณ f_1 ความถี่ f_2 เข้าด้วยกัน โดย ความถี่ f_1 จะเป็นความถี่ที่อยู่ในย่าน Passband และความถี่ f_2 ซึ่งจะกำหนดให้เป็นสัญญาณความถี่สูง ทำหน้าที่เสมือนสัญญาณรบกวน ผลรวมที่ได้จะถูกผ่านเข้าไปยังวงจรกรองสัญญาณเพื่อดูผลการทำงาน

4.3.4 ผลการทำงานของวงจรเปรียบเทียบกับที่จำลองการทำงานด้วยโปรแกรม Matlab


ในส่วนนี้จะเป็นผลการดำเนินงานเทียบกับที่จำลองการทำงานที่ได้จากโปรแกรม Matlab โดยจะแบ่งการทดลองออกเป็น 3 ตอน

ตอนที่ 1 ให้สัญญาณองค์ประกอบความถี่สูงมีขนาดเท่ากับสัญญาณองค์ประกอบความถี่ต่ำ ($f_1=1$ kHz)

- โดยค่าจาก Function Generator ของ f_1 คือ Amplitude = 0.75 V และ Offset = 0.625 V
- โดยค่าจาก Function Generator ของ f_2 คือ Amplitude = 0.75 V และ Offset = 0.625 V



(ก) ผลการจำลองการทำงาน




(ข) ผลจากการทดลอง


รูปที่ 4.20 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=8$ kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



(ก) ผลการจำลองการทำงาน




(ข) ผลจากการทดลอง


รูปที่ 4.21 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=25$ kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



(ก) ผลการจำลองการทำงาน



(ข) ผลจากการทดลอง


รูปที่ 4.22 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=30$ kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter


CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

ตอนที่ 2 ให้สัญญาณองค์ประกอบความถี่สูงมีขนาดเป็นครึ่งหนึ่งของสัญญาณองค์ประกอบความถี่ต่ำ ($f_1=1$ kHz)

- โดยค่าจาก Function Generator ของ f_1 คือ Amplitude = 0.75 V และ Offset = 0.625 V
- โดยค่าจาก Function Generator ของ f_2 คือ Amplitude = 0.375 V และ Offset = 0.625 V



(ก) ผลการจำลองการทำงาน




(ข) ผลจากการทดลอง

รูปที่ 4.23 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=8$ kHz


CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) ผลการจำลองการทำงาน




(ข) ผลจากการทดลอง


รูปที่ 4.24 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=25$ kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



(ก) ผลการจำลองการทำงาน



(ข) ผลจากการทดลอง

รูปที่ 4.25 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย $f_1=1$ kHz และ $f_2=30$ kHz

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter


CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

ตอนที่ 3 สัญญาณองค์ประกอบความถี่ต่ำ ($f_1=1$ kHz) รวมกับสัญญาณรบกวนแบบสุ่ม (Random)


โดยกำหนดค่า Function Generator ของ f_1 คือ Amplitude = 0.75 V และ Offset = 0.625 V

1. กำหนดค่า Function Generator ของสัญญาณ Random คือ Amplitude = 1.5 V และ Offset = 0.625 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) ผลการจำลองการทำงาน




(ข) ผลจากการทดลอง

รูปที่ 4.26 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย Amplitude ของ Noise เป็น 2 เท่าของ f_1


CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

2. กำหนดค่า Function Generator ของสัญญาณ Random คือ Amplitude = 0.75 V และ Offset = 0.625 V



(ก) ผลการจำลองการทำงาน



(ข) ผลจากการทดลอง


รูปที่ 4.27 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย Amplitude ของ Noise เป็น 1 เท่าของ f_1

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter


CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter

3. กำหนดค่า Function Generator ของสัญญาณ Random คือ Amplitude = 0.375 V และ Offset = 0.625 V

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



(ก) ผลการจำลองการทำงาน



(ข) ผลจากการทดลอง

รูปที่ 4.28 ผลการจำลองการทำงานเทียบกับผลการทดลอง โดย Amplitude ของ Noise เป็น 0.5 เท่าของ f_1

CH1 สัญญาณอินพุตที่ป้อนให้กับวงจร Low Pass Filter

CH2 สัญญาณเอาต์พุตที่ออกจากวงจร Low Pass Filter



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

วิจารณ์และสรุป

วงจรกรองสัญญาณเชิงเลขที่ออกแบบในการทดลองจะเป็นวงจรกรองสัญญาณเชิงเลขชนิดป้อนกลับในอันดับที่ 2 และเป็นวงจรกรองความถี่ต่ำผ่านโดยในการออกแบบได้ใช้โครงสร้างของเลขคณิตกระจาย (Distributed Arithmetic) โดยใช้เทคนิคการแทนสมการผลต่างสืบเนื่องด้วยปริภูมิสแตต (State-Space Representation) โดยใช้โครงสร้างแบบ Controllable Canonical Form ซึ่งส่งผลให้จำนวนของสัญญาณอินพุตที่ใช้ในการอ้างอิงตำแหน่งของหน่วยความจำลดลง ทำให้พื้นที่ของ Chip FPGA ที่ใช้มีขนาดลดลงและความเร็วหรือ Maximum Frequency สูงขึ้นกว่ากรณีที่สร้างจากโครงสร้างโดยตรง

แต่ว่าในการใช้โครงสร้างแบบ Controllable Canonical Form จะมีปัญหาที่เกิดขึ้นในการออกแบบ คือการกำหนดขนาดของความยาวคำที่ใช้ในหน่วยความจำที่เหมาะสม เนื่องจากการประมวลผลเป็นแบบ 8 บิตคือสัญญาณที่ใช้เป็นแอดเดรสของหน่วยความจำมีขนาด 8 บิต ถึงแม้ว่าขนาดของความยาวคำที่ใช้ในหน่วยความจำและวงจรถอดแอดเดรสจะมีจำนวนบิตมากกว่าก็ตามก็ไม่ได้ช่วยให้ผลลัพธ์จากการคำนวณถูกต้องขึ้น เนื่องจากผลลัพธ์ที่ได้จากการคำนวณจะถูกตัดให้เหลือเพียง 8 บิต ซึ่งจะทำให้เกิดความผิดพลาดของสัมประสิทธิ์มากกว่าการกำหนดให้ขนาดของความยาวคำมีขนาด $8+n$ บิต และแอดเดรสรีจิสเตอร์มีขนาด $9+n$ บิต โดย 2^n คือค่าที่ใช้ในการหารสัมประสิทธิ์ในหน่วยความจำไม่ให้มีขนาดเกินหนึ่งเพื่อไม่ให้เกิดการล้นของสัมประสิทธิ์ ผลลัพธ์จากการคำนวณจะต้องทำการคูณ 2^n กลับ หรือเลื่อนข้อมูลไปทางซ้าย n บิต ซึ่งจะทำให้ผลลัพธ์ที่ไหลออกมามีขนาด 8 บิตพอดีเทียบได้กับเป็นการปิดเศษของผลลัพธ์

เนื่องจากโครงสร้างแบบ Controllable Canonical Form เกิดปัญหาสัญญาณรบกวนเนื่องจากการปิดเศษ ดังนั้น เราจึงได้นำโครงสร้างแบบ Minimum Noise Structure มาใช้ในการแก้ปัญหานี้ โดยมีการคำนวณค่าของสัมประสิทธิ์ที่เก็บภายใน ROM ใหม่

ส่วนผลการทดลองวัดคุณลักษณะของวงจรกรองสัญญาณที่ออกแบบ จะเห็นได้ว่าผลตอบสนองทางขนาดที่ได้มีลักษณะที่เกือบจะเท่ากับผลตอบสนองทางขนาดในทางทฤษฎี ส่วนผลการทำงานของวงจรเมื่อเทียบกับผลการจำลองการทำงานด้วยโปรแกรม Matlab โดยการนำสัญญาณความถี่ต่ำรวมกับสัญญาณความถี่สูงป้อนเป็นอินพุตของวงจร จะเห็นได้ว่าทำงานได้เหมือนกับการจำลองการทำงาน

ในส่วนของฝั่งการคำนวณตัวแปรสแตต ซึ่งมองได้ว่าเป็นวงจรกรองแบบ IIR ต้องใช้ขนาดของความยาวคำมากเพื่อป้องกันเรื่องเสถียรภาพของวงจร ส่วนฝั่งการคำนวณเอาต์พุต ซึ่งมองได้ว่าเป็นวงจรกรองแบบ FIR ซึ่งไม่มีปัญหาเรื่องเสถียรภาพ แต่มีปัญหาในเรื่องความถูกต้องของเอาต์พุตเนื่องจากย่านพลวัตของสัมประสิทธิ์จะมีค่ามาก ดังนั้นถ้าแทนด้วยจำนวนบิตจำกัดแล้ว สำหรับวงจรที่ออกแบบนี้วงจรจะคงมีเสถียรภาพ แต่ผลลัพธ์ที่ได้จากการคำนวณของฝั่งเอาต์พุตจะมีความผิดพลาดเกิดขึ้น ซึ่งทำให้วงจรกรองสัญญาณทำงานได้แต่ให้ผลตอบสนองทางความถี่ผิดพลาดไปจากทางทฤษฎี

บรรณานุกรม

- [1] A. Antoniou, Digital filters Analysis and Design, McGraw-Hill, 1979.
- [2] A. Peled and B. Liu, "A new hardware realization of Digital filters," IEEE Trans. ASSP., Vol. ASSP-22, No. 6, pp. 456-462, December 1974.
- [3] A. Peled and B. Liu, Digital Signal Processing Theory, Design and Implementation, John Wiley & Sons, 1976.
- [4] S. A. White, "Applications of Distributed Arithmetic to Digital Signal Processing : A Tutorial Review," IEEE ASSP. Magazine, Vol.6, No.3, pp. 4-13, July 1989.
- [5] C. S. Burrus, "Digital Filter Structure Described by Distributed Arithmetic," IEEE Trans. Circuits and Systems, Vol. CAS-24, No.12 pp. 674-680 December 1977.
- [6] S. Zohar, "A VLSI Implementation of a Correlator/Digital Filter Based on Distributed Arithmetic," IEEE Trans. ASSP., Vol.37, No.1 pp. 156-160 January 1989.
- [7] D. F. Elliott, Handbook of Digital Signal Processing Engineering Applications, Academic Press, 1987.
- [8] วินัย ทองตัน, สมยศ จุณณะปิยะ และ กอบชัย เดชหาญ, "การออกแบบและสร้างวงจรกรองสัญญาณเชิงเลขแบบบัตเตอร์เวิร์ท อันดับที่ 6," วิศวกรรมลาดกระบัง ปีที่ 13 ฉบับที่ 1 หน้า 78-90 กรกฎาคม 2539
- [9] S. Tantaratana, "Who Needs Hardware Multipliers," การประชุมวิชาการทางวิศวกรรมไฟฟ้า ครั้งที่ 21 หน้า 27-32 พฤศจิกายน 2541
- [10] วัลลภ สุระกำพลธร, การประมวลผลสัญญาณเชิงเลข การกรองและการแปลง, สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง 2533
- [11] E.C. Ifeachar and B.W. Jervis, Digital Signal Processing A Practical Approach, Addison-Wesley, 1993.
- [12] T.W. Parks and C.S. Burrus, Digital Filter Design, John Wiley & Sons, 1987.
- [13] B.W. Bomar, "New Second-Order State-Space Structures for Realizing Low Roundoff Noise Digital Filters," IEEE Trans. ASSP., Vol. ASSP-33, No.1 pp. 106-110, February 1985.
- [14] W. L. Mills, C.T. Mullis and R.A. Roberts, "Low roundoff noise and normal realizations of fixed point IIR Digital Filters," IEEE Trans. ASSP., Vol. ASSP-29, No. 4., pp. 893-903 August 1981.
- [15] M. Kawamata and T. Higuchi, "A Unified Approach to the Optimal Synthesis of fixed-point State-Space Digital Filters," IEEE Trans. ASSP., Vol. ASSP-33, No.4 pp. 911-920, August 1985.
- [16] B. Psenicka, F. Garcia-Ugalde, J.Savage, S.Herrera-Garcia and V.Davidek, "Design of State Digital Filters," IEEE Trans. Signal Processing, Vol.46, No.9, pp. 2544-2549 September 1998.
- [17] L. Wanhammar, DSP Integrated Circuits, Academic Press, 1999.

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์และอาจมีข้อผิดพลาดได้ กรุณาแจ้งให้เราทราบหากพบข้อผิดพลาดใดๆ
 ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

- [18] K. K. Parhi, VLSI Digital Signal Processing Systems Design and Implementation, John Wiley & Sons, 1999.
- [19] F. J. Taylor, "An Analysis of the Distributed Arithmetic Digital Filter," IEEE Trans. ASSP., Vol. ASSP-34, No.5, pp. 1165-1170, October 1986.
- [20] The Role of Distributed Arithmetic in FPGA-based Signal Processing, <http://www.xilinx.com>
- [21] D.E. Ott and T.J. Wilderotter, A Designer's Guide to VHDL Synthesis, Kluwer Academic Publishers, 1994.
- [22] S. Sjöholm and L. Lindh, VHDL for Designers, Prentice Hall, 1997.



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้