

รายงานการวิจัย
(ฉบับสมบูรณ์)

เรื่อง

การพัฒนาระบบให้บริการข้อมูลทางวิทยุกระจายเสียงแบบเอฟเอ็ม
(Development Information Services System on FM Radio Broadcast)



เสนอ

สภาวิจัยแห่งชาติ

โดย

นายอุทัย ศรีธีระวิโรจน์
(หัวหน้าโครงการวิจัย)



T034418

คณะวิศวกรรมศาสตร์

สถาบันเทคโนโลยีพระจอมเกล้าเจ้าคุณทหารลาดกระบัง

RCH

TK

6660

08218

เลขหมู่.....

34418

เอกสารนี้เป็นเอกสารของหอสมุดฯ สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า

เลขทะเบียน.....

1 พ.ย. 2542

ไม่อาจรับผิดชอบหากมีการเปลี่ยนแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

วัน, เดือน, ปี.....

สารบัญ

บทที่ 1	ที่มาของการวิจัย	1
บทที่ 2	ระเบียบวิธีการวิจัย	2
บทที่ 3	การออกแบบส่วนระบบส่งข้อมูล	4
บทที่ 4	การออกแบบส่วนระบบรับข้อมูล	11
บทที่ 5	การออกแบบส่วนโปรแกรม	24
บทที่ 6	สรุปผลการวิจัย	32



เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 1

ที่มาของงานวิจัย

เป็นที่ทราบกันว่าในปัจจุบันสังคมเป็นสังคมข่าวสาร ความต้องการข่าวสารผ่านสื่อต่าง ๆ มีความต้องการมากขึ้นโดยเฉพาะการบริการข่าวสารผ่านสื่ออิเล็กทรอนิกส์ โดยปัจจุบันการบริการข่าวสารข้อมูลผ่านโครงข่ายโทรศัพท์ เช่น ระบบวิดีโอเท็กซ์ (Videotext) หรือผ่านวิทยุติดตามตัว (pager) หรือบริการข้อมูลผ่านโทรศัพท์ เช่น ระบบเทเลเท็กซ์ (Teletext) ซึ่งระบบเหล่านี้ได้มีการให้บริการในประเทศ โดยระบบทั้งหมดดังกล่าวเป็นการนำเอาเทคโนโลยีต่างประเทศมาใช้ สำหรับระบบให้บริการข้อมูลผ่านวิทยุกระจายเสียงแบบ FM นั้นได้มีการใช้ให้บริการในต่างประเทศ และแนวโน้มในอนาคตการให้บริการข้อมูลผ่านระบบวิทยุกระจายเสียงนั้นน่าจะมีการใช้ในประเทศ โดยข้อมูลที่ให้บริการจะเป็นข้อมูลการจราจร, พยากรณ์อากาศหรือข้อมูลทางเศรษฐกิจหรือข่าวสารทั่วไปซึ่งจะเป็นประโยชน์ทางเศรษฐกิจต่างประเทศ ทางภาควิชาเทคนิคอุตสาหกรรมได้เห็นความจำเป็นดังกล่าวจึงวิจัยและพัฒนาอุปกรณ์ส่งข้อมูลที่ต่อเชื่อมกับเครื่องส่งวิทยุกระจายเสียงภาครับสัญญาณโดยจะออกแบบให้แสดงผลบนจอ LCD

โดยข้อมูลจากสถานีวิทยุจะส่งสัญญาณข้อมูลในช่วงของสัญญาณเบสแบนด์ในช่วงที่เรียกว่า SCA : Subsidiary Communication Authorization

วัตถุประสงค์โครงการวิจัย

1. พัฒนาเครื่องรับข้อมูลที่บริการผ่านวิทยุกระจายเสียงแบบ ไดโบบอกแบบเครื่องรับสามารถแสดงผลข้อมูลบนจอ
2. ออกแบบส่วนส่งข้อมูลที่ต่อเชื่อมกับภาคส่งของวิทยุกระจายเสียงแบบ
3. ออกแบบและพัฒนาซอฟต์แวร์สำหรับเครื่องไมโครคอมพิวเตอร์ที่จะส่งข้อมูลที่ภาคส่ง
4. ออกแบบและพัฒนาซอฟต์แวร์สำหรับไมโครคอมพิวเตอร์ที่ภาครับ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 2

ระเบียบวิธีการวิจัย

การให้บริการข้อมูลผ่านระบบวิทยุกระจายเสียงแบบ ได้มีการพัฒนาและให้บริการในประเทศ อังกฤษโดยการให้บริการสัญญาณข่าวสารจราจรหรือแจ้งข้อความประกาศสั้น ๆ ของสถานีโดยแสดงผลผ่าน จอ LCD ซึ่งเรียกระบบนี้ว่าระบบ Radio Data System : RDS โดยระบบ RDS เป็นระบบส่งข้อมูลด้วยความถี่ชีพแคเรียเท่ากับ 57 KH_z และอัตราการส่งข้อมูล 1187.5 บิตต่อวินาที และมอดูเลทแบบเฟสชิฟคีย์อิง และในปัจจุบันองค์การกระจายเสียงของประเทศญี่ปุ่น NHK พัฒนาการส่งข้อมูลในช่องสัญญาณวิทยุกระจายเสียงโดยมีความถี่ของชีพแคเรียเท่ากับ 76 KH_z และอัตราส่งข้อมูล 16 กิโลบิตต่อวินาทีและมอดูเลทแบบมินิมัมชิฟคีย์อิง (Minimum Shift Keying) ซึ่งเป็นการใช้ให้บริการสำหรับการสื่อสารเคลื่อนที่

ระบบบริการข้อมูลทางวิทยุกระจายเสียงแบบ FM เป็นการส่งข้อมูลข่าวสารในช่วงที่เรียกว่า SCA : Subsidiary Communication Authorization ของการส่งกระจายเสียงในการให้บริการกระจายเสียงตามปกติสถานีวิทยุอาจจะทำการส่งสัญญาณเสียงโดยภาครับถ้าต้องการรับสัญญาณนี้จะต้องมีภาคถอดสัญญาณในช่วง SCA นี้ กรณีการส่งสัญญาณข้อมูลสามารถทำได้โดยการมอดูเลทสัญญาณข้อมูลให้อยู่ในรูปการมอดูเลททางดิจิทัล โดยงานวิจัยจะทำการมอดูเลทแบบ FSK : Frequency Shift Keying โดยสัญญาณข้อมูลข่าวสารจะเป็นสัญญาณดิจิทัลจากไมโครคอมพิวเตอร์ซึ่งจัดให้ส่งแบบซิงโครนัสโดยมีขนาดบิตเรท 4,800 บิตต่อวินาที สำหรับภาครับภาคถอดรหัสจะทำการดีมอดูเลทสัญญาณ FSK เป็นสัญญาณดิจิทัล โดยภาครับจะมีตัวไมโครโปรเซสเซอร์ทำหน้าที่จัดเก็บข้อมูลให้อยู่ในหน่วยความจำและแสดงผลข้อมูลบนจอ LCD

สำหรับระบบพัฒนาที่ประกอบด้วย

1. ส่วนภาคส่งข้อมูลซึ่งเป็นส่วนที่จะอยู่ที่สถานีวิทยุจะประกอบด้วย
 - 1.1 ส่วนเชื่อมต่อไมโครคอมพิวเตอร์ภาคส่ง ส่วนนี้เป็นส่วนส่งข้อมูลจากไมโครคอมพิวเตอร์มามอดูเลทกับภาคมอดเพื่อส่งออกอากาศโดยรูปแบบการส่งจะเป็นการส่งแบบซิงโครนัส โดยการทำงานของส่วนที่จะต้องอาศัยซอฟต์แวร์ทำหน้าที่จัดข้อมูลให้คอมพิวเตอร์ให้เป็นรูปแบบซิงโครนัสซึ่งประกอบด้วยส่วนข้อมูลส่วนการตรวจข้อมูลที่ผิดพลาด
 - 1.2 ส่วนมอดูเลทเป็นวงจรมอดูเลทแบบ FSK โดยสัญญาณชีพแคเรียมีความถี่ 67 KH_z โดยเอาท์พุทของภาคนี้จะไปต่อเข้ากับส่วนที่เรียกว่า excitor ของภาคส่งของวิทยุกระจายเสียง FM

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

2. ส่วนภาครับข้อมูลเป็นส่วนที่อยู่ผู้รับบริการ โดยภาครับจะทำเป็นรูปแบบที่เรียกว่า Adapter สำหรับถอดรหัสที่ส่งมาในช่องกระจายเสียง SCA โดยส่วน Adapter เพื่อดูข่าวสารจะประกอบด้วย
 - 2.1 เครื่องรับวิทยุ FM
 - 2.2 ส่วนดีมอดูเลทสัญญาณ FSK ซึ่งจะประกอบด้วยวงจรรองความถี่ผ่านย่านเฉพาะ สัญญาณเบสแบนด์ 67 KHz มาทำการดีมอดูเลท, วงจรดีมอดูเลท FSK 2 วงจรผู้ สัญญาณนาฬิกา
 - 2.3 ส่วนไมโครโปรเซสเซอร์ประกอบด้วย CPU , หน่วยความจำและจอแสดงผล ชิพที่ทำหน้าที่ติดต่อสื่อสารแบบอนุกรมโดยส่วนนี้จะทำงานควบคุมโดยซอฟต์แวร์

ขั้นตอนและการวิเคราะห์ข้อมูล

ปัญหาสำคัญในการส่งข้อมูลผ่านระบบวิทยุหรือโดยเฉพาะผ่านวิทยุกระจายเสียงซึ่งเป็นการส่งข้อมูลทางเดียวคือการผิดพลาดของข้อมูลที่ส่งซึ่งอาจเกิดขึ้น โดยการรบกวนของตัวระบบเองหรือเกิดขึ้นโดยการรบกวนจากสิ่งแวดล้อม ดังนั้นการวิจัยจะต้องออกแบบให้เกิดการผิดพลาดน้อยที่สุด โดยลำดับการทดลองและการวิเคราะห์ระบบจะกระทำโดย


1. ประกอบส่วนภาคส่งและภาครับเฉพาะส่วนฮาร์ดแวร์แล้วทำการจัดอัตราการผลิตของบิทที่เกิดขึ้นในระบบโดยใช้สัญญาณทดลองทางดิจิทัล โดยศึกษาอัตราการมอดูเลทสัญญาณ FSK (Modulation Index) และขนาดของความแรงในการมอดูเลทกับเครื่องส่ง FM ที่ดีที่สุดโดยไม่ทำให้เกิดการกวนสัญญาณข้ามช่องโดยกระทำการทดลองในห้องปฏิบัติการ
2. ทำการวิเคราะห์ลักษณะการเกิดผิดพลาดของข้อมูลโดยทดลองในห้องปฏิบัติการ และทดลองในขณะความแรงของสัญญาณระดับต่าง ๆ และการรบกวนแบบต่าง ๆ
3. สร้างแพคเกจข้อมูลที่ต้องการส่งโดยอาศัยข้อมูลจากข้อ (2) โดยทำการเลือกขนาดความยาวของแพคเกจและชนิดของการแก้ไขการผิดพลาดของข้อมูลที่เหมาะสม แล้วทดลองส่งข้อมูลจากคอมพิวเตอร์ในห้องปฏิบัติการ
4. ทดลองส่งสัญญาณทดสอบทางดิจิทัลกับระบบที่สร้างขึ้นและข้อมูลแพคเกจจากไมโครคอมพิวเตอร์ในสภาวะของการรับสัญญาณแบบต่าง ๆ
5. แก้ไขปรับปรุงรูปแบบของแพคเกจข้อมูลหรือปรับปรุงเทคนิควงจรของเครื่องรับหรือภาคดีมอดูเลทได้ทำงานดีที่สุด

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 3

การออกแบบวงจรภาคส่งสัญญาณ

ในบทนี้กล่าวถึงการออกแบบวงจรมอดูเลตสัญญาณดิจิทัลเพื่อใช้ส่งข้อมูลโดยส่วนระบบของการส่งข้อมูลแสดงได้ในรูป




รูปที่ 3.1 แสดงการส่งข้อมูล

3.1 การส่งสัญญาณ SCA ในระบบ FM สเตอริโอ

สำหรับสัญญาณ FM SCA (Subsidiary communication authorization) เป็นการให้ภาคส่ง FM สเตอริโอ ส่งสัญญาณอื่นนอกเหนือโปรแกรมที่ส่งตามปกติ โดย FCC กำหนดคุณสมบัติของสัญญาณ SCA ซึ่งเป็นเบสแบนด์อันหนึ่งของคลื่นพาห์ ดังนี้

1. กำหนดความถี่ศูนย์กลางอยู่ที่ 67 KHz โดยเปลี่ยนแปลงได้เท่ากับ $\pm 500\text{ Hz}$
2. ความถี่เบสแบนด์ SCA มีขนาดไม่เกิน 10% ของสัญญาณรวมทั้งหมดก่อนมอดูเลทหรือทำให้ความถี่พาห์เบี่ยงเบนได้เท่ากับ $\pm 7.5\text{ KHz}$ โดยสัญญาณ (L+R), (L-R) จะมีขนาดแต่ละสัญญาณเท่ากับ 40% หรือทำให้ความถี่คลื่นพาห์เบี่ยงเบนได้ไม่เกิน $\pm 30\text{ KHz}$
3. สเปคตรัมของความถี่ SCA จำกัดอยู่ในช่วงความถี่ $57 - 75\text{ KHz}$
4. สัญญาณรบกวนของ SCA ที่ข้ามช่อง (cross talk) เข้าไปในช่องของสัญญาณสเตอริโอเบสแบนด์ต้องน้อยกว่า 60 dB

จากกำหนดของระบบสเตอริโอและ SCA สามารถแสดงสัญญาณเบสแบนด์และภาคส่งดังรูป



รูปที่ 3.2 แสดงสัญญาณเบสแบนด์ของ FM สเตอริโอและสัญญาณ SCA


โดยสัญญาณที่ใช้ส่งเป็นสัญญาณเบสแบนด์อยู่ในช่อง *FM - SCA* โดยจากข้อกำหนด ความถี่ศูนย์กลางขนาด 67KHz , 500Hz นั้นสำหรับระบบที่ได้ออกแบบเพื่อให้ง่ายต่อการมอดูเลทกับสัญญาณดิจิทัลจึงเลือกใช้ความถี่ศูนย์กลางหรือความถี่คลื่นพาห้ สำหรับสัญญาณ *FSK* ขนาด 67.5KHz ซึ่งเป็นขนาด 14 เท่าของสัญญาณบิตเรทขนาด 4800bps ซึ่งเน้น จำนวนขนาดของบิตเรทที่มีขนาดสูงสุดสำหรับ *FSK* ที่ไม่ทำให้เกิดไซด์แบนด์ไปรบกวนช่องสัญญาณเมนโปรแกรมของระบบ *FM* สำหรับการมอดูเลทกับวงจร *Exciter* การออกแบบปรับ ให้สัญญาณ *SCA* มีขนาด 10% ของสัญญาณ *FM* ทั้งหมด

3.2 การออกแบบวงจรมอดูเลทสัญญาณ *FSK* ด้วย *PLL*

สำหรับส่วนของการมอดูเลทประกอบด้วย 2 ส่วน คือวงจรมอดูเลทโดยใช้ *PLL* และวงจรรองความถี่ผ่าน 67.2KHz โดยวงจรมอดูเลทสัญญาณ *FSK* ในทางปฏิบัติใช้วงจรสร้างความถี่ควบคุมด้วยแรงดัน (*VCO*) โดยการป้อนสัญญาณเบสแบนด์เข้าที่อินพุทของวงจร *VCO* โดยเอาท์พุทของสัญญาณจะเปลี่ยนแปลงขนาดของความถี่ขึ้นอยู่กับสัญญาณเบสแบนด์อินพุท

วงจรมอดูเลทสัญญาณ *FSK* ซึ่งออกแบบให้มีความถี่ศูนย์กลางอยู่ที่ 67.2KHz เพื่อให้ ความถี่ศูนย์กลางของคลื่นพาห้มีเสถียรภาพจึงใช้หลักการของ *PLL* สำหรับควบคุมความถี่

สำหรับการออกแบบ เพื่อสร้างความถี่ 67.2KHz และสัญญาณที่มอดูเลทเข้าในรูปเป็นสัญญาณ ไบนารีที่เป็นระดับแรงดัน *TTL* มีบิตเรทเท่ากับ $4,800\text{bps}$ โครงสร้างของรูปแสดงได้ดังรูป 3.3



รูปที่ 3.3 แสดงโครงสร้างของวงจรมอดูเลตสัญญาณ FSK

โดยรูปออกแบบให้มีความถี่อ้างอิงเท่ากับ 4.8 KHz สำหรับค่าความถี่ธรรมชาติของรูปต้องออกแบบให้มีความถี่ต่ำกว่าความถี่ต่ำสุดของสัญญาณที่มอดูเลตเข้ามาในรูป สำหรับในรูปของการสร้างสัญญาณ FSK นี้ เลือกค่าความถี่ธรรมชาติของรูปเท่ากับ 10 Hz VCO เกณฑ์กำหนดให้สามารถเบี่ยงเบนตามความถี่ที่มอดูเลตเข้ามาทางอินพุตที่ป้อนโดยตรงกับ VCO โดยในที่นี้ออกแบบให้มีขนาด 1600 Hz/V

โดยโครงสร้างของรูปใช้วงจรรองแบบแอดทีฟเป็นวงจรรองในรูป วงจร VCO ใช้วงจรรวม XR2206 และเฟสดีเทคเตอร์ใช้วงจรรวม 4046 เช่นเดียวกับวงจรสร้างสัญญาณ 19 KHz ดังนั้นจากการกำหนดค่า K_0 และจากสมการของ VCO เกณฑ์ ถ้าให้ค่าคาปาซิแตนซ์สำหรับควบคุมความถี่ของ VCO มีขนาด 1000 pF ค่า R_c สามารถหาได้ คือ


$$R_c = (0.32) / K_0 C_c \quad \dots(1)$$

ค่า R_c หรือความต้านทานที่อนุกรมระหว่างวงจรรองความถี่ในรูปและวงจร VCO จะมีค่า $200 \text{ K}\Omega$ สำหรับค่า R และ C ของวงจรรองในรูปกำหนดค่าเดมปีงแฟคเตอร์ในรูปเท่ากับ 0.707 ค่า R_1 และ R_2 สำหรับรูปฟิลเตอร์ถ้ากำหนดค่า C เท่ากับ $1 \mu\text{F}$ ค่า R_1, R_2 จะแสดงได้ดังนี้

$$R_1 = (K_o K_d) / N (\omega_n^2) \quad \dots(2)$$


$$R_2 = 2\zeta / \omega_n C \quad \dots(3)$$

โดยค่า R_1 จะมีขนาดเท่ากับ $172 \text{ K}\Omega$ และ R_2 มีขนาด $22.5 \text{ K}\Omega$ โดยวงจรในทางปฏิบัติแสดงได้ในรูปที่ 3.4 โดยค่า R_1 ในที่นี้คือ $R1$ ซึ่งใช้ขนาด $180 \text{ K}\Omega$ และ R_2 ในวงจรคือ $R2$ ใช้ขนาด $22 \text{ K}\Omega$ ค่า R_c คือ $R3$ ใช้ $200 \text{ K}\Omega$ และค่า C_c สำหรับ VCO คือ $C4$




รูปที่ 3.4 แสดงวงจร VCO และ วงจรกรองของรูป

สำหรับวงจรหารและวงจรสร้างความถี่อ้างอิงของรูปแสดงได้ในรูปที่ 3.5 และ 3.6 โดยใช้ การหารใช้วงจรรวม 40102 เช่นเดียวกับวงจรสร้างสัญญาณ 19 KHz ค่าที่ต้องการหารคือ 14 ค่าที่ต้องโปรแกรมตัวหารจะเท่ากับ 13 โดยขวงจรรวม P_4, P_1, P_0 ต่อกับ VCC และ P_7, P_6, P_5, P_3, P_2 ต่อลงกราวด์ การสร้างความถี่อ้างอิงสำหรับรูปสร้างความถี่ 18.432 KHz ซึ่งใช้ เกทภายในวงจรรวม 4060 ต่อร่วมกับคริสตอลขนาด 18.432 KHz โดยสัญญาณขนาด 4,800 Hz ได้จากเอาต์พุต Q_0 ของ 4060 ซึ่งเป็นการหารความถี่ 18.432 KHz ด้วย 256 , ต่อ เข้าสู่วงจรรหาร 15 ซึ่งใช้วงจรรวม 40102(U7) โดยให้เอาต์พุตที่ขา 14 ที่มีความถี่ขนาด 4,800 Hz เป็นสัญญาณดิจิตอลมีระดับ 0 ถึง 12 V



รูปที่ 3.5 แสดงวงจรรหารความถี่


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 3.6 แสดงวงจรสร้างความถี่อ้างอิง

3.3 วงจรกรองความถี่ผ่านย่าน

สำหรับวงจรกรองความถี่ผ่านย่าน 67.2 KHz เลือกใช้วงจร Multiple feedback ขนาดอันดับ 2 ที่มีโครงสร้างดังรูป



รูปแสดง 3.7 วงจรกรองความถี่ผ่านย่านแบบ Multiple feedback

- ถ้าให้ Q เป็นค่า Quality factor ของวงจร
- ω_o ความถี่ศูนย์กลาง
- H เกนของวงจรที่ความถี่ย่าน

ทราานเฟอ์ฟังก์ชันของวงจรแสดงได้คือ

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้เพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งยังให้คัดลอกและเผยแพร่ได้อย่างอิสระถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$$\frac{V_o(s)}{V_i(s)} = \frac{H \times (\omega / Q) \times s}{s^2 (\omega_o / Q) \times s + \omega_o^2} \dots(4)$$

$$\frac{V_o(s)}{V_i(s)} = \frac{H \times (\omega/Q) \times s}{s^2(\omega_o/Q) \times s + \omega_o^2} \quad \dots(4)$$

$$\omega_o = \frac{1}{R_3 C_1 C_2} \left(\frac{1}{R_1} + \frac{2}{R_2} \right) \quad \dots(5)$$

$$Q = \frac{1}{\sqrt{\frac{1}{R_3} \left(\frac{1}{R_1} + \frac{1}{R_2} \right) \left(C_1 + \sqrt{\frac{C_2}{C_1}} \right)}} \quad \dots(6)$$

$$H = \frac{-R_3 C_2}{R_1 (C_1 + C_2)} \quad \dots(7)$$


สำหรับการปรับเพื่อให้ตรงกับค่า Q, H, ω_o และกำหนดค่า C_1 และ C_2 โดยให้ $C_1 = C_2$ ค่า R_1, R_2, R_3 สามารถหาได้จาก

$$R_1 = \frac{Q}{|H| \omega_o C_1} \quad \dots(8)$$

$$R_2 = \frac{Q}{(2Q^2 - |H| \omega_o C_1)} \quad \dots(9)$$


$$R_3 = \frac{2Q}{\omega_o C_1} \quad \dots(10)$$

สำหรับวงจรกรองความถี่ผ่านย่านสำหรับ ภาคการมอดูเลตสัญญาณ FSK กำหนดความถี่ศูนย์กลางเท่ากับ 67.2 KHz และค่า Q สำหรับวงจรกรองความถี่เท่ากับ 10 สามารถหา R_1, R_2, R_3 โดย
วงจรในทางปฏิบัติแสดงได้ ดังรูป



รูปที่ 3.8 แสดงวงจรของควมถี่ผ่าน 67.2 KHz สำหรับภาคมอดูเลทสัญญาณ FSK โดยจากรูป R_1 ใช้ค่า 24 K Ω R_2 ใช้ค่า 470 K Ω โดย R_2 อาจใช้ R เกือบๆขนาด 150 Ω สำหรับการปรับเพื่อให้ตรงกับค่า R_2 ที่ได้จากการคำนวณ

โดยวงจรมอดูเลทสัญญาณทั้งหมดแสดงไว้ดังรูป 3.9 สำหรับส่วนที่มอดูเลทสัญญาณเบสแบนด์เข้ากับวงจร VCO ใช้วงจรรวม LF351(U3) ต่อเป็นบัฟเฟอร์ที่อินพุทสำหรับการมอดูเลทสัญญาณเบสแบนด์เข้ากับ VCO โดยตรงโดยมี VR1 100 K Ω ต่ออนุกรมกับความต้านทานขนาด 200 K Ω เป็นความต้านทานสำหรับปรับอัตราการมอดูเลท




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นอนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

รูปที่ 3.9 แสดงวงจรมอดูเลทสัญญาณ FSK ทั้งหมด

บทที่ 4

การออกแบบวงจรเครื่องรับวิทยุที่ใช้รับและแสดงผลข้อมูล

ในบทนี้จะกล่าวถึงการออกแบบวงจรเครื่องรับวิทยุ ในงานวิจัยนี้ซึ่งประกอบไปด้วยโครงสร้างส่วนต่าง ๆ คือ วงจรดีมอดูเลทสัญญาณดิจิทัลที่ส่งมาในช่องสัญญาณ *FM-SCA* แบบ *FSK* วงจรของคอนโทรลบอร์ด และจอแสดงผลแบบกราฟฟิค *LCD* โดยส่วนของการรับส่งข้อมูลของงานวิจัยฉบับนี้แสดงได้ดังรูป



รูปที่ 4.1 แสดงระบบการรับข้อมูลในช่องสัญญาณ *FM-SCA*

โดยสัญญาณ *FSK* ใช้ส่งเป็นสัญญาณเบสแบนด์อยู่ในช่อง *FM-SCA* โดยจากข้อกำหนดความถี่ศูนย์กลางขนาด 67KH_z 500H_z นั้นสำหรับระบบที่ได้ออกแบบเพื่อให้ง่ายต่อการมอดูเลทกับสัญญาณดิจิทัลจึงเลือกใช้ความถี่ศูนย์กลางหรือความถี่คลื่นพาห์ สำหรับสัญญาณ *FSK* ขนาด 67.5KH_z ซึ่งเป็นขนาด 14 เท่าของสัญญาณบิตเรทขนาด 4800bps ซึ่งเน้นจำนวนขนาดของบิตเรทที่มีขนาดสูงสุดสำหรับ *FSK* ที่ไม่ทำให้เกิดไซด์แบนด์ไปรบกวนช่องสัญญาณเมนโปรแกรมของระบบ *FM* สำหรับการมอดูเลทกับวงจร *Exciter* การออกแบบปรับให้สัญญาณ *SCA* มีขนาด 10% ของสัญญาณ *FM* ทั้งหมด


4.1 หลักการของวงจร *FSK*

สำหรับการส่งสัญญาณดิจิทัลในช่องสัญญาณ *FM-SCA* สัญญาณที่เป็นการมอดูเลทแบบดิจิทัลที่ใช้เทคนิคการมอดูเลทและดีมอดูเลทที่ง่ายที่สุดคือการส่งโดยใช้สัญญาณ *FSK* โดยการแทนความถี่

$$\left. \begin{aligned} f_c &= A \cos \omega_1 t \\ f_c &= A \cos \omega_2 t \end{aligned} \right\} \dots(1)$$

โดยความถี่ ω_1 เป็นความถี่สำหรับสัญญาณเบสแบนด์ที่เป็น "0" และความถี่ ω_2 เป็นความถี่สำหรับสัญญาณเบสแบนด์ที่เป็น "1" สำหรับโครงสร้างสำหรับการมอดูเลทแสดงได้ดังรูป

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้




รูปที่ 4.2 แสดงวงจรดีมอดูเลตสัญญาณ FSK

สำหรับภาครับประกอบด้วยวงจรกรองความถี่สูงผ่านซึ่งกรองเอาเฉพาะสัญญาณ FSK มาทำการดีมอดูเลตโดยใช้วงจร PLL สำหรับสัญญาณ FSK ขนาดแบนด์วิดท์ของสัญญาณจะขึ้นอยู่กับมอดูเลชันอินเดคซ์ โดยการเลือกค่ามอดูเลชันอินเดคซ์ที่เหมาะสมในการส่ง ถ้าเลือกค่ามอดูเลชันอินเดคซ์มาก ๆ แล้วค่า SNR ของการส่งสัญญาณ FM ก็จะมีสูงหรือหมายถึงว่าค่า Bit - Error Rate สำหรับกรณีส่งสัญญาณ FSK ก็จะมีค่าขนาดแบนด์วิดท์ของสัญญาณจะสูงตามค่าดีมอดูเลตมอดูเลชันอินเดคซ์ ดังนั้นในการเลือกค่ามอดูเลชันอินเดคซ์สำหรับสัญญาณ FSK จึงเลือกให้ค่าสูงสุดเท่าที่จะกระทำได้ โดยการทำให้เกิดการรบกวนของสัญญาณเมนโปรแกรมน้อยที่สุด

4.2 การออกแบบวงจรดีมอดูเลตสัญญาณ FSK

การดีมอดูเลตสัญญาณ FSK ด้วย PLL สามารถแสดงโครงสร้างได้ดังรูป 4.3.1 เอาท์พุทของสัญญาณเบสแบนด์จะได้ที่แรงดันอินพุทของ VCO ของ PLL ซึ่งจะเปลี่ยนแปลงความถี่ชิฟท์สำหรับส่วนประกอบที่เพิ่มขึ้นจากวงจร PLL คือวงจรกรองความถี่ต่ำผ่าน (Low Pass Filter) และวงจรเปรียบเทียบ (Comparator) สำหรับการดีมอดูเลตเมื่อความถี่ VCO ล็อกกับความถี่ที่ชิฟท์ f_L หรือ f_H แรงดันอินพุทที่ป้อนเข้ากับ VCO และอินพุทหนึ่งของวงจรเปรียบเทียบจะมีค่าเท่ากับ $V_{c1} = (f_L - f_o) / K_o$ และ $V_{c2} = (f_H - f_o) / K_o$ โดยความแตกต่างแรงดันระหว่าง V_{c1} และ V_{c2} คือ $(f_L - f_H) / K_o$ สำหรับแรงดันอ้างอิงอีกอินพุทหนึ่งของวงจรเปรียบเทียบได้จากการป้อนแรงดันอินพุทของ VCO เข้าสู่วงจรกรองความถี่ต่ำผ่าน (LPF) ซึ่งมีค่าเวลาคงตัวนานมากเมื่อเทียบกับความถี่ของสัญญาณ FSK ดังนั้นที่เอาท์พุทของ (LPF) จะเป็นค่าสัญญาณ dc ซึ่งสัญญาณ dc จะมีค่าครึ่งหนึ่งของ V_{c1} และ V_{c2}



รูปที่ 4.3.1 แสดงโครงสร้างการดีมอดูเลทสัญญาณ FSK ด้วย PLL

ในการกำหนดเงื่อนไขในการออกแบบ PLL สำหรับการดีมอดูเลทสัญญาณ FSK แสดงได้จากเออเรียทรานเฟอร์ฟังก์ชันของ PLL ที่ใช้วงจรกรองพาสซีฟ แบบลีด-แล็ก คือ

$$H_e = \frac{\theta_e(s)}{\theta_i(s)} = \frac{s^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \quad \dots(2)$$

หาค่าเฟสเออเรียของสมการ (2) โดยอินพุต $\theta_i(s)$ เป็นสัญญาณ FSK ซึ่งสามารถเขียนได้คือ

$$\theta_e(s) = \frac{s^2}{s^2 + 2\zeta\omega_n s + \omega_n^2} \cdot \frac{\Delta\omega}{s} \quad \dots(3)$$

หา $\theta_e(t)$ โดยการอินเวอร์ลปาสทรานฟอร์มสมการ (3) จะได้

$$\theta_e(t) = \frac{\Delta\omega}{\omega_n} \exp(-\zeta\omega_n t) \frac{1}{\sqrt{1-\zeta^2}} \sin \sqrt{1-\zeta^2} \omega_n t \exp(-\zeta\omega_n t) \quad \dots(4)$$

ถ้าให้ค่า ζ ของลูปเท่ากับ 0.707 แล้วค่า $\theta_e(t)$ ถูกนอร์มอลไลซ์ด้วย $(\Delta\omega/\omega_n)$ ค่า θ_{\max} จะมีค่าสูงสุดที่ $\omega_n(t) = 1.1$ (Phase locked Technique F.M. gardner) โดยค่า θ_{\max} แสดงได้

$$\theta_{\max} = \frac{0.445\Delta\omega}{\omega_n} \quad \dots(5)$$

ในการออกแบบสำหรับดีมอดูเลทสัญญาณค่าเฟสเออเรียของเฟสดีเทคเตอร์ต้องอยู่ในช่วง $\pi/2 \text{ rad}$ สำหรับการออกแบบเพื่อให้ลูปของการดีมอดูเลทสัญญาณ FSK ทำงานได้อย่างมีเสถียรภาพในกรณีที่อินพุตมีสัญญาณนอยส์เข้ามา กับสัญญาณ FSK ค่าลูปนอยส์แบนวิดท์ของลูป (SNR_L) จะต้องมากกว่า 6 dB ซึ่งค่าลูปนอยส์แบนวิดท์ซึ่งกล่าวมาแล้ว แสดงได้ดังนี้คือ

$$SNR_L = \frac{SNR_i B_i}{2B_L} \quad \dots(6)$$

โดยค่า B_i เป็นแบนวิดท์สมมูลย์ของวงจรกรองด้านอินพุต โดยในการปฏิบัติมีขนาดเท่ากับขนาดแบนวิดท์ของวงจรกรองโดยค่า B_L สำหรับ PLL ที่ใช้วงจรกรองแบบพาสซีฟลีด-แล็ก แสดงได้คือ

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้


$$B_L = \frac{\omega_n}{2} \left[\zeta + \frac{1}{4\zeta} \right] \quad \dots(7)$$

สำหรับข้อพิจารณาสุดท้ายสำหรับการตีความสัญญาณ FSK ด้วย PLL คือต้องให้ความถี่ที่เบี่ยงเบน (f_d) อยู่ในพิสัยแคบเจอร์ ซึ่งพิสัยแคบเจอร์ แสดงได้คือ

$$\Delta\omega_c = 2\zeta \omega_n \quad \dots(8)$$

4.3 การออกแบบวงจรตีความสัญญาณ FSK ด้วย PLL

สำหรับวงจรในทางปฏิบัติแสดงวงจรสมมุขได้ดังรูป โดย PLL ใช้วงจรรวม 565 ซึ่งมีค่าอุปเกน ($K = K_o K_d$) เท่ากับ $33.6 f_o / V_{cc}$ ค่าความถี่อิสระของ VCO กำหนดได้ $f_o = 1 / (3.7 R_o C_o)$ สำหรับการออกแบบวงจรกรองในรูปนั้นค่า R_1 ของ 565 ที่มีขนาด 3600Ω การออกแบบถ้าความถี่อิสระของรูปกำหนดให้เท่ากับ 67.5KHz สำหรับค่าขนาดของ R_o ถ้ากำหนด C_o มีขนาดเท่ากับ $0.001\mu F$



รูปที่ 4.3.2 แสดงโครงสร้างการตีความสัญญาณ FSK ด้วยวงจรรวม 565

$$R_o = 1 / (3.7 f_o C_o) = 4004 \quad \dots(9)$$

R_o มีค่าเท่ากับ 4004 ในทางปฏิบัติใช้ความต้านทานปรับได้ขนาด $10\text{K}\Omega$ สำหรับค่า R_o และ C_o ซึ่งเป็นค่าที่กำหนดเวลาคงที่ของวงจรกรองในรูป โดย

$$(R_1 + R_2) C_1 = K_o K_d / (\omega_n)^2 \quad \dots(10)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับ $(R_2 C_1) = (2\zeta) / \omega_n$ กษาเท่านั้น ไม่อนุญาติให้นำไป... (11) โยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

ค่า $K_o K_d$ รูปเกนมีขนาดเท่ากับ $33.6 * f_o / VCC$ ในการออกแบบที่ใช้แรงดัน $VCC = +12V$ และ $VEE = -12V$ ดังนั้นจึงคิดแรงดัน $VCC = 24V$ ค่ารูปเกนมีขนาดเท่ากับ $94.080 (1/sec)$ สำหรับค่า กำหนดให้เท่ากับ 0.707 ค่า ω_n กำหนดได้จากสมการ (5) โดยจะต้องเป็นไปตามเงื่อนไขของสมการที่ (6) และ (7)

โดยสมการที่ (5) กำหนดค่าเฟสเออเรียร์ขนาดสูงสุดให้มีค่าเท่ากับ $1 rad$ ค่ามีขนาดเท่ากับ $2\pi (2fd)$ ดังนั้นค่า

$$\omega_n = 13.531 \text{ rad/sec}$$

จากสมการที่ (23) รูปนอยส์แบนวิดท์มีค่าเท่ากับ

$$B_L = 7,171 \text{ Hz}$$

ที่อินพุทของ PLL เป็นวงจรรองความถี่ผ่านย่าน มีแบนวิดท์เท่ากับ 6.75 KHz ดังนั้นถ้ากำลังสัญญาณต่อกำลังสัญญาณนอยส์ (SNR) ที่เอาท์พุทของวงจรรองหรือ SNR_L ของ PLL มีขนาดไม่ต่ำกว่า 10 dB แล้วค่า SNR_L จากสมการที่ (6) จะมีขนาด

$$SNR_L = 6.73 \text{ dB}$$

ซึ่งเพียงพอที่ให้ PLL ทำงานได้อย่างมีเสถียรภาพ สำหรับขนาดของฟิลส์แคปเจอร์ในสมการที่ (8) มีค่า

$$f_{cap} = 3,045 \text{ Hz}$$


ซึ่งมีความถี่เบี่ยงเบนอยู่ในฟิลส์แคปเจอร์ ดังนั้นค่า ω_n ขนาด $13,531 \text{ rad/sec}$ จึงเป็นขนาดที่ใช้ได้ จากสมการที่ (10) ค่า

$$(R_1 + R_2) C_1 = 0.53 \text{ mS}$$

$$(R_2 C_1) = 0.104 \text{ mS}$$

ถ้า R_1 ภายในวงจรมีค่าเท่ากับ $3.6 \text{ K}\Omega$ แล้ว

$$C_1 = 0.1 \mu F$$




รูป 4.4 แสดงวงจรมอดูเลทสัญญาณ FSK

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

โดยทางปฏิบัติแล้วให้ C_1 เท่ากับ $0.1 \mu F$ และ R_2 มีขนาดเท่ากับ 470Ω หรือเลือก R_2 ขนาด 470Ω โดยจากรูป 4.4.2 C_1 และ R_2 คือ C_9 และ R_{12} ส่วน R_0 และ C_0 คือความต้านทานปรับค่าได้ R_{11} และ C_8 ตามลำดับ สำหรับส่วนของวงจรเปรียบเทียบ ใช้วงจรรวม LM311 ซึ่งเป็นวงจรรวมสำหรับการเปรียบเทียบ ซึ่งเอาท์พุทสามารถที่จะพูลอ์ฟต่อกับแรงดันขนาด 5V เพื่อให้เชื่อมต่อกับระดับสัญญาณ TTL ซึ่งเป็นภาคต่อไปได้ โดยอินพุทแรงดันอ้างอิงของ LM311 ที่ขา 3 ต่อกับขา 6 ซึ่งวงจรรวม 565 ซึ่งเป็นขาสัญญาณอ้างอิงซึ่งมีแรงดัน dc ออกจากวงจรรวม สำหรับสัญญาณ FSK เอาท์พุทที่ได้จากแรงดันที่ควบคุม VCO ของ PLL ซึ่งในวงจรรวม 565 คือขา 7 โดยระหว่างเอาท์พุท 565 และอินพุทของ LM311 เป็นวงจรรองความถี่ต่ำผ่าน RC ต่อกัน 2 ชุด โดยค่าความถี่ที่กมูมของวงจรรองมีประมาณระหว่างความถี่ของสัญญาณที่มอดูเลท $2,400H_z$ และ 2 เท่าของความถี่สูงสุด ($139.2KH_z$)

4.4 การออกแบบวงจรรองความถี่สูง


เป็นการออกแบบวงจรรองความถี่สูงลำดับสี่ แบบบัตเตอร์เวิร์ท โดยต้องการกรองความถี่ $67.5KH_z$ ซึ่งกำหนดให้เป็นความถี่ศูนย์กลางการมอดูเลทแบบ FSK ผ่านไปได้ ในทางปฏิบัติจะอาศัยวงจรรองความถี่สูงลำดับสองจำนวนสองวงจรมาต่อคาสเคด (Case Cade) กัน โดยที่เราจะกำหนดความถี่คัทออฟต่ำสุดของวงจรรองที่ $53KH_z$ และ $54KH_z$ ตามลำดับ ค่าของตัวเก็บประจุ ตัวต้านทานและอัตราขยายสามารถคำนวณได้จากสมการที่ 12 และ 13



รูปที่ 4.5.1 แสดงวงจรรองความถี่สูงสุดลำดับสอง

$$f_L = \frac{1}{2\pi\sqrt{R_1R_2C_1C_2}} \dots(12)$$


เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานภายในเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูป 4.5.2 แสดงวงจรกรองความถี่สูงลำดับ 4 สำหรับวงจร FSK ที่มีมอดูเลท
4.5 การออกแบบวงจรโทเนดีโคดีเดอร์

เป็นวงจรเฟสล็อกกลุฟ ที่ถูกใช้สำหรับการถอดรหัสสัญญาณ (Decoder) ในย่านความถี่เสียง การทำงานของวงจรโทเนดีโคดีเดอร์ (Tone Decoder) จะมีหลักการเช่นเดียวกันกับการทำงานของวงจรเฟสล็อกกลุฟโดยทั่วๆ ไปคือ ถ้ามีความถี่อินพุทเข้ามาตรงกับความถี่อ้างอิงที่ผลิตได้จากวงจร VCO วงจรจะอยู่ในสภาวะล็อกความถี่ ซึ่งจะทำให้แรงดันที่ได้ที่เอาท์พุทของ LPF ซึ่งก็คือแรงดันที่ไปควบคุม VCO มีค่าเป็นศูนย์โวลท์ แต่ถ้าความถี่อินพุทที่เข้ามาไม่ตรงกับความถี่อ้างอิงที่ผลิตได้จาก VCO จะทำให้เกิดแรงดันที่อินพุทของ VCO ซึ่งจากหลักการดังกล่าวจะนำไปใช้ในวงจรดีมอดูเลทสัญญาณ FSK โดยการกำหนด f_c ของวงจรโทเนดีโคดีเดอร์ให้มีค่าเท่ากับ f_c ของวงจรมอดูเลทแบบ FSK ซึ่งจะพบว่าถ้ามีสัญญาณ FSK เข้ามายังอินพุทของวงจรโทเนดีโคดีเดอร์การเบี่ยงเบนของความถี่ของ FSK จะทำให้เกิดระดับของแรงดันที่อินพุทของ VCO เปลี่ยนแปลงตามไปด้วย ซึ่งระดับของแรงดันนี้เองคือระดับของสัญญาณไปนารีของข้อมูลที่ส่งมา


ในทางปฏิบัติสำหรับปริยญาณิพนธ์ฉบับนี้จะใช้ไอซี LM567 ต่อร่วมกับตัวเก็บประจุและตัวต้านทานเป็นวงจรโหนดโคคเคอร์ ซึ่งสามารถคำนวณค่าของ R_1 และ C_1 ได้ดังสมการที่ 17



รูปที่ 4.6 แสดงวงจรโหนดโคคเคอร์ที่ใช้ไอซี LM567


$$f_o = \frac{1}{1.1 R_1 C_1} \dots (17)$$

จากสมการที่ 17 เราสามารถคำนวณค่าของ R_1 ได้เท่ากับ 4081.2Ω เมื่อเรากำหนด C_1 มีค่าเท่ากับ $0.0033\mu F$ และ f_o เท่ากับ $67.5KH_z$ ซึ่งในทางปฏิบัติแล้วจะใช้ตัวต้านทานปรับค่าได้เท่ากับ แทน



รูปที่ 4.7 แสดงวงจรโหนดโคคเคอร์สำหรับวงจร FSK ดิมอดูเลท

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้



รูปที่ 4.8 แสดงวงจรตีโมดูลเลขสัญญาณ FSK ทั้งหมด


4.6 คอนโทรลบอร์ดสำหรับควบคุมการแสดงผลข้อมูล

ในงานวิจัยนี้จะใช้คอนโทรลบอร์ด CP-JR180 สำหรับควบคุมการแสดงผลข้อมูลซึ่งภายในบอร์ดประกอบด้วยพอร์ทใช้งานต่าง ๆ เช่น พอร์ทควบคุมการแสดงผล LCD ซึ่งสามารถต่อใช้งานได้ทั้งแบบตัวอักษรและแบบกราฟฟิก พอร์ทรีบีบอร์ดและซีเรียลพอร์ท สำหรับไมโครโปรเซสเซอร์จะใช้เบอร์ Z80180 ซึ่งเป็นไมโครโปรเซสเซอร์ตระกูล Z80 ซึ่งสามารถใช้งานกับชุดคำสั่งของ Z80 ได้นอกจากนี้คอนโทรลบอร์ด CP-JR180

4.6.1 โครงสร้างของคอนโทรลบอร์ด CP-JR180

CPU เบอร์ Z80180


ไมโครโปรเซสเซอร์ Z80180 นี้จะใช้คำสั่งของ Z80 ได้ทั้งหมดและยังเพิ่มคำสั่งอีก 12 คำสั่ง เช่นคำสั่งคูณ เป็นต้น โครงสร้างของไมโครโปรเซสเซอร์ Z80180 แสดงดังรูป 4.9



รูปที่ 4.9 แสดงบล็อกไดอะแกรมโครงสร้างภายในของ Z80180

หน่วยความจำ


คอนโทรลเลอร์ CP-JR180 เป็นคอนโทรลเลอร์ที่สามารถต่อใส่หน่วยความจำได้สูงสุด 128Kbyte โดยใช้ไอซีโค้ดหน่วยความจำเป็นช่วง ๆ ได้ 8 ช่วง ช่วงละ 32Kbyte ใช้ A15,A16,A17 มาเข้ายังไอซี U6 เบอร์ 74ALS138 และใช้สัญญาณควบคุม MREQ และ A19 มาควบคุมขา G2A,G2B เพื่อให้เกิดสัญญาณ CG เฉพาะการติดต่อกับหน่วยความจำเท่านั้น



รูปที่ 4.10 แสดงวงจรการต่อใช้หน่วยความจำของคอนโทรลเลอร์ CP-JR180

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่าจะกรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

กรณีเพาเวอร์ออนประมาณ 250 mSEC ถึง 1 และในส่วนของวอตต์ด็อกนั้นสามารถเลือกระยะเวลาในการทริกได้




รูปที่ 4.12 แสดงวงจรเพาเวอร์ออนรีเซทและวงจรวอตต์ด็อก

จากที่กล่าวมาแล้วทั้งหมดสำหรับหัวข้อ 4.6 นั้นเป็นเพียงรายละเอียดที่สำคัญบางประการเกี่ยวกับคอนโทรลบอร์ด CP-JR180 ซึ่งเป็นบอร์ดสำเร็จรูปที่นำมาใช้ในงานวิจัยนี้เท่านั้น ส่วนรายละเอียดปลีกย่อยนั้นสามารถศึกษาได้จากคู่มือการใช้งาน

4.6.2 จอแสดงผลแบบกราฟฟิกแอลซีดี (Graphich LCD)

สำหรับจอแสดงผลที่ใช้ในงานวิจัยนี้เป็นจอแสดงผลแบบกราฟฟิก LCD ซึ่งมีขนาดความกว้างคูณความยาวเท่ากับ 64 * 128 จุด ตัวอักษรหนึ่งตัวจะมีขนาดความกว้างคูณยาวเท่ากับ 8 * 8 ดังนั้นหน้าจอ LCD นี้สามารถแบ่งได้ 8 แถวและแต่ละแถวจะแสดงตัวอักษรได้ 16 ตัวอักษร สำหรับในงานวิจัยนี้จะมีรูปแบบของข้อมูลที่เป็นอักขระภาษาไทยด้วย ซึ่งการแสดงผลในรูปแบบตัวอักษรภาษาไทยนั้นจะต้องใช้พื้นที่ 3 แถวจึงจะสามารถแสดงข้อมูลได้ครบถ้วน ดังนั้นการแสดงผลที่เป็นภาษาไทยจะสามารถแสดงบนจอ LCD ได้ครั้งละ 2 แถว เพื่อความสวยงามและเหมาะสม




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

บทที่ 5

การออกแบบโปรแกรม

5.1 วิธีการวัดอัตราการผิดพลาดของบิท

การวัดอัตราการผิดพลาดของบิทสำหรับการส่งข้อมูลโดยใช้โมเด็ม FSK ในช่องสัญญาณ FM - SCA โดยใช้เครื่องมือวัดอัตราการผิดพลาดของบิท ซึ่งแสดงระบบการวัดทั้งหมดดังรูป




รูป 5.1 แสดงการวัดอัตราการผิดพลาดของบิท

จากรูปประกอบด้วยภาคส่งและภาครับ โดยภาคส่งประกอบด้วยวงจรมอดูเลตสัญญาณ FM (FM exciter) และวงจรถ่ายสัญญาณสเตอริโอและวงจรมอดูเลตสัญญาณ FSK สำหรับอัตราการมอดูเลตสัญญาณต่าง ๆ ใช้ตามข้อกำหนดของ FCC คือ 10 % สำหรับเอาท์พุทของวงจรมอดูเลตสัญญาณ FM ทดลองออกอากาศด้วยความถี่ 107.5 MHz โดยให้เอาท์พุทขนาด 1 W สำหรับภาครับประกอบด้วยเครื่องรับ FM ภาคดีมอดูเลตสัญญาณ FSK เครื่องวัดขนาดความแรงของสัญญาณที่อินพุทของเครื่องรับ FM โดยที่อินพุทของเครื่องรับและเครื่องวัดความแรงมีตัวลดทอนสัญญาณ (attenuator) ต่ออยู่และเครื่องมือวัดความผิดพลาดของบิท

สำหรับสัญญาณกึ่งแรนดัมสำหรับทดสอบหาความผิดพลาดของบิท ในการทดลองใช้ขนาด $2^9 - 1$ สำหรับการส่งบิทเรทขนาด 4800 bps ที่ภาครับเครื่องวัดอัตราการผิดพลาดของบิทต้องการสัญญาณนาฬิกา (clock) เป็นสัญญาณอินพุทด้วย

การทดลองระบบทั้งหมดทำการทดลองในห้องปฏิบัติการโดยให้เครื่องรับ FM รับสัญญาณจากเครื่องส่งมีขนาดสัญญาณที่ปลายสายอากาศ ได้ขนาดแรงเท่ากับขนาดที่เพียงพอสำหรับการรับสัญญาณ FM สเตอริโอสำหรับเขตชุมชนในเมืองโดย CCIR กำหนดไว้ให้มีขนาดมากกว่า -5 mv/m โดยเครื่องรับ FM ที่ใช้รับเป็นเครื่องรับ FM แบบธรรมดาทั่วไป

โดยเมื่อมอดูเลทสัญญาณเบสแบนด์ทั้ง (L+R), (L-R), สัญญาณโพลีโทนิค, สัญญาณเบสแบนด์ SCA ที่เครื่องรับ FM แสดงขนาดสัญญาณเบสแบนด์ SCA ต่อสัญญาณนอยส์ที่มอดูเลทได้ เมื่อความแรงที่อินพุทปลายสายอากาศเป็นขนาดต่าง ๆ ได้ดังรูป



รูปที่ 5.2 แสดงสัญญาณ SCA ต่อสัญญาณนอยส์ที่ความแรงของสัญญาณ RF ที่ปลายสายอากาศขนาดต่าง ๆ


โดยจากรูปความแรงขนาด $30 \mu\text{v}$ ($29.54 \text{ dB}\mu\text{v}$) เป็นความแรงที่แยกสัญญาณ SCA ออกจากสัญญาณนอยส์ โดยเมื่อเพิ่มความแรงอินพุทไปเรื่อย ๆ ขนาดของสัญญาณ SCA ต่อสัญญาณนอยส์ก็จะเพิ่มขึ้น จนกระทั่งความแรงของสัญญาณ RF ที่ปลายสายอากาศมีขนาดเท่ากับ $400 \mu\text{v}$ ($52 \text{ dB}\mu\text{v}$) ขึ้นไปขนาดของ SNR ของสัญญาณ SCA ต่อสัญญาณนอยส์ก็จะคงที่คือ เท่ากับ 40 dB การวัดการผิดพลาดของบิตเนื่องจากการผิดพลาดของบิตที่เกิดขึ้นมีลักษณะเป็นกลุ่ม (burst-error) ดังนั้นการวัดอัตราการผิดพลาดของบิตจึงสนใจระยะห่างระหว่างการผิดพลาด (error Free Interval) ที่เกิดขึ้นดังนั้นการวัดอัตราการผิดพลาดของบิตจึงแสดงการกระจายของ EFI ที่เกิดขึ้นโดยเริ่มต้นการวัดการผิดพลาดของบิตเริ่มต้นที่ขนาดความแรงของสัญญาณ RF ที่อินพุทเครื่องรับ FM เท่ากับ $100 \mu\text{v}$ ($40 \text{ dB}\mu\text{v}$) ซึ่งเป็นความแรงที่เริ่มรับฟังสัญญาณวิทยุแบบสเตอริโอเป็นที่น่าพอใจและเพิ่มขนาดของสัญญาณเป็น $200 \mu\text{v}$ ($46 \text{ dB}\mu\text{v}$) และ $400 \mu\text{v}$ ($52 \text{ dB}\mu\text{v}$) ซึ่งเป็นขนาดความแรงที่รับสัญญาณสเตอริโอได้ดีและดีเยี่ยมตามลำดับ โดยการวัดใช้สัญญาณทดสอบสำหรับการมอดูเลทเป็น PRBS ขนาด $2^9 - 1$ บิต โดยส่งครั้งละ 10 MB หลาย ๆ ครั้งโดยเลือกผลที่ให้ค่าเฉลี่ยของ EFI ออกมาแสดง

5.2 ผลการวัดอัตราการผลิตของบิทของโมเดม

สามารถแสดงการวัด EFI ที่ความแรงของสัญญาณ RF ที่อินพุทเครื่องรับ FM ขนาดต่าง ๆ โดยรูปที่ (5.3) เป็นการวัด EFI ของโมเดมที่ความแรงเท่ากับ $40 \text{ dB}\mu\text{v}$ และรูปที่ (5.4) เป็นการวัด EFI ของโมเดมที่ความแรง $46 \text{ dB}\mu\text{v}$ โดยรูปที่ (5.3) แสดงการกระจาย EFI ที่เกิดขึ้น ส่วนใหญ่อยู่ในช่วง 4.8 Kb ถึง 38.4 Kb โดยค่า EFI เฉลี่ยเท่ากับ 168 Kb และอัตราการผลิตของบิทเท่ากับ 1.6×10^{-3} รูปที่ (5.4) แสดงการกระจายของ EFI เกิดขึ้นส่วนใหญ่อยู่ในช่วง 19.2 Kb - 153 KB โดยค่า EFI เฉลี่ยเท่ากับ 304 Kb และอัตราการผลิตของบิทเท่ากับ 8.6×10^{-4} สำหรับขนาดความแรงของสัญญาณ RF ที่อินพุทเครื่องรับ FM ขนาด $52 \text{ dB}\mu\text{v}$ ซึ่งเป็นขนาดความแรงที่ให้ขนาดสัญญาณ SCA ต่อสัญญาณนอยส์ที่เอาท์พุทสูงสุดคือ 40 dB และเมื่อพุทขนาดสัญญาณ RF ที่ปลายสายอากาศมากกว่า $52 \text{ dB}\mu\text{v}$ สัญญาณ SCA ต่อสัญญาณนอยส์ที่เอาท์พุทก็จะไม่เพิ่มไปกว่านี้ โดยค่าความผิดพลาดที่เกิดขึ้นเป็นแบบเดี่ยว ๆ (Single error) โดยมีอัตราการผลิตน้อยมาก ๆ โดยอัตราการผลิตของบิทขนาด 30×10^{-6} ของโมเดม



รูปที่ 5.3 (บน) รูป 5.4 (ล่าง)




เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.3 การออกแบบโปรแกรม

เนื่องจากการส่งข้อมูลในระบบบรอดคาส (broadcast) เป็นการส่งข้อมูลในทิศทางเดียว (Simplex) ไม่สามารถทำการแก้ไขโดยการส่งซ้ำ (retransmission) ได้หากจะแก้ไขข้อมูลที่ผิดพลาด จะต้องใช้วิธีเข้ารหัสเพื่อแก้ไขข้อมูลที่ผิดพลาด (error correct code) แต่ในการพัฒนาของงานวิจัยนี้ออกแบบส่งข้อมูล โดยใช้ไมโครคอมพิวเตอร์ IBM PC AT/XT สำหรับรับข้อมูลโดยผ่าน Asynchronousserial port : RS232 การรับข้อมูลของการส่งต้องมีความสมบูรณ์ในตัวของแต่ละแพคเกจโดยอาจจะเป็นข้อความสั้น ๆ เช่นราคาข้อมูลของตลาดหลักทรัพย์แต่ถ้าหากต้องการส่งข้อมูลมาก ๆ จะต้องใช้ความสามารถในการติดต่อของไมโครคอมพิวเตอร์เข้าช่วย

การออกแบบแพคเกจ (packet)

รูปแบบของแพคเกจแสดงได้ในรูป 5.5 โดยในแต่ละแพคเกจประกอบด้วย ส่วนหัว (header) , ข้อมูล, และตรวจสอบความผิด (error detection)



รูปที่ 5.5 แสดงแพคเกจที่ใช้ส่งข้อมูล

ส่วนหัว (header)

ส่วนหัวเป็นรหัส SOH : start of head เริ่มต้นส่งตรงกับรหัส ASCII 01H, SEQ เป็น packet sequence กำหนดให้มีขนาด 2 ไบท์

ส่วนข้อมูล

การออกแบบของแพคเกจ เพื่อการใช้ประโยชน์ของช่องสัญญาณ (Channel Utilization) เป็นไปอย่างสูงสุดเราต้องคำนึงถึงขนาดของ overhead ของแพคเกจและความน่าจะเป็นที่แพคเกจจะเกิดการผิดพลาดโดยการส่งแบบ Simplex แสดงค่าการใช้ประโยชน์ของช่องสัญญาณ (Channel utilization) :

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

$U = (\text{loss due to packet over head}) \times (\text{loss due to error})$

$$U = \frac{D(1-E)^{(H+D)}}{D+H} \quad \dots(1)$$

$D =$ จำนวนข้อมูลเป็นบิตในแพคเกจ

$H =$ จำนวนบิต over head ในแพคเกจ

$E =$ ความน่าจะเป็นของข้อมูลที่เกิดผิดพลาดโดยคิดจากส่วนกลับของค่า

Error Free Interval : EFI

การส่งข้อมูลผ่าน Asynchronous port กำหนดให้มี 1 start bit และ 1 stop bit ต่อจำนวนข้อมูลขนาด 8 bit ดังนั้นจากสมการ (1) เพิ่มจำนวน over head เนื่องจาก start bit และ stop bit กำหนดให้เท่ากับ H_1

$$H_1 = \frac{D}{8} \times (1 \text{ start bit} + 1 \text{ stop bit}) \quad \dots(2)$$

$$H_1 = D/4$$

สมการที่ (1) เขียนได้ใหม่ดังนี้

$$U = \frac{D(1-E)^{(D+H+H_1)}}{(D+H+H_1)}$$

$$U = \frac{D(1-E)^{(5/4)D+H}}{(5/4)D+K} \quad \dots(3)$$

หาค่าขนาดของจำนวนข้อมูล D ที่ดีที่สุด หาได้จาก $\partial U / \partial D$ แล้วให้เท่ากับ 0


$$U = D^2 + \frac{4HD}{5} + \frac{4H}{5 \ln(1-E)} = 0 \quad \dots(4)$$

$$D = \frac{-2H}{5} + \sqrt{\frac{4H^2}{25} - \frac{H}{\ln(1-E)}} \quad \dots(5)$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

5.4 การออกแบบส่วนของตรวจสอบความผิด

สำหรับส่วนตรวจสอบความผิดพลาดของแพ็คเกจของข้อมูล เป็นส่วนที่ใช้ดีเทคการผิดพลาดของการส่งข้อมูลที่ส่งไปกับช่องสัญญาณโดยทั่วไปอาจใช้การตรวจสอบแบบ Cyclic Redundancy Code : CRC แต่ในวิทยานิพนธ์นี้ใช้การตรวจแบบผลรวมทางเลขคณิต (Arithmetic checksum) โดยข้อมูลที่ต้องการส่งมีขนาด 8 บิต สามารถแทนค่าด้วยเลขจำนวนเต็ม (Integer) 0-255 การใช้ประโยชน์ของช่องสัญญาณจะนำผลรวมทั้งหมดในแพ็คเกจที่ต้องการส่งมาทำการบวกเข้าด้วยกัน แล้วทำการมอดูโล (Modulo) ด้วยค่า M (โดยเลือกค่า $M = 2^8 - 1$ หรือเป็นค่า 1's Complement) โดยจำนวนบิตตรวจสอบ (check byte) เลือกให้มีจำนวน 2 บิต หรือเท่ากับ 16 บิต (เพื่อให้มีขนาดเดียวกับ CRC มาตรฐาน) โดยผลรวมทางเลขคณิตทั้งหมดแพ็คเกจเมื่อมอดูโลด้วยค่า M แล้วจะเท่ากับ 0



รูปที่ 5.6 แสดงตำแหน่งของ checksum byte

การหาค่าบิตตรวจสอบ สามารถทำได้โดยกำหนด

L : ความยาวของแพ็คเกจจำนวน L บิต

B_i : ค่าจำนวนเต็มที่บิตใด ๆ

B_n, B_{n+1} : บิตที่ใช้ตรวจสอบความผิด (โดยเริ่มต้นกำหนดให้มีค่าเท่ากับ 0)

ให้

$$C_0 = \sum_{i=1}^{i=L} B_i \text{ Mod } [M] \quad \dots(6)$$

$$C_1 = \sum_{i=1}^{i=L} (L-i+1) B_i \text{ Mod } [M] \quad \dots(7)$$

โดย C_0, C_1 เป็นผลบวกแล้วทำการมอดูโลด้วย M ที่ภาครับถ้าข้อมูลได้ถูกต้องทั้งหมดค่า C_0 มอดูโลด้วย M แล้วจะต้องเท่ากับ 0 ด้วยดังนั้น

$$(C_0 + B_n + B_{n+1}) \text{ Mod } [M] = 0 \quad \dots(8)$$

เอกสารนี้เป็นเอกสารที่สงวนลิขสิทธิ์ไว้ใช้เฉพาะในสถาบันเท่านั้นนำไปใช้ประโยชน์อื่นใดเป็นการค้าไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ตัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

จากสมการ (8), (9) สามารถไขรหัสข้อความได้

$$B_n = \{ (L-n) C_0 - C_1 \} \text{Mod}[M] \quad \dots(10)$$

$$B_{n+1} = \{ C_1 - (L-n+1) C_0 \} \text{Mod}[M] \quad \dots(11)$$

n = ตำแหน่งที่ใส่ค่าไขรหัสข้อความ ตัวแรก

$n+1$ = ตำแหน่งที่ใส่ค่าไขรหัสข้อความ ตัวที่สอง

ตัวอย่างการสร้างแพ็คเกจ

@	1	A	B	C	D	E	B_n	B_{n+1}
---	---	---	---	---	---	---	-------	-----------

@ = ส่วนหัวข้อมูล

1 = ลำดับของแพ็คเกจ

A = 65

B = 66

C = 67

D = 68

E = 69

B_n = ไขรหัสข้อความตัวแรก

B_{n+1} = ไขรหัสข้อความตัวที่สอง

จากสมการที่ (6) จะได้

$$C_0 = (65 + 66 + 67 + 68 + 69 + 0 + 0) \text{Mod}[255] = 100$$

จากสมการที่ (7) จะได้

$$C_1 = (65 + (65+66) + (65+66+67) + (65+66+67+68) + (65+66+67+68+69)) \text{Mod}[255] = 230$$

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่นิยมนำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้

นำค่า C_0, C_1 มาแทนในสมการที่ (10) จะได้ไบต์ตรวจสอบความผิดพลาดตัวแรก

$$\begin{aligned} B_n &= [\{ (7-6) \times 100 \} - 230] \text{Mod}[255] \\ &= -130 \text{Mod}[255] \\ &= 125 \end{aligned}$$

นำค่า C_0, C_1 มาแทนในสมการที่ (11) จะได้ไบต์ตรวจสอบความผิดพลาดที่สอง

$$\begin{aligned} B_{n+1} &= [230 - (7-6+1) \times 100] \text{Mod}[255] \\ &= 30 \end{aligned}$$

ที่ภาครับต้องการตรวจสอบข้อมูลที่ได้รับได้มีค่าถูกต้องหรือไม่ทำได้โดยใช้สมการที่ (8)

$$(C_0 + B_n + B_{n+1}) \text{Mod}[M] = 0$$

แทนค่า C_0, B_n, B_{n+1} ในสมการ


$$\begin{aligned} &= [100 + 125 + 30] \text{Mod}[255] \\ &= [255] \text{Mod}[255] = 0 \end{aligned}$$

แสดงว่าแพคเกจมีข้อมูลถูกต้อง

บทที่ 6

ผลการวิจัย

สำหรับงานวิจัยได้สร้างที่เป็นฮาร์ดแวร์ คือเครื่องส่ง, สายอากาศและวงจรมอดูเลทและดีมอดูเลท ซึ่งเป็นงานหลักของการวิจัย โดยส่วนของงานทั้งหมดที่สร้างแสดงได้ดังรูป



รูปที่ 6. 1 แสดงงานทั้งหมดที่สร้าง
โดยวงจรถ่ายรับที่สำหรับการแสดงผลแสดงได้ในรูปที่ 2



รูปที่ 6.2 แสดงผลจากจอ LCD

เอกสารนี้เป็นเอกสารที่สงวนไว้สำหรับการใช้งานเพื่อการศึกษาเท่านั้น ไม่อนุญาตให้นำไปใช้ประโยชน์ด้านการค้า
ไม่ว่ากรณีใดๆทั้งสิ้น อีกทั้งห้ามมิให้ดัดแปลงเนื้อหา และต้องอ้างอิงถึงเจ้าของเอกสารทุกครั้งที่มีการนำไปใช้